FPGA alapú rendszerek fejlesztése Gyakorlat útmutató

2023.


Tartalom

1	Viva	ado bevezető – 7-szegmenses vezérlő	2
2		lió CODEC illesztése	
3		io FIR szűrő	
		3 → Y átalakítás + logikai analizátor	
	4.1	Videó formátum	
	4.2	RGB → Y átalakítás	. 14
	4.3	Logikai analizátor (ChipScope)	. 15
5	IP a	lapú fejlesztés a Vivado-ban	. 18
	5.1	MicroBlaze processzoros alaprendszer	. 18
	5.2	Egyszerű szoftver alkalmazás készítése	. 23
6	Sajá	t periféria illesztése	. 26


1 Vivado bevezető – 7-szegmenses vezérlő

Vezette mérés, amelyen egy 7-szegmenses kijelző vezérlőjének implementációján keresztül megismerkedünk a Xilinx Vivado fejlesztői környezettel.


A Logsys Kintex-7 kártyán egy 4-digites, időmultiplexált 7-szegmenses kijelzőt találunk. Ennek vezérléséhez az FPGA és a kijelző között 4 digit engedélyező jelet (DSIPO...DSIP3), valamint egy 8 bites szegmens buszt találunk (SEGO...SEG7, DP). Az időmultiplexálás azt jelenti, hogy a szegmens jelek minden digitre közösek, így adott időpillanatban mindig csak egyetlen digit aktív. A szegmens vonalakra mindig az aktív digiten megjeleníteni kívánt érték szegmens kódjait adjuk. A digitek közötti váltásnak elég gyorsnak kell lennie ahhoz, hogy a szemünk ne érzékelje ezt (>>60 Hz), de elég lassúnak ahhoz, hogy a 7-szegmenses vezérlő LED-jei megfelelően működjenek. Megfelelő választás a kHz nagyságrendű váltás.




Az FPGA órajel forrása 100 MHz frekvenciájú, ahhoz hogy a megfelelő frekvenciájú jelváltásokat generálni tudjuk, egy ~kHz frekvenciájú engedélyező jelre van szükség, ami az órajelnek 100.000-ed része. Mivel nem kritérium pontosan 1 kHz-es frekvencia előállítása, így az egyszerűség kedvéért a legközelebbi kettő hatvánnyal, 65.536-tal osztunk. Ezt legegyszerűbben egy 16 bites számlálóval tehetjük meg:




A generált hullámforma:



A fenti blokkvázlatban szerepel egy 16 bites komparátor, ami elhagyható amennyiben a számlálót 17 bitesre egészítjük ki, és a számlálót reset-eljük amikor a legfölső bitje 1.




Az így létrejövő hullámforma:



A megfelelő frekvenciájú engedélyező jel generálása mellett az alábbi komponensekre van szükség:

- 4 bites visszacsatolt shift regiszter a DISP[3:0] jel generálásához. Periodikusan a 0001→0010→0100→1000→0001... értékeket veszi fel.
- 2 bites számláló, amely a DISP shift regiszterrel szinkronban jár, mindig azt mutatja, hogy hányadik digit van kiválasztva.
- 4 bites 4:1 multiplexer, amely a 4 bemeneti adatból kiválasztja az aktív digitnek megfelelőt.
- Bináris → szegmens enkóder, amely a 4 bites bináris értékből előállítja a szegmens kódot, azaz megadja, hogy melyik szegmenseknek kell világítania.

A teljes blokkvázlat tehát:



2 Audió CODEC illesztése

A gyakorlat során egy sztereó audió CODEC (coder-decoder) illesztünk az FPGA-hoz. A megtervezett modul célja, hogy a CODEC-kel történő "alacsony szintű" kommunikációt elrejtse az azt használó tervező mérnök elől, számára egy egyszerű, könnyen használható interfészt biztosítson, amin keresztül a CODEC-ből érkező, illetve a CODEC felé továbbított audió adatok egyszerűen kezelhetők.

Jelen gyakorlat során a CODEC-ből az ADC-vel mintavételezett és kvantált adatokat az FPGA-ban egy regiszteren keresztül visszacsatoljuk és a CODEC DAC-jának bemenetére továbbítjuk (későbbi gyakorlaton a direkt visszacsatolás helyett FIR szűrőt valósítunk meg az FPGA-ban).

A Kintex-7 kártyán található CODEC típusa Cirrus Logic CS4270.

(Adatlap: https://d3uzseaevmutz1.cloudfront.net/pubs/proDatasheet/CS4270_F1.pdf). Beállítástól függetlenül igaz, hogy a CODEC audió interfésze az alábbi jeleket tartalmazza:

- MCLK: CODEC master clock.
- SCLK: bit clock. A soros adatinterfész időzítő jele.
- LRCK: left-right clock. Jobb/bal csatorna kiválasztó jele. Frekvenciája megegyezik a mintavételi frekvenciával.
- SDOUT: Az ADC soros adatkimenete.
- SDIN: A DAC soros adatbemenete.

A CODEC konfigurációjára az alábbi lehetőségeink vannak:

- Stand-alone mód: a konfigurációs lábak megfelelő logikai értékre történő állítása.
- Szoftver mód: SPI vagy I2C interfészen keresztül. A CODEC akkor kerül szoftver módba, ha a nRST bemenet 1-be állítását követően 1.045 mintavételi időn belül érvényes SPI vagy I2C tranzakcióval a "power down" regiszter bitet beállítjuk.

Az egyszerűség kedvéért mi most az első megoldással élünk. A konfigurácó során a következő paramétereket kell beállítanunk.


- Slave vagy master mód.
 - o Slave módban minden órajel (MCLK, SCLK, LRCK) bemenet a CODEC számára.
 - o Master módban az MCLK bemenet, a többi órajelet a CODEC szolgáltatja.
 - Az órajelek elvárt frekvencia-viszonyait az alábbi táblázat muatatja.

		Master Mode			
	MCLK/LRCK	SCLK/LRCK	LRCK	MDIV2	MDIV1
	256	64	Fs	0	0
Cinalo Cacad	384 (Note 22)	64	Fs	0	1
Single-Speed	512	64	Fs	1	0
	1,024	64	Fs	1	1
	128	64	Fs	0	0
Daubla Speed	192 (Note 22)	64	Fs	0	1
Double-Speed	256	64	Fs	1	0
	512	64	Fs	1	1
	64	64	Fs	0	0
Quad-Speed	96 (Note 22)	64	Fs	0	1
Quad-Speed	128	64	Fs	1	0
	256	64	Fs	1	1
		Slave Mode			•
	MCLK/LRCK	SCLK/LRCK	LRCK	MDIV2	MDIV1
	256	32, 48, 64, 128	Fs	0	0
Single-Speed	384 (Note 22)	32, 48, 64, 96	Fs	0	1
Siligie-Speed	512	32, 48, 64, 128	Fs	1	0
	1,024	32, 48, 64, 96	Fs	1	1
	128	32, 48, 64	Fs	0	0
Double-Speed	192 (Note 22)	32, 48, 64	Fs	0	1
Double-Speed	256	32, 48, 64	Fs	1	0
	512	32, 48, 64	Fs	1	1
	64	32, 48, 64	Fs	0	0
Quad-Speed	96 (Note 22)	32, 48, 64	Fs	0	1
Quau-Speeu	128	32, 48, 64	Fs	1	0
	256	32, 48, 64	Fs	1	1


• Single-speed, double-speed vagy quad-speed üzemmód. A beállítandó üzemmódot egyértelműen meghatározza a mintavételi frekvencia.

Mode	Sampling Frequency
Single-Speed	4-54 kHz
Double-Speed	50-108 kHz
Quad-Speed	100-216 kHz

- Audió interfész üzemmódja: I2S, Right-Justified vagy Left-Justified.
 - o I2S üzemmód



o Right-Justified üzemmód (Stand-alone módban nem érhető el!!)




A gyakorlat során az alábbi beállításokkal fogjuk használni a CODEC-t:

- 192 kHz mintavételi frekvencia → Quad mode.
- MCLK/LRCK=256.
- SCLK = 64*FS.
- Stand-alone mód: konfiguráció lábak segítségével.
- Slave mód, azaz minden órajelet az FPGA szolgáltat.
- Left-Justified audió interfész.


Ehhez az alábi konfigurációs láb beállítások szükségesek:

- Quad mode: {M1, M0} = 2'b11.
- MCLK/LRCK: {MDIV2, MDIV1} = 2'b11.
- Slave_mód: Az SDOUT lábat le kell húzni (a lehúzó ellenállás megtalálható a NYÁK-on).
- Left-Justified: I2S/<u>LJ</u> lábat 0-ba kell húzni.

A Left-Justified üzemmód időzítési diagramja:



A soros interfész időzítési adatai:



Paramet	er	Symbol	Min	Тур	Max	Unit
Sample Rate	Single-Speed Mode		4	-	54	kHz
	Double-Speed Mode	Fs	50	-	108	kHz
	Quad-Speed Mode	Fs	100	-	216	kHz
MCLK Specifications		!	•	-	-	•
MCLK Frequency	Stand-Alone Mode	fmclk	1.024	-	55.296	MHz
(Note 15)	Serial Control Port Mode	fmclk	1.024	-	55.296	MHz
MCLK Duty Cycle			40	50	60	ns
Slave Mode			-		+	ļ
LRCK Duty Cycle			40	50	60	%
SCLK Period						
(Note 15)	Single-Speed Mode					
	Double-Speed Mode	t _{sclkw}	1 (128)Fs	-	-	S
	Quad-Speed Mode	t _{sclkw}	1 (64)Fs	-	-	s
		t _{sclkw}	1 (64)Fs	-	-	s
SCLK Duty Cycle			45	50	55	ns
SCLK falling to LRCK edge		t _{slrd}	-20	-	20	ns
SDOUT valid before SCLK rising		t _{stp}	10	-	-	ns
SDOUT valid after SCLK rising		t _{hld}	5	-	-	ns
SDIN valid to SCLK rising setup time	е	t _{sdis}	16	-	-	ns
SCLK rising to SDIN hold time		t _{sdih}	20	-	-	ns

Megfontolásaink:

- A modult használó tervező mérnök felé egyszerű interfész:
 - CODEC ADC → FPGA irány:
 - A CODEC által küldött párhuzamos adat
 - Mindkét csatornára 1-1 adat érvényes jel, amely 1 rendszer órajel hosszúságú impulzussal jelzi az adat érvényességét.
 - FPGA → CODEC DAC
 - A CODEC felé küldendő párhuzamos adat, illetve az ennek érvényességét jelző bit
 - "Acknowledge" jel, amely jelzi, hogy a modul a felhasználó által szolgáltatott adatot felhasználta.
- A gyakorlaton kb. 192 kHz-es mintavételi frekvencia elérése a cél, az MCLK = 256 * fs beállítást fogjuk használni, azaz MCLK = 256 * 192 kHz = 49,152 MHz.
- A kiszámolt MCLK kétszerese 98,304 MHz, ami igen közel esik a Kintex-7 kártya oszcillátornak 100 MHz-es frekvenciájához. Amennyiben ezt használjuk rendszerórajelként, úgy 195,3125 kHz-es mintavételi frekvencia adódik. Ez ugyan nem szabványos audió frekvencia, de a CODEC szempontjából még megfelelő, így ezt a megoldást fogjuk használni. Ebben az esetben az MCLK a rendszerórajel fele.
- Egy csatorna érvényes adata 24 bit, egy LRCK fél-periódus alatt 32 bit kerül átvitelre. Left-Justified módban az LRCK élt követő első 24 bit az érvényes adat. A teljes LRCK periódus alatt 64 SCLK van, azaz SCLK = 64 * LRCK.
- Összegezve:
 - \circ MCLK = CLK / 2.
 - \circ LRCK = MCLK / 256 = CLK / (256*2)
 - \circ SCLK = LRCK * 64 = CLK / 8
- Az LRCK jel váltása az SCLK váltásával együtt történhet (-20...20 ns tűréssel egybe esnek).


- A DAC az SCLK felfutó élére mintavételezi a bemeneti soros adatot, ezt legalább ezen él előtt 16 ns-mal ki kell adni (setup time), illetve 20 ns-ig még ott kell tartani (hold time). Az SCLK peridódusidejének fele ennél jóval nagyobb, így SCLK lefutó éle megfelelő időpont az adatkiadásra.
- A CODEC adatkimenete az SCLK előtt legalább 10 ns-mal már érvényes, utána pedig 5 ns-ig még biztosan érvényes marad, így az SCLK felfutó élére mintavételezhető.
- Észrevehető, hogy minden, a CODEC számára előállított órajel (ezek az FPGA szempontjából NEM órajelek, hanem egyszerű kimeneti jelek) a rendszerórajel (CLK) 2 hatványad része, így ezek egyetlen számláló megfelelő bitjeinek kivezetésével generálhatók. Konkrétan:
 - LRCK = CLK / $512 \rightarrow bit[8]$
 - SCLK = CLK $/ 8 \rightarrow bit[2]$
 - MCLK = CLK / 2 \rightarrow bit[0]
- A bemeneti soros → párhuzamos, illetve a kimeneti párhuzamos → soros átalakítás megoldható 1-1 shift regiszterrel.
- Szükséges még a két csatornára 1-1 "shift regiszter érvényes" jel (egy rendszer órajel hosszúságú pulzus).
 - Ezek generálhatók az ütemező számláló azon részéből, ami bit számlálóként értelmezhető (0...31 között számol), tehát olyan, mintha a generált SCLK-ra számolna → bit[7:3].
 - Az így generált jel 1 SCLK hosszúságú, ahhoz, hogy ez egyetlen CLK idejű legyen, szükséges feltétel még a SCLK felfutó élét jelző impulzus.
 - Azt, hogy a bemeneti shiftregiszter melyik csatorna adatát tartalmazza, a generált LRCK jelből lehet eldönteni.
- A kimeneti shiftregiszter töltését engedélyező jelet hasonló megfontolások alapján lehet generálni.
- Az FPGA konfigurációja, illetve a globális reset után reset jelet generálunk a CODEC-nek, majd várunk legalább 1.045 mintavételi időt, hogy a CODEC biztosan stand-alone módban legyen és érvényes kimenetet generáljon.

A modul portjai:

- clk: Bemenet; rendszerórajel.
- rst: Bemenet; globális reset, aktív magas.
- codec_m0: Kimenet; CODEC konfigurációs láb.
- codec m1: Kimenet; CODEC konfigurációs láb.
- codec_i2s: Kimenet; CODEC konfigurációs láb.
- codec mdiv1: Kimenet; CODEC konfigurációs láb.
- codec_mdiv2: Kimenet; CODEC konfigurációs láb.
- codec_rstn: Kimenet; a CODEC aktív alacsony reset jele.
- codec mclk: Kimenet; a CODEC MCLK órajele.
- codec_lrclk: Kimenet; a CODEC LRCK órajele.
- codec_sclk: Kimenet; a CODEC SCLK órajele.
- codec_sdin: Kimenet; a CODEC soros adatbemenete.
- codec_sdout: Bemenet; a CODEC soros adatkimenete.
- aud_dout_vld: 2 bites kimenet; a CODEC-től fogadott párhuzamos adat érvényes (mindkét csatornára 1-1 bit), 1 rendszerórajel hosszúságú impulzus
- aud_dout0: 24 bites kimenet; a CODEC-től fogadott párhuzamos adat. Értéke akkor érvényes, ha aud_dout_vld[0] jel 1 értékű.


- aud_dout1: 24 bites kimenet; a CODEC-től fogadott párhuzamos adat. Értéke akkor érvényes, ha aud_dout_vld[1] jel 1 értékű.
- aud_din_vld: 2 bites bemenet; DAC bemeneti adat (aud_din0, illetve aud_din1) érvényes.
- aud_din_ack: 2 bites kimenet; azt jelzi, hogy az I2S interfész a megfelelő (0. vagy 1. csatorna) adatot beolvasta.
- aud_din0: 24 bites bemenet; a DAC 0. csatorna párhuzamos adata.
- aud_din1: 24 bites bemenet; a DAC 1. csatorna párhuzamos adata.

A CODEC – FPGA összeköttetés és az FPGA-ban megvalósított interfész (codec_if) blokkvázlata:




Hullámformák:

Egy teljes LRC periódus:




LRC lefutó éle:




Ugyanez kissé messzebbről nézve:



LRC felfutó éle:



És messzebbről:




3 Audio FIR szűrő

A 4. gyakorlaton a 3. gyakorlaton megvalósított, loopback módban működtetett CODEC interfészt egészítjük ki egy FIR szűrővel, azaz az ADC által digitalizált adatokat szűrjük, majd a DAC felé továbbítjuk.

A FIR szűrés egy N pontos konvolúció: $y_k = \sum_{i=0}^{N-1} x_{k-i} * c_{N-i-1}$, ahol y a kimeneti minta, x a bemeneti minták sorozata, c pedig az együtthatókat tartalmazó tömb. Azaz szemléletesen: az utolsó N darab mintát páronként szorozzuk egy N elemű együttható tömb elemeivel, majd a részszorzatokat összegezzük. A k-adik kimeneti minta előállításához a [k-N+1) k] indexű mintákat használjuk, míg a (k+1)-ik kimenethez a [k-N+2 k+1] indexűeket, azaz a legrégebbi mintát eldobjuk, az új mintát pedig behelyezzük a mintákat tároló tömbbe. Ez láthatóan egy N elemű shift regiszter tömb, aminek minden eleme 1-1 minta. Erőforrás takarékosság szempontjából sok esetben hatékonyabb a mintatárat memóriában megvalósítani – ennek optimális megoldása az N elemű cirkuláris buffer, amelyet folyamatosan (inkrementálisan) címezve írunk. Amennyiben a cím eléri az (N-1)-t, következő értéke 0 lesz. Ha N kettő hatvány, akkor ez FPGA realizációnál automatikusan megoldódik megfelelő szélességű címszámlálót használva. Adott időpillanatban, amikor az írási cím A, akkor ezen a címen a legújabb adat van, az A-1 címen az egyel régebbi, és így tovább; az A+1 címen a legrégebbi adat található. Ha a legújabb mintától kezdve a legrégebbig haladva szeretnénk összeszorozni a minta-együttható párokat, akkor az együttható tár címzése minden kimeneti minta előállításánál N-1 → 0 értékeket jár be, míg a mintatár címzését az aktuális minta címétől kell kezdeni és dekrementálni. Tehát [A, A-1, 0, N-1 ... A+1] a címzés.

A megvalósítandó szűrő párhuzamossági fokát a jel mintavételi frekvenciája (f_s) és a működési frekvencia (f_{clk}) határozza meg. Egy csatorna feldolgozásakor két bemeneti minta között $\frac{f_{clk}}{f_s}$ órajel telik el, tehát órajelben számolva ennyi idő van a feladat elvégzésére. Az előző gyakorlathoz képest az FPGA működési frekvenciáját megnöveljük 200 MHz-re (f_s marad ~195 kHz), így a jelenlegi rendszerben: $\frac{f_{clk}}{f_s} = 1024$. Mivel két csatornát kell feldolgozni, így egy csatornára 512 órajel jut. A szűrőnk fokszáma 256, így ahhoz, hogy 512 órajel alatt kiszámítsunk 256 részszorzatot egyetlen szorzó hardver is bőven elegendő, azaz a feldolgozás szekvenciális. (Amennyiben pl. a mintavételi frekvencia megegyezne a működési frekvenciával, teljesen párhuzamos rendszerre lenne szükség, azaz csatornánként 256 szorzót használnánk). Egyszerűsített blokkvázlat a fentiek alapján:



Adatformátumok:

- A bemeneti minták 24 bites előjeles adatok, ezeket előjeles, csak törtrészt tartalmazó fixpontos számokként értelmezzük: azaz 23 bitnyi törtrész van, a formátum tehát s.23
- Az együtthatók (1-es DC erősítést feltételezve) jóval kisebbek, mint 1, így alapvetően ezeket is fixpontosként ábrázoljuk. Részben önkényesen, részben az FPGA tulajdonságait figyelembe véve 35 bites, s.3.31 formátumú értékeket használunk.
- A minta és az együttható szorzata: s.23*s.3.31→s.4.54
- Annak érdekében, hogy a 256 szorzat akkumulálásánál ne léphessen fel túlcsordulás az összeadónak log₂256=8 bittel szélesebbnek kell lennie, így formátuma s.12.54.
- A kimeneti minták a bemenethez hasonlóan s.23 formátumúak, ezt az akku formátumából a törtrészek tekintetében csonkolással, az egész rész tekintetében szaturációval állítjuk elő.

Egyéb megfontolások:


- Mind az együttható, mind pedig a mintatár két csatorna adatát tárolja. Az első 256 (0....255) cím tartozik a 0. csatornához, a második 256 (256....511) pedig az 1. csatornához.
- A minták írását az ADC interfésztől kapott adc valid jel bitjeinek vagy kapcsolata engedélyezi.
- Az írási címszámláló növelését mintavételi periódusonként egyszer kell elvégezni (a két csatorna adott bemeneti mintáját a saját memória területen belül ugyanarra a címre kell írni), azaz ezt adc_valid[1] engedélyezi. A csatornához tartozó 256 elem címzéséhez 8 bites címszámlálóra van szükség, a teljes 512 elemű memória címzéséhez szükséges plusz egy MSB bitet adc_valid[1], szolgáltatja (azaz a 0. csatorna "alulra", az 1. csatorna "felülre" íródik).
- Az új minta beírásakor az aktuális írási cím átmásolódik az olvasási címszámálóba, majd ezután 256 ütemeig ez dekrementálódik. Ugyanekkor az együttható olvasási címszámlálója 255-re inicializálódik, majd lefele számol.
- A memóriák olvasási címe a minta beírást követő 256 órajelben érvényes, így egy "cím érvényes" jel generálható úgy, hogy a mintatár írásakor 1-be állítunk egy FF-t, majd ha az együttható címszámláló elérte a 0-t, akkor 0-ba állítjuk.
- A minta írás megkezdésekor el kell tárolni, hogy melyik csatorna adatát dolgozzuk fel, ez a bit lesz az olvasási címek MSB bitje.
- A memóriaolvasásnak 1 órajel késleltetése van, valamint az alkalmazott 35x35 bites szorzó is rendelkezik viszonylag nagy késleltetéssel (adott bemenethez tartozó kimenet ennyi órajel múlva jelenik meg), ez utóbbi a HDL kód alapján meghatározható.
- Az akkumulátort akkor kell engedélyezni, amikor a szorzó kimenete érvényes ehhez a "cím érvényes" jel megfelelő órajellel késleltetett verziója megfelelő (→shift regiszter).
- Az akkumulátort minden egyes konvolúció megkezdése előtt reset-elni kell. Erre minden olyan időpont megfelelő, ami megelőzi az első érvényes részszorzat megjelenését, de később van, mint az előző konvolúció befejezése. Ilyen pl. a bemeneti memória írásának engedélyezése. Még jobb nem jár órajel veszteséggel az a megoldás, hogy az első érvényes akkumulátor bemenet órajelében "resetel-jük" az akkumulátort; de nem 0-ba állítjuk, hanem akkumulálás nélkül beleírjuk a bemeneti értéket.
- Az akkumulátor az engedélyező jelének 0-ba váltásakor érvényes adatot tartalmaz, így ezen jel lefutó élének detektálásával generálható a kimeneti valid jel (ez is csatornánként 1 bit).
 Amennyiben a szaturáció plusz egy pipeline szintet jelent, úgy ezt a jelet is késleltetni kell még egy órajellel.

Hullámformák


0. csatorna feldolgozásának megkezdése → írási címszámáló (smpl_rd_addr_reg) nem nő; együttható címszámláló (coeff_addr_reg) 255-ről indul; minta olvasási címszámláló (smpl_rd_addr_reg) az írási címről – 0x3 – indul. state=1 jelenti, hogy érvényesek az olvasási címek, ch_act pedig az aktuálisan feldolgozott csatornát (jelen esetben 0).



2. 1. csatorna feldolgozásának megkezdése -> nő az írási címszámáló



3. Működési szekvencia "távolról" nézve



4. Konvolúció vége: kimenet érvényes (dout_valid) generálása.


Name	Value		23,640 ns	23,660 ns	23,680 ns	23,700 ns	23,720 ns	23,740 ns	23,760 ns	23,780 ns	23,80
l₀ clk	1										
▼ No din_valid[1:0]	00					00)				
la [1]	0										
l [o]	0										
din[23:0]	400000					4000	000				
16 state	0										
1⊕ ch_act	0										
soeff_addr_reg[7:0]	ff	02	01 00	ff fe	fd (fc	fb (fa	f9 / f8	f7 / f6	f5 (f4	f3 / f2	f1
coeff_addr[8:0]	Off	002	001 000	Off Ofe	Ofd Ofc	Ofb Ofa	0f9 \ 0f8	Of7 Of6	0f5 (0f4	0f3 / 0f2	0f1
smpl_wr_addr_reg[7:0]	03					03	3				
smpl_wr_addr[8:0]	003					00	3				
smpl_rd_addr_reg[7:0]	03	06	05 04	03 02	01 00	ff (fe	fd / fc	fb (fa	f9 (f8	f7 / f6	f5
smpl_rd_addr[8:0]	003	006	005 004	003 002	001 000	Off Ofe	Ofd Ofc	Ofb Ofa	0f9 (0f8	0f7 X 0f6	0f5
🖟 accu_rst	0										
Ve accu_en	1										
▼ 📷 dout_valid_reg[1:0]	00				00			01	00		
la [1]	0										
l⊕ [o]	0										

4 RGB → Y átalakítás + logikai analizátor

A gyakorlat során egy (részleges) színtér konvertert valósítunk meg, amely a HDMI bemeneten érkező RGB adatokból világosság (Y) komponenst számol, majd a HDMI kimenetre szürkeárnyalatos képet továbbít, azaz a világosság komponens kerül az R, G és B komponensek helyére. (Színterekről röviden: https://en.wikipedia.org/wiki/Color_space)

4.1 Videó formátum

A HDMI vevő minden órajelben egy pixel értékét, valamint a 3 vezérlőjelet szolgáltat, melyek megegyeznek a VGA interfész jeleivel. A teljes továbbított kép mind horizontális, mind pedig vertikális irányban látható tartományból és kioltási (blank) intervallumokból áll. A horizontális kioltási idő alatt (azaz minden egyes sorban) található a horizontális szinkron pulzus (HSYNC), míg a vertikális képkioltási idő alatt (tehát képenként egyszer) a vertikális szinkron pulzus. A pulzusok polaritása felbontástól függően lehet ponált vagy negált, az alábbi ábra ponált esetet mutat.



A HDMI vevő által szolgáltatott jelek:

- rx_red, rx_green, rx_blue: a 3 színkomponens 8-8 biten
- rx_hsync: horizontális szinkronjel
- rx_vsync: vertikális szinkronjel
- rx dv: a látható pixelek alatt 1, a blank periódusok alatt 0

4.2 RGB → Y átalakítás

Az RGB → YCbCr/YUV átalakításra számos szabvány létezik, amelyek más-más együtthatót használnak, a világosság komponens számításának általános képlete:

$$Y = K_R * R + (1 - K_R - K_B) * G + K_B * B$$

A gyakorlat során a HD televíziózásban használt, az ITU-R BT.709-6 szabványban rögzített együtthatókat fogjuk használni (https://www.itu.int/dms_pubrec/itu-r/rec/bt/R-REC-BT.709-6-201506-I!!PDF-E.pdf):

$$Y = 0.2126 * R - 0.7152 * G - 0.0722 * B$$


A 3 szorzás és összeadás triviálisan megvalósítható 3 DSP blokkal:

- A 25 bites bemeneteket használva az együtthatókra, ezek fix pontos számként igen pontosan ábrázolhatók (ez a pontosság már felesleges, hiszen a kimenetünk 8 bites).
- A 18 bites bemenetekre a 8 bites R, G, B értékek kerülnek.

Megspórolhatunk egy DSP blokkot, ha átrendezzük az általános képletet és felhasználjuk a DSP48E1 elő-összeadóját:

$$Y = K_R * (R - G) + K_B * (B - G) + G$$

Ebben az esetben az RGB értékek kerülnek a 25 bites bemenetekre, az együtthatók pedig a 18 bites bemenetekre. Az így adódó blokkvázlat:




Mivel az együtthatók 1-nél kisebb számok, a 18 bites előjeles bemenet esetén 17 törtrész bitet használunk. Az együtthatók összege 1, az R/G/B komponensek pedig előjel nélküli 8 bites értékek, így túlcsordulás nem fordulhat elő. Ugyanakkor az eredmény lehet negatív, amit szaturációval kezelni kell.

Annak érdekében, hogy a kimeneti pixel értékek (Y) és a vezérlőjelek (valid, hsync, vsync) szinkronban maradjanak, a vezérlőjeleket ugyanannyival kell késleltetni, mint amennyi az adatút késleltetése – ez jelen esetben – a szaturációt is beleszámítva – 6 órajel.

4.3 Logikai analizátor (ChipScope)

Az FPGA-ban megvalósított logikai analizátor az FPGA belső BRAM-jait használja mintatárként, a megfigyelt jelek számát és a mintatár nagyságát az elérhető BRAM-ok száma limitálja. HDL kód vizsgálatának legegyszerűbb módja, hogy a vizsgálni kívánt jelek deklarációját kiegészítjük a MARK_DEBUG szintézis direktívával. Ezen jeleket az analizátor konfigurációjakor a Vivado automatikusan hozzáadja a megfigyelt jelekhez. Minden jelre megadhatjuk, hogy azt csak trigger jelként szeretnénk használni; csak a hullámformáját szeretnénk megnézni; vagy mindkét opcióra igényt tartunk (Trigger/Data/Data and Trigger).




A konfiguráció során ezen kívül megadhatjuk:

- A mintatár mélysége. A memória igény a megfigyelt jelek (bitek) száma szorozva a mintatár mélységével.
- Capture control. Lehetővé teszi, hogy a bemeneti jelek alapján megfogalmazott feltétellel engedélyezzük a mintavételt. Amennyiben nem használjuk, úgy az analizátor minden órajelben mintát vesz a megfigyelt jelekből).
- Advanced trigger. Bonyolultabb trigger feltételek megfogalmazását teszi lehetővé kb HDL szintaxissal. Használata nélkül is lehetőségünk van több trigger esemény logikai kapcsolatát vizsgálni, de például trigger szekvenciák beállításához már szükség van az opcióra.

A működési idejű analízishez az analizátor felületén a következő beállítási lehetőségeink vannak:

- Trigger mode. Egyszerű vagy összetett trigger mód.
- Capture Mode Settings
 - o Always: Minden órajelben mintát vesz.
 - Basic: Csak a Capture Setup-ban megadott feltétel teljesülésekor vesz mintát.
- Number of windows. A teljes mintatárat hány darab független részre szeretnénk osztani. Az egyes ablakok egymás utáni trigger események környezetét mutatják.
- Window data depth. Egy minta-ablak mérete. A teljes mintatár mérete = ablakok száma * ablak méret.
- Trigger position. A trigger esemény helye a mintatárban.
- Trigger Setup. A trigger feltétel beállítása. Több feltétel megadása esetén az egyes feltételek egyszerű logikai kapcsolatba hozhatók.
- Capture Setup. A mintavételt engedélyező feltétel megadása.




5 IP alapú fejlesztés a Vivado-ban

A gyakorlat célja, hogy megismerkedjünk a Xilinx Vivado fejleszői környezet által biztosított block design (IP) alapú fejlesztéssel. Egy MicroBlaze processzort tartalmazó alaprendszert hozunk létre és készítünk hozzá egyszerű szoftver alkalmazást a C nyelvű hardverközeli programozás megismeréséhez. A következő gyakorlaton ehhez a processzoros rendszerhez illesztünk majd saját perifériát.

5.1 MicroBlaze processzoros alaprendszer

Indítsuk el a Vivado fejlesztői környezetet és hozzunk létre egy új RTL projektet, melyhez a forrásfájlokat majd később adjuk hozzá. A felhasznált FPGA eszköznek a Logsys Kintex-7 FPGA kártyán lévő eszközt adjuk meg (xc7k70tfbp676-1).

Hozzunk létre egy új block design-t a felhasználói felület bal oldalán lévő Flow Navigator panelen a Create Block Design gombra kattintva és nevezzük el cpu_system-nek.



A block design segítségével a fejlesztői környezetben megtalálható gyári, illetve saját IP-kből építhetjük fel a kívánt rendszert. Az üres block design-hoz az IP listából adjunk hozzá egy MicroBlaze processzort. A többi építőelemet vagy ily módon adhatjuk hozzá a rendszerhez vagy pedig használhatjuk a zöld sávban megjelenő Run Block Automation segítséget. Ez utóbbit használjuk most, amely előre meghatározott beállítások alapján elvégzi a kiegészítést a működéshez szükséges IP modulokkal. A felugró ablakban az alábbi beállításokat adjuk meg, majd az OK gombra kattintva megtörténik a rendszer kiegészítése.

Preset: None

Local Memory: 64KB

• Local Memory ECC: None

Cache Configuration: None


• Debug Module: Debug Only

Peripheral AXI Port: Enabled


• Interrupt Controller: kiválasztva

Clock Connection: New Clocking Wizard

A kiegészítés után a block design az alábbi ábrához hasonlóan néz ki. Az IP-k portokon és interfészeken keresztül kapcsolódnak egymáshoz és a "külvilághoz". Az interfész egy adott funkció megvalósításához szükséges portokat tartalmazza.




Egy IP konfigurációs beállításai a rá történő dupla kattintással jeleníthetők meg. A MicroBlaze processzor utasításkészletét konfiguráljuk az ábrán látható módon (ez a beállítás csoport a konfigurációs ablak 2. oldalán található), a többi beállításon nem szükséges módosítani.




A rendszer számára a 100 MHz órajelet előállító Clocking Wizard bemenete differenciális, viszont a Logsys Kintex-7 FPGA kártya single ended kimenetű oszcillátorral rendelkezik. A reset gomb polaritása aktív magas. A Clocking Wizard beállításait ennek megfelelően módosítjuk.

- Clocking Options fül → Input Clock Information → Source: Single ended clock capable pin
- Output Clocks fül → Reset Type: Active High

A Clocking Wizard reset és clk_in1 portjait vezessük ki külső portként. Ehhez válasszuk ki az IP adott portját, kattintsunk rá jobb gombbal és a felugró menüből válasszuk a Make External lehetőséget. A block design-ban kijelölt elem tulajdonságai (pl. elnevezés) a Properties panelen jelennek meg. A reset port neve legyen rstbt, polaritása pedig aktív magas. Az órajel bemenet neve legyen clk_in, frekvenciája pedig 100 MHz.







A Processor System Reset IP végzi el a reset bemeneteknek a rendszerórajelhez történő szinkronizálását és előállítja a rendszer számára szükséges reset jeleket. Az ext_reset_in portját kössük be az rstbt külső reset bemenetre. Ez az IP a külső port beállításaiból automatikusan átveszi a reset bemenet polaritását (ez az ábrán a block design ellenőrzése után fog csak frissülni).


A processzoros rendszerhez adjuk hozzá az alábbi táblázatban szereplő IP-ket és a leírt módon konfiguráljuk őket, valamint kössük be az interfészeiket és portjaikat.

IP	Név	Beállítások	Bekötés (IP interfész/port → külső interfész/port név)
AXI GPIO	gpio led disp	GPIO (LED-ek)	GPIO interfész → led
	gpio_led_disp GP GP gpio_sw_btn GP GP	All Outputs: kiválasztva	GPIO 2 interfész → disp
		GPIO Width: 24	
		Enable Dual Channel: kiválasztva	
		GPIO 2 (hétszegmenses kijelző)	
		All Outputs: kiválasztva	
		GPIO Width: 12	
AXI GPIO	gpio_sw_btn	GPIO (kapcsolók)	GPIO gpio_io_i port → sw
		 All Inputs: kiválasztva 	GPIO 2 interfész → btn
		GPIO Width: 8	
		Enable Dual Channel: kiválasztva	
		GPIO 2 (nyomógombok)	
	All Outputs: kiválasztva GPIO Width: 12 gpio_sw_btn GPIO (kapcsolók) All Inputs: kiválasztva GPIO Width: 8 Enable Dual Channel: kiválasztva GPIO 2 (nyomógombok) All Inputs: kiválasztva GPIO Width: 4 Enable Interrupt: kiválasztva uart Baud Rate: 115200 UART Data Bits: 8		
		GPIO Width: 4	
		Enable Interrupt: kiválasztva	
		Baud Rate: 115200	UART interfész → uart
		Data Bits: 8	
		No Parity: kiválasztva	
GPIO 2 (nyomógombok) • All Inputs: kiválasztva • GPIO Width: 4 Enable Interrupt: kiválasztva AXI Uartlite uart Baud Rate: 115200 Data Bits: 8		Alapértelmezett beállítások	Nincs külső kapcsolat


Az újonnan hozzáadott IP-ket eddig csak a "külvilággal" kötöttük össze, nem kapcsolódnak még a MicroBlaze processzor AXI4-Lite periféria interfészéhez. Az AXI interfészre kapcsolódó master és slave egységeket az AXI Interconnect köti össze és végzi el az arbitrációt (több master egység esetén), valamint a címdekódolást. A fenti perifériák AXI interfészének bekötése legegyszerűbben a zöld sávban megjelenő Run Connection Automation segítséggel tehető meg. Kattintsunk rá és a megjelenő ablakban a bal oldalon jelöljük ki a perifériák AXI interfészeit (S_AXI). Az alapértelmezett beállítások megfelelőek, nem kell ezeken módosítani. Az OK gombra kattintva a fejlesztői környezet létrehozza a szükséges összeköttetéseket.

A perifériák megszakításkérő kimeneteinek (GPIO: ip2intc_irpt, Timer: interrupt, UART: interrupt) bekötése még hiányzik. Az AXI Interrupt Controller IP-hez kapcsolódó Concat IP bemeneteit növeljük meg 3-ra és ezekhez kössünk be egy-egy periféria megszakításkérő vonalat. Az In0 bemenetnek van a legnagyobb prioritása, de a bekötési sorrend számunkra most nem lényeges.

A kész processzoros rendszer az elrendezés újragenerálása után az alábbi ábrán látható módon néz ki.



A perifériák címkiosztása az Address Editor fülön tekinthető meg, illetve itt módosítható a báziscím és a címtartomány mérete. Az alapértelmezett beállítások számunkra megfelelőek.




Ellenőrizzük a létrehozott block design-t a Validate Design gombra kattintva. Az ellenőrzés során nem szabad hibákat, illetve kritikus figyelmeztetéseket kapnunk. Ha mégis jelez ilyet a fejlesztői környezet, akkor ezeket javítsuk ki.


A block design nem lehet top-level modulja a rendszernek, ezért létre kell hozni hozzá egy HDL wrappert-t (Sources fül \rightarrow jobb kattintás a block design elemen \rightarrow Create HDL Wrapper). Az opciók közül válasszuk a másodikat, azaz a Vivado általi menedzselést és automatikus frissítést.

Futtassuk le a szintézist és ha ez befejeződött, akkor nyissuk meg a szintetizált rendszert. A top-level modul portok FPGA lábakhoz történő hozzárendelését még nem adtuk meg. Ezeket, illetve az egyéb felhasználói megkötéseket az XDC fájlok tartalmazzák. Ezek kézzel is szerkeszthetők, de kényelmesebb, ha az I/O ports ablakot (Window menü → I/O Ports) használjuk a fejlesztői környezetben.

Minden port esetén az I/O szabvány legyen LVCMOS33. A LED-ek esetén a piros szín a GPIO port alsó 8 bitjéhez, a zöld szín a középső 8 bithez, a kék szín pedig a felső 8 bithez legyen hozzárendelve. A hétszegmenses kijelző esetén a GPIO port alsó 8 bitjéhez legyenek hozzárendelve a szegmensvezérlő jelek, a felső 4 bithez pedig a digit kiválasztó jelek. Az FPGA lábak bekötését a kártya felhasználói útmutatója tartalmazza, amely megtalálható a http://logsys.mit.bme.hu/document oldalon.

/O Ports														
Q 품 속 때 + 片	ı													
Name	Direction	Neg Diff Pair	Package Pin		Fixed	Bank	I/O Std		Vcco	Vref	Drive Strength	Slew Type	Pull Typ	ре
✓ 🕞 All ports (52)														
√ □ CLK.CLK_IN_48355 (1)	IN				✓	14	LVCMOS33*	*	3.300				NONE	4
V Scalar ports (1)														
☑ clk_in	IN		D23	~	✓	14	LVCMOS33*	*	3.300				NONE	
✓ □ GPIO2_35933 (4)	IN				✓	(Multip	LVCMOS33*	*	3.300				NONE	,
btn_tri_i (4)	IN				✓	(Multip	LVCMOS33*	*	3.300				NONE	
▶ btn_tri_i[3]	IN		A18	~	✓	15	LVCMOS33*	*	3.300				NONE	
▶ btn_tri_i[2]	IN		A19	~	✓	15	LVCMOS33*	*	3.300				NONE	
btn_tri_i[1]	IN		A17	~	✓	15	LVCMOS33*	*	3.300				NONE	
btn_tri_i[0]	IN		A10	~	✓	16	LVCMOS33*	*	3.300				NONE	
Scalar ports (0)														
✓ □ GPIO2_58290 (12)	OUT				✓	16	LVCMOS33*	*	3.300		12 😽	~	NONE	
disp_tri_o (12)	OUT				✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[11]	OUT		B10	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[10]	OUT		D10	~	✓	16	LVCMOS33*	w	3.300		12 ~	~	NONE	
√ disp_tri_o[9]	OUT		D11	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[8]	OUT		F10	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[7]	OUT		G10	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[6]	OUT		C9	~	✓	16	LVCMOS33*	w	3.300		12 ~	~	NONE	
√ disp_tri_o[5]	OUT		G11	~	✓	16	LVCMOS33*	*	3.300		12 😽	~	NONE	
√ disp_tri_o[4]	OUT		E13	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[3]	OUT		D9	~	✓	16	LVCMOS33*	*	3.300		12 💙	~	NONE	
√alisp_tri_o[2]	OUT		B9	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[1]	OUT		E10	~	✓	16	LVCMOS33*	*	3.300		12 ~	~	NONE	
√ disp_tri_o[0]	OUT		D8	~	✓	16	LVCMOS33*		3.300		12 🗸	~	NONE	





Miután végeztünk az FPGA lábak megadásával, mentsük el az XDC fájlt például pinout.xdc néven, majd indítsuk el a konfigurációs bitfolyam generálását. A BIT fájl elkészülte után töltsük azt le az FPGA-ba a Hardware Manager-ben.

5.2 Egyszerű szoftver alkalmazás készítése

A szoftverfejlesztés elkezdése előtt először exportálni kell a processzoros rendszerrel kapcsolatos információkat (XSA fájl) a Vitis IDE számára (File menü \rightarrow Export \rightarrow Export Hardware). Ez kétféle módon tehető meg:


- Szintézis előtt, a konfigurációs bitfolyam nélkül: ez esetben csak a Generate Block Design futtatása szükséges a Flow Navigator-ban. A Vitis IDE-ből nem fogjuk tudni felkonfigurálni az FPGA eszközt.
- A konfigurációs bitfolyammal együtt: ez esetben a teljes implementációs folyamatot le kell futtatni (ami hosszú időt is igényelhet). A Vitis IDE-ből fel tudjuk konfigurálni az FPGA eszközt.

A hardver platform információk exportálása után indítsuk el a Vitis IDE-t a Tools menüből. A Vivado projekt könyvtáron belül hozzunk létre egy vitis nevű könyvtárat és ezt adjuk meg workspace-nek.

A szoftverfejlesztés első lépése a Platform Project létrehozása, amely standalone (operációs rendszer nélküli) esetben tartalmazza a perifériákhoz tartozó eszközmeghajtó programokat és az egyéb kiválasztott szoftver könyvtárakat:

- Nevezzük el a platform projektet mb platform néven.
- Adjuk meg a korábban exportált XSA fájlt.
- Az operációs rendszer legyen standalone (nincs OS).
- A processzor pedig a microblaze_0 (csak ez az egy processzor van a rendszerben).

A platform projekt beállításoknál a "Modify BSP Settings…" gombra kattintva érhetők el a választható szoftver könyvtárak és az operációs rendszerrel, valamint az eszközmeghajtó programokkal kapcsolatos beállítások. Most ezt nem kell módosítanunk.



Fordítsuk le a platform projektet (jobb klikk \rightarrow Build Project). A szoftver alkalmazás elkészítésénél fontos lesz majd a BSP xparameters.h nevű fálja, amely a hardver platformmal kapcsolatos konfigurációs paramétereket tartalmazza. Keressük meg ezt a fájlt (mb_platform projekt \rightarrow microblaze_0/standalone_domain/bsp/microblaze_0/include) és nézzük meg a tartalmát.

A platform projekt létrehozása után létrehozhatjuk az alkalmazás projektet:

- Válasszuk ki az mb platform-ot.
- Nevezzük el az alkalmazás projektet sw_led-nek.
- Válasszuk ki a "standalone on microblaze_0" domain-t.
- Az alkalmazás sablonok közül válasszuk ki az "Empty Application (C)" lehetőséget.

A létrejött alkalmazás projekt src mappája csak a linker szkriptet és a readme.txt fájlt tartalmazza. Hozzunk létre ide egy új, main.c nevű forrásfájlt.

Az elkészítendő szoftver alkalmazásnak a kapcsolók állapotát kell megjelenítenie a LED-eken piros színben. Az alkalmazást háromféle módon valósítjuk meg:

- A GPIO periféria regisztereinek közvetlen elérésével és saját memória írási/olvasási makró használatával. Ez esetben ismernünk kell a periféria regiszterkészletét, melyről információt találunk:
 - o Az AXI GPIO periféria adatlapjában: https://docs.xilinx.com/v/u/en-US/pg144-axi-gpio
 - A hardver platformot tartalmazó XSA fájl (mb_platform projekt → hw) megnyitása után megjelenő felületen a periféria melletti Registers feliratra kattintva.
- A GPIO perifériához tartozó alacsonyszintű eszközmeghajtó használatával. Ez esetben a perifériák kiválasztása a báziscímük megadásával történik. Nézzük meg, hogy ez a meghajtó milyen funkciókat biztosít a hozzá tartozó header fájl alapján (xgpio_l.h).
- A GPIO perifériához tartozó magasszintű eszközmeghajtó használatával. Ez esetben a perifériák megadása egy leíró struktúra segítségével történik, amelyet először inicializálnunk kell. Nézzük meg, hogy ez a meghajtó milyen funkciókat biztosít a hozzá tartozó header fájl alapján (xgpio.h).


Az elkészült alkalmazást fordítsuk le (jobb klikk az alkalmazás projekten \rightarrow Build Project). A fordítási konfigurációk közül az Assistant panelen választhatjuk ki az aktívat (jobb klikk \rightarrow Set Active).

- Release: A debug információk generálása ki van kapcsolva, a kód optimalizálása engedélyezett.
- Debug: A debug információk generálása be van kapcsolva, a kód nincs optimalizálva. Ha az alkalmazást debuggolni szeretnénk, akkor ezt a konfigurációt kell választanunk.

Az alkalmazást a célrendszeren futtatni, illetve debuggolni a következőképpen lehet:

- Futtatás: jobb klikk a projekten → Run As → Launch Hardware (Single Application Debug)
- Debug: jobb klikk a projekten → Debug As → Launch Hardware (Single Application Debug)

A legelső futtatás előtt a célrendszer beállításoknál kapcsoljuk ki a teljes rendszer alapállapotba állítása opciót (Reset entire system). Ehhez először nyissuk meg a Run Configurations ablakot (jobb klikk a projekten → Run As → Run Configurations...) és a bal oldalon válasszuk ki a Single Application Debug alatt a szerkeszteni kívánt konfigurációt. Ha itt még nem található egyetlen futtatási konfiguráció sem, akkor újat létrehozni a Single Application Debug elemre történő dupla kattintással lehet.



6 Saját periféria illesztése

A gyakorlaton egy egyedi, AXI4-Lite interfésszel rendelkező perifériát készítünk és illesztjük azt az előző gyakorlaton létrehozott processzoros rendszerhez. Töltsük le az előző gyakorlat megoldását (gyak06_megoldas.zip), ez lesz a kiindulási projektünk. Ezután töltsük le és csomagoljuk ki a mai gyakorlathoz tartozó forráskód vázat (gyak07_periferia_illesztes.zip) a projekt könyvtárba.

Az elkészítendő periféria részletes bemutatása, valamint a perifériaillesztési feladattal és az AXI4-Lite buszra történő illesztéssel kapcsolatos tudnivalók a gyak07_periferia_illesztes.pdf dokumentumban találhatók meg.

Egy folyadékszint jelző perifériát készítünk, amely 8 szenzor alapján (a kártyán ezeket a DIP kapcsolók fogják helyettesíteni) meghatározza a tartályban lévő folyadék szintjét és jelzi a szenzor hibát, azaz ha a legnagyobb helyiértékű aktív szenzor bemenetnél kisebb helyiértékű bemeneten alacsony szint van. A periféria megszakítást tud generálni a "tartály éppen megtelt", a "tartály éppen kiürült" vagy a "hiba keletkezett" esemény bekövetkezte esetén.

Nyissuk meg a Vivado projektet és adjuk hozzá a gyak07_src könyvtárban lévő új forrásfájlokat. A forrásfájlok részletes megjegyzéseket tartalmaznak, melyek segítik a hiányzó részekkel történő kiegészítést.

Saját IP kétféleképpen készíthető:

- Az IP Packager segítségével (Tools menü → Create and Package New IP...). Ebben az esetben rendelkezésre áll az összes IP-vel kapcsolatos beállítás és elkészíthető az IP-hez tartozó IP-XACT leíró fájl.
- HDL attribútumokkal megadjuk az IP portjainak interfészekhez történő rendelését és az egyéb tulajdonságokat (példák: Language Templates → Verilog/VHDL → IP Integrator HDL). Ez esetben a megadott adatok alapján a Vivado fejlesztői környezet fogja elkészíteni az az IP leíró fájlt. Ezt a lehetőséget fogjuk most használni.


A perifériánk top-level modulját az lvl_indicator.v forrásfájl tartalmazza. Nyissuk meg és nézzük meg benne a portoknál megadott Verilog attribútumokat.

Az axi4_lite_if.v forrásfájl tartalmazza a busz interfész logikát. A megbeszéltek, valamint a forrásfájlban lévő megjegyzések alapján egészítsük ezt ki.

A fluid_level_indicator.v forrásfájl tartalmazza a perifériát megvalósító logikát. A megbeszéltek, valamint a forrásfájlban lévő megjegyzések alapján egészítsük ezt ki.

Miután elkészültünk a forrásfájlok kiegészítésével, adjuk hozzá a block design-hoz a periféria top-level modulját. Ez kétféleképpen tehető meg:


- Behúzzuk a megfelelő forrásfájlt a Sources panelból a block design-ba
- Jobb klikk a block design-ban → Add Module...



Az IP-hez tartozó blokkon láthatóak az lvl_indicator.v fájlban megadott portok és interfészek. Kössük be ezeket az alábbi módon:


- A sensor in bemenetet kössük rá a block design sw (DIP kapcsoló bemenet) portjára.
- Adjunk a megszakításkérő vonalakat összefogó Concat modulhoz egy újabb portot és ebbe kössük be a perifériánk irq kimenetét.
- Az AXI interfész bekötéséhez használjuk a Run Connection Automation segítséget.


A folyadékszint jelző periféria bekötése után a rendszer blokkvázlata az alábbi ábrán látható.



Generáljuk a block design-t és exportáljuk a módosított hardverrel kapcsolatos információkat a Vitis IDE számára. Így a szintézis, az implementáció és a konfigurációs bitfolyam generálása alatt lesz időnk egy egyszerű teszt alkalmazás elkészítésére.

Mivel megváltozott a hardver, így az ide kapcsolódó információkat a Vitis IDE-n belül a platform projektben is frissíteni kell. Kattintsunk jobb gombbal a platform projekten és a menüből válasszuk ki az Update Hardware Specification lehetőséget, majd adjuk meg az új XSA fájlt. A platform projekt beállításoknál állítsuk alapállapotba a Board Support Package forráskódját (Reset BSP sources gomb). Ezután ha lefordítjuk a platform projektet, akkor a BSP már tartalmazni fogja a saját perifériánkkal kapcsolatos információkat is, például az xparameters.h fájlban benne lesz a perifériához tartozó báziscím.





Hozzunk létre egy új alkalmazás projektet lvl_test néven és készítsünk egy egyszerű szoftver alkalmazást, amely megjeleníti az aktuális folyadékszintet az alsó 4 LED-en (LDO-LD3), valamint a hibajelzést az LD7 LED-en. A GPIO periféria kezeléséhez használjuk az alacsonyszintű eszközmeghajtót. Töltsük le az FPGA-ra a konfigurációs bitfolyamot és a szoftvert. Nézzük meg a megfelelő működést.

Szorgalmi feladatok:

- A gyakorlaton megvalósított AXI4-Lite busz interfész logika szemléletes, könnyen érthető, de nem a legegyszerűbb. Keressünk egyszerűbb, kevesebb erőforrást igénylő megvalósítási lehetőséget ehhez!
- A folyadékszint jelző perifériát AXI4-Lite helyett APB interfészen keresztül illesszük a processzorhoz, amely az előbbinél jóval egyszerűbben kezelhető. Ehhez a Vivado fejlesztői környezetben rendelkezésre áll az AXI APB Bridge IP.
- Jelenítsük meg az aktuális folyadékszintet a hétszegmenses kijelző DIGO digitjén, hiba esetén egy E betű jelenjen meg. A kártyán egy 4 digites kijelző található. Kell-e időmultiplexelt vezérlést alkalmazni? Hogy célszerű megvalósítani a szoftverben a hétszegmenses dekódert?