Temas 4 y 5 ejercicios

1



La red de comunicación de una máquina paralela es tipo malla 2D **16x16**.
Sobre ella se ejecuta una aplicación que envía mensajes entre los nodos a distancia **d** con la siguiente probabilidad:

D (distancia)	**1**	**3**	**7**
Prob	**0.6**	**0.3**	**0.1**

Responda a las siguientes cuestiones:
a) Diámetro de la red.
b) Distancia media de la aplicación.
c) Distancia mínima para comunicar el nodo (3,5) y elnodo (12,12)
d) El ancho de banda de bisección es 184 Gbit/s. Calcule el ancho de banda del canal.

2

En una red mariposa **16x16** (N=16), el coste de los conmutadores 4x4 es 4 veces superior a los conmutadores de 2x2. Calcule el precio de cada implementación y quédese con el más barato.

In a 16x16 butterfly network (N=16), the cost of 4x4 switches is 4 times higher than 2x2 switches. Calculate the price of each deployment and select the cheapest one.



3

Se ha paralelizado una aplicación C++ para aprovechar el paralelismo de un multicomputador de **N** nodos. Como resultado del proceso de paralelización, se ha resuelto que:

- un **30%** de la aplicación sólo se puede ejecutar en un nodo.
- otro **20%** se puede ejecutar en cualquier número de nodos.
- otro **20%** se puede ejecutar en 1 nodo (trivial) o en, exactamente 16 nodos.
- otro **30%** se puede ejecutar de 1 a 4 nodos.

Nota: Suponga que se dispone de 16 nodos.

a) Proponga un posible árbol de precedencia entre tareas que case con los datos del problema. Proponga el número de tareas que necesite indicando claramente los porcentajes indicativos del peso relativo de cada tarea respecto de su ejecución secuencial
b) Calcule la ganancia y eficiencia paralela en velocidad en función del número de nodos usados.
c) Suponiendo una sobrecarga temporal de $t_{overhead} = K \cdot p$, con K una constante menor que 1 y p el número total de nodos, demuestre que existe necesariamente un mínimo para el tiempo paralelo en función de p.

4

Un multicomputador usa una red de comunicación con enlaces de **1Gbps** y la comunicación es tipo Almacenamiento y Reenvío (Store & Forward). Mandar un paquete de 32 bytes a un nodo a distancia D=6 tarda 1.56µs. ¿Cuántas veces más rápido sería dicha transmsión si la técnica de conmitación fuera VCT? Suponga tráfico 0, flits de 8 bits y cabecera 1 flit.
Ayuda: Los paquetes tienen, por tanto, 31 flits de datos y 1 flit de cabecera, es decir 256 bits/paquete

T5 - ejer 5

2/2

5

Se tiene un cierto multiprocesador de **4 núcleos** conectados a un bus común que tiene 64GiB de memoria principal e implementa el protocolo MESI para mantener la coherencia entre sus cachés. **El sistema de caché tiene 8 bytes por línea o bloque de caché.** El tamaño de cada caché es de tan sólo **2 líneas** y la política de reemplazo es LRU.

En un determinado momento se producen los siguientes 6 accesos a memoria (ver abajo). Indique mediante una tabla o una **lista de eventos** la siguiente información para cada evento:

- Estado de cada línea de caché
- Señales que se inyectan en el bus (Ej. BusRdX en P2)
- ¿Está la memoria principal actualizada?
- Tipo de transferencia (Ej. $C_i \rightarrow C_j$, $MP \rightarrow C_i$)

Estado inicial:

	C0	C1	C2	C3
L0	I	I	I	I
L1	I	I	I	I

Acceso 1: `P2_Read@0x02`
Acceso 2: `P0_Read@0x00`
Acceso 3: `P2_Write(@0x02,7)`
Acceso 4: `P0_Read@0x12`
Acceso 5: `P0_Write(@0x00,8)`
Acceso 6: `P1_Write(@0xFF,1)`

T 445

D (distancia)	1	3	7
Prob	0,6	0,3	0,1

(1) Malla 2D interconectada

Adyacencia 8 nodos

distancia 2 no cuenta



a) **Diametro**: imaginemos la red más sencilla

Sería 2 (dist máx entre 2 nodos) (n-1)

Como son 16, $\boxed{\text{Diá } 16-1=15}$

b) Distancia media aplicación (ponderada)

es $1 \cdot 0,6 + 3 \cdot 0,3 + 7 \cdot 0,1 = 2,2$

c) Distancia mínima comunicar nodo (3,5) y el nodo (12,12), la diagonal nos permite reducir la distancia en las dos dimensiones.

(3,5) (4,6) (5,7) (6,8)
(7,9) (8,10) (9,11) (10,12)
$|3-10|+|5-12| = 14/2 = 7$
fila 10, 11, 12 = 2
$7+2=9$

Distancia 9 nodos
(ver documento apoyo)

d) Ancho banda bisección 184 Gbits/s

Calcule ancho banda del canal.

d.1) Primero calcular la bisección

d.2) Dividir 184 G bits/s / enlaces que rompe cuando bisecciona la red en dos partes

d.1) Vamos a cortar por medio



En cada nivel (fila) cortamos 3 enlaces

eso se repite 15 veces

+1 enlace al final

Enlaces son: $3 \times 15 + 1 = 46$

d.2) $184 \text{Gbits}/46 = (184 \cdot 10^9)/46 = 4 \cdot 10^9$ canal Gbits

Gbits

(2) 16x16 $n=16$ 4 x 4, 4 veces nos cuesta

Diferenciamos mariposa planos, de las los omega o tipo cubo

K^n_n o K^n

$4^2 \times 4^2$, $a=b=K$

Si uso 2x2, sería $2^{4}_{K} \times 2^{4}_{K}$, n = nº etapas = 4

conmutadores 2x2

K^{n-1} $2^3 = 8$ conm/etapa

$\boxed{2^4 \times 2^4}$



2x2 son 4 veces más economicos

$\frac{32}{4} = 8$ € → coste $(4^2 \times 4^2)$

Dividido entre 4 para igualar costes imaginemos que es 1€ por conmutador.

$\boxed{4^2 \times 4^2}$

$a=b=K$

etapas $= n = 2$

K^n

Conm/etapa $K^{n-1} = 4^1 = 4$



Coste 8 €

$\boxed{\text{Valen lo mismo}}$

T4 y 5

4- 16 bps

Blm. y Reenvío (Store & Forward) técnica conmutación

En paquetes de 32 bytes D=6 tarda 1,56 μs

$1{,}56 \cdot 10^{-6}$ s



Si fuera VCT cuanto más rápido sería

Store & Forward

tiempo flit fijo entrada desde fijo entrada hasta la sgte fijo entrada (el tiempo ocuelo)

$$t_{sa} = D\left[t_r + t_w\left(\left\lceil \frac{L}{w} \right\rceil + 1\right)\right]$$

t_r enrutado

$\frac{31 \cdot 8}{8} = 31$

nos dan $t_{sa} = 1{,}56 \cdot 10^{-6}$

nos dan D=6

t_w = enlaces son 1 Gbps

la incógnita es el t_r

Por otra lado tenemos

VCR

latencia = Wormhole

$t_r = D(t_r + t_w) + t_w\left\lceil \frac{L}{w} \right\rceil$

STORE & FORWARD D=6 flit 8 bits (la dirección)

t_r =

t_w = enlaces 16 bps

$1{,}56 \cdot 10^{-6}$

t_w es el tiempo en el que un flit pasa, atraviesa una etapa conmutador enlace, tiempo ocuelo de un flit

$$t_{SRF} = D\left(t_r + t_w\left(\left\lceil \frac{L}{w} \right\rceil + 1\right)\right)$$

$$\underbrace{1560 = 6(t_r + 8ns(31+1))}_{\text{todo en ns}}$$

$1560 = 6t_r + 1536$

$24 = 6t_r$

$t_r = \frac{24}{6} = 4$

$\boxed{t_r = 4ns}$

Enlaces 16 b/s = 10^9 bits/1 seg

Si $\frac{10^9 \text{ bits}}{1 \text{ seg}} = \frac{8 \text{ bits}}{t_w}$

$t_w = 8 \cdot 10^{-9}$ s = 8 ns

$\frac{1{,}56 \times 10^{-6}}{10^{-9}}$ ⇒ Pasar de un valor = 1560 a escala de abajo

↳ ns

10^9 bits — 8 bits

1 seg — t_w

D

VCR $t_{vct} = t_v = D(t_r + t_w) + \left\lceil \frac{L}{w} \right\rceil \cdot t_w$

t_r y t_w osamos apartado anterior

$t_v = 6(4+8) + 31 \cdot 8 = 320\,ms$

$\frac{t_{SAF}}{t_{vct}} = \frac{1560\,ns}{320\,ns} = 4{,}9$ nos acelera casi 5 veces.

---

t_w tiempo conmut. enlace

CUIDADO CON ESTO

$t_w = \frac{1}{B}$ → ancho banda cable

$\frac{1}{B} = x \rightarrow x \cdot 8 = t_w$

Por ejemplo $\frac{1}{B(Mhz)} = \frac{1}{1 \cdot 10^6} = 1 \cdot 10^{-6}\,seg = 1\,\mu seg$ envío

→ Si tengo flits de 8, pues $8 \cdot 1\,\mu seg = 8\,\mu seg$ transmito un flit

Si nos dicen que tenemos 1 Mhz ancho banda, lo decidimos entre 1 y nos da el tiempo, y luego tiempo x tamaño del flit

0	Tal ——— 7	b0
8	——— 15	b1
16	——— 23	b2

4,5 — multi 4 núcleos $64 \cdot 10^9 / 8$

5 — Proto. MESI,

- 8 bytes por línea o bloque de caché (2 líneas)
- Reemplazo LRU más tiempo esperando salir

I	C0	C1	C2	C3
L0	1	1	1	1
L1	1	1	1	1

- 4 núcleos
- Estados coherencia M,E,S,
- Memoria principal actualizada E, S
- Pero si estamos en estado M, si hay actualizar memoria.

Accesos a memoria, indicar

- Estado de cada línea de caché
- Señales que se inyectan en el bus (Ej BusRdX en P2)
- ¿Está la memoria actualizada?
- tipo transferencia ($C_i \to C_j$, $MP \to C_i$)

Acceso 1:

I	C0	C1	C2	C3
L0	1	1	E	1
L1	1	1	1	1

caché

líneas

Acceso 1: P2_Read@0x02 (b0)

Si estamos leyendo

1. P2 lee bloque 0
2. Fallo lectura, voy a leer pero el dato no está cacheado.
3. P2: L0: I → E, E la mem principal está actualizada y nadie más tiene esa línea si todas las líneas están en estado I y leemos por primera vez pasamos al E.

¿Porque no hemos pasado al S (si en MESI tb lo permite)? Pq nadie nos tiene esa línea PrRd/BusRd($\bar{S}$), enviando $\bar{S}$ indico que nadie más la tiene.

Si leo una línea que nadie más tiene voy al estado exclusivo.

4. Inyecto en el Bus BusRd/($\bar{S}$) bloque 0, he leído de memoria principal que no está en ningún sitio

Acceso 2: P0_Read@0x00 otro procesador lee mismo (de 0 → 7)

¿Puede haber dos bloques que estén en el mismo estado en sus líneas de caché?
NO.
Al leer mismo bloque, ya no tenemos un Exclusivo pasando ambos a S (compartido)

	C0	C1	C2	C3
L0	S	I	S	I
L1	I	I	I	I

1. P0 lee bloque ∅
2. P0: C0: I->S PrRd/BusRd(S) bloque ∅
3- P2: BusRd(S)/Flush C2->C0

Acceso 3: P2_Write (@0x02,7) bloque ∅

En un protocolo invalidación escribiría por lo que esa línea de caché pasará a M (modificado, mem. princip desactual) y los demás deben pasar a I

	C0	C1	C2	C3
L0	I	I	M	I
L1	I	I	I	I

Flush act mem. princ.

De S pasan a M
P2:L0:PrWr/BusRdX
P0:L0: BusRdX/Flush

Acceso 4: P0_Read@0x12

b∅: 0 → 7 b2: 16 → 23
b1: 8 → 15

	C0	C1	C2	C3
L0	E	I	M	I
L1	I	I	I	I

0x12 → 18dec
bloque 2

18/8 = 2,25
bloque 2

Hex → DEC - MODE 4
- HEX
- PONEMOS NUM E
- LUEGO DEC

MODO NORMAL → 1-COMP

En C0 (P0) tenemos las dos líneas a I, podemos usar cualquiera de las dos.
Ponemos a Exclusivo, nadie más tiene ese dato y la mem. princ. está actualizada
P0:L0: PrRd/BusRd(S)

45
pre el 5

ACCESO 5: P0_Write(@0x00, 8)

- bloque 0
- Invalidación escritura, las demás líneas pasarían a I

	C0	C1	C2	C3
L0	E	I	I	I
L1	M	I	I	I

- Escribo en el bloque 0, ¿de otros tenían el bloque 0 en modificado? pues P2 (C2), que pasa a I
- Escribio P0:C0:L0: PrWr/BusRdX ← ? ¿Esta bien?
  P2:C2:L0: BusRdX/Flush ← ?

ACCESO 6: P1_Write(@0xFF, 1)

0xFF a DEC

- 0 x FF →
  16^1 16^0
  F F

A-10, B-11, C-12, D-13, E-14, F-15

$F \cdot 16^1 + F \cdot 16^0 = 15 \cdot 16 + 15 = 255$

$255/8 = 31,8$ Bloque 31

(nota4) Si uso calculadora los letras hexa. no se usan con el botón Alpha, se pulsa directamente sobre letra

El bloque sobre el que escribo pasa a M

	C0	C1	C2	C3
L0	E	M	I	I
L1	M	I	I	I

P1:C1:L0 PrWr/BusRdX
Nadie más tiene ese bloque

M pq esta escribiendo.