Kapitel 2

Architektur von Mikrocontrollern am Beispiel Freescale HCS12

2.1	Grunddaten der Microcontroller-Familie HCS12	2
2.2	Hello Embedded World	7
2.3	Registermodell, Datentypen und Adressierungsarten	15
2.4	Übersicht der wichtigsten Maschinenbefehle	22
2.5	Programmierbeispiele 1	32
2.6	Stack	35
2.7	Programmierbeispiele 2	38
Anh	ang: Freescale CodeWarrior HCS12 Entwicklungsumgebung	

2.1 Grunddaten der Microcontroller-Familie HCS12

- Von Neumann-Architektur
- Complex Instruction Set (CISC)
- Datenwortbreite n_{DAT}=**16 bit**
- Adresswortbreite n_{ADR}=16 bit
- Kleinste addressierbare Einheit n_{min}=1 Byte
 - → Adressraum $N=2^{n}ADR \cdot n_{min} = 2^{16} Byte = 64 KB$

Erweiterung durch Speicherbank-Umschaltung

- Befehle und Daten können bei beliebigen Adressen beginnen
- Mehrbyte-Werte: Speicherreihenfolge Big Endian (Most Significant Byte zuerst)
 Bei Adressangaben genügt Angabe der Adresse des ersten Bytes (und der Länge)

Bsp.: 16bit Wert \$4433 ab Offsetadresse \$0103


Adresse	Inhalt
0	
\$0103	
\$0104	

Bei anderen Herstellern, z.B. Intel, Infineon, häufig auch Little Endian:


Niederwertiges Byte zuerst

^{*1} Motorola/Freescale verwendet für hexadezimale Zahlen die Darstellung \$. . . statt . . . h, d.h. \$4433 = 4433h


Blockschaltbild des Modells MC9S12DP256 (siehe [3.0 S. 16], [3.2 Fig. 1-1])



Dragon12-Entwicklungsboard (siehe [3.11] und [2.1 Anhang B])



Entwicklungsumgebung Metroworks Codewarrior (siehe [3.12 – 3.17])



Memory Map des Modells MC9S12DP256 (siehe [3.0 S. 120], [3.2 Fig. 1-2])

(Der Chip hat mehrere Betriebsmodi, im Labor wird der Normal Single Chip Mode ohne externen Speicher verwendet)

\$0000	Register zur Steuerung der On-Chip-Peripherie 1KB	Alle Peripheriebausteine werden Memory- Mapped adressiert
\$0400	EEPROM 3KB	Das EEPROM ist eigentlich 4KB groß, 1KB wird durch die Peripherieregister verdeckt.
\$1000	RAM 12KB	Stack für Monitor-Programm am Ende des RAM-Bereichs ca. 36B
\$4000	Flash-ROM 16KB	
\$8000	Flash-ROM 16KB	In diesem Bereich können alternativ weitere jeweils 16KB große Flash-ROM-Bereiche eingeblendet werden (Page Window, Auswahl durch PPAGE-Register) → Speichererweiterung auf > 64KB
\$C000	Flash-ROM 16KB	\$F780 \$FE00: Monitor-Programm für Debugger
\$FFFF		\$FF00 \$FFFF: Interrupt-Vektortabelle 256B

2.2 Hello Embedded World

Seit Kernighan und Ritchie in ihrem Buch "The C Programming Language" damit begonnen haben, ist das erste Programm, mit dem eine Programmiersprache eingeführt wird, traditionell ein "Hello World"-Programm, das einen kurzen Meldungstext auf den Bildschirm ausgibt. Da eingebettete Systeme in der Regel weder Tastatur noch Bildschirm haben, muss man die Idee etwas abwandeln und lässt dort einen "Ausgang wackeln" (Toggle Port), an dem nach Möglichkeit eine Leuchtdiode angeschlossen ist, so dass sich eine blinkende LED ergibt.

Zur Lösung der Aufgabe mit dem Dragon12-Entwicklungsboard sind einige Schritte nötig:

Schritt 1: Informationen über die Hardware auf dem Entwicklungsboard Wo auf dem Entwicklungsboard sind LEDs angeschlossen und wie sind diese anzusteuern?

Ausgangspunkt [3.11]:


ON-BOARD HARDWARE

Getting_started _Dragon12.pdf S.11

Each port B line is monitored by a LED. It works OK in single chip mode. In order to turn on port B LEDs, the PJ1 (pin 21 of MC9S12DP256) must be programmed as output and set for logic zero. If the board is used in expanded mode, the port B becomes the address/data bus, AD0-AD7, and the LEDs will add too much load on the bus. In order to make it work in expanded mode, J24A and J24B must be removed to disable the 7-segment LED display and the PB0-PB7 LEDs.

Port A is used as the 4X4 keypad interface in single chip mode, but in expanded mode, port A becomes the address/data bus AD8-AD15 and it cannot be connected with a keypad.

Port H is connected to an 8-position DIPswitch. The DIPswitch is connected to GND via the RN9 (eight 4.7K resistors), so it's not dead short to GND. When port H is programmed as an output port, the DIPswitch setting is ignored.




VF1.2 Stand Sep 09

Schritt 2: Informationen über die Hardware des Mikrocontrollers

Wo liegen die Ports im Adressraum der CPU und wie sind sie zu programmieren?

HCS12 Doku 000-MC9S12DP256.pdf [3.0]: Register Map S.66ff und S.129ff Input/Output Registers



Port B bits 7 through 0 are associated with address lines A7 through A0 respectively and data lines D7 through D0 respectively. When this port is not used for external addresses, such as in single-chip mode,


these pins can be used as general purpose I/O. Data Direction Register B (DDRB) determines the primary direction of each pin. DDRB also determines the source of data for a read of PORTB.

This register is not in the on-chip map in expanded and peripheral modes.

CAUTION:

To ensure that you read the value present on the PORTB pins, always wait at least two cycles after writing to the DDRB register before reading from the PORTB register.

Read and write: anytime (provided this register is in the map).



DDRB - Port B Data Direction Register

Address Offs	set: \$0003								
	Bit 7	6	5	4	3	2	1	Bit 0	
	Bit 7	6	5	4	3	2	1	Bit 0	l
Reset:	0	0	0	0	0	0	0	0	•

This register controls the data direction for Port B. When Port B is operating as a general purpose I/O port, DDRB determines the primary direction for each Port B pin. A "1" causes the associated port pin to be an output and a "0" causes the associated pin to be a high-impedance input. The value in a DDR bit also affects the source of data for reads of the corresponding PORTB register. If the DDR bit is zero (input) the buffered pin input is read. If the DDR bit is one (output) the output of the port data latch is read.

This register is not in the on-chip map in expanded and peripheral modes. It is reset to \$00 so the DDR does not override the three-state control signals.

Read and write: anytime (provided this register is in the map).

DDRB7-0 - Data Direction Port B

0 = Configure the corresponding I/O pin as an input

1 = Configure the corresponding I/O pin as an output

Analog: PORT J
Datenregister PTJ bei Adresse \$0268
Datenrichtungsregister DDRJ bei Adresse \$026A


Schritt 3: Informationen über die Entwicklungsumgebung, Entwurf und Codierung Wie schreibe und übersetze ich ein Programm?

- Installation und Bedienung der Entwicklungsumgebung siehe Anhang CodeWarrior
- Damit der Programmierer nicht mit den hexadezimalen Adressen direkt umgehen muss, definiert die Entwicklungsumgebung in Include-Dateien Symbole für den Zugriff auf die Register bzw. auf die einzelnen Bits, z.B.

Symbole in Include- Dateien		für C-Programme *1 mc9s12dp256.h	für Assembler-Programme mc9s12dp256.inc
Port B:	gesamter Port	#define PORTB (*(char*) 0x0001)	PORTB: equ \$0001
	PORTB Bit 0	#define PORTB_BITO PORTB.Bits.BIT0	
	DDRB	#define DDRB (*(char*) 0x0003)	DDRB : equ \$0003
	DDRB Bit 0	#define DDRB_BIT0 DDRB.Bits.BIT0	
Port J:	gesamter Port	#define PTJ (*(char*) 0x0268)	PTJ: equ \$0268
	PTJ Bit 0	#define PTJ_PTJ0 PTJ.Bits.PTJ0	
	DDRJ	#define DDRJ (*(char*) 0x026A)	DDRJ: equ \$026A
DDRJ Bit 0		#define DDRJ_DDRJ0 DDRJ.Bits.DDRJ0	

Vereinfachte Darstellung, in Wirklichkeit sind die Ports über Strukturen und Unions von Bitfeldern bzw. Byteoder Word-Datentypen definiert. Die Namensgebung der Ports ist leider nicht einheitlich (portb aber ptj)
und z.T. auch zwischen C und Assembler unterschiedlich.

Entwurf




Codierung in C (CodeWarrior-Projekt BlinkingLeds.mcp)

```
#include <hidef.h>
                       //Common defines
#include <mc9s12dp256.h> //CPU specific defines
#pragma LINK_INFO DERIVATIVE "mc9s12dp256b"
#define IMAX 200000L
                       //Delay count
long i;
                        //Counter variable
void main(void)
   EnableInterrupts;  //Allow for debugger
   DDRJ_DDRJ1 = 1;  //Port J.1 as output
   PTJ PTJ1
              = 0;
                      //J.1=0 --> Activate LEDs
   DDRB = 0xFF;
                       //Port B as outputs
   PORTB = 0x55;
                       //Turn on any other LED
   for(;;)
       PORTB = ~PORTB; //Toggle LEDs
       for (i=IMAX; i > 0; i--)
                       //Delay loop
```

Beim Testen stellt man fest, dass das LED-7-Segment-Display ebenfalls an PORT B angeschlossen ist und abgeschaltet werden muss, wenn es nicht mitblinken soll: Port P.3...0 Ausgänge, P3....0 = 1111_R

Schritt 4: Informationen über die Testumgebung

Wie teste ("debugge") ich das Programm? → siehe Anhang CodeWarrior



Speicherplatzbedarf des C-Programms (siehe Datei Simulator.map)

Summary of section sizes per section type:

```
READ_ONLY (R):

9B (dec: 155)

ROM: Programmcode + konstante Daten

READ_WRITE (R/W):

104 (dec: 260)

NO_INIT (N/I):

23D (dec: 573)

Feripherieregister (fest, unabhängig vom Programm)
```

Sieht man sich das Maschinenprogramm an, das der C-Compiler erzeugt hat, stellt man fest, dass bei besserer Optimierung ein kleineres und schnelleres Programm möglich wäre (siehe nächste Seite):

```
Summary of section sizes per section type:
```

. . .

Ausführungsgeschwindigkeit (gemessen mit dem Simulator)

Laufzeit in CPU-Takten	C-Programm	Assembler-Programm
CPU Reset bis Programmzeile Toggle LEDs	99 Takte	19 Takte
Durchlauf der Schleife Toggle LEDs bis Toggle	47 Takte	17 Takte
LEDs (für IMAX=1)		


Der Stack-Bereich könnte beim C-Programm verkleinert werden, beim Assemblerprogramm könnte er ganz wegfallen, da er hier überhaupt nicht genutzt wird.

→ Zum Verständnis, wie Hochsprachenprogramme in Embedded Systemen optimiert werden können/müssen (und zur Fehlersuche in Embedded System Compilern), ist die Kenntnis der Assembler-Programmebene notwendig.

Blinkende Leuchtdioden in optimiertem Assembler (CodeWarrior-Projekt BlinkingLedsAsm.mcp)

```
XDEF
              Entry, main
                                  ; Export symbols
                                  ; Import symbols: End of stack
    XREF
               SEG END SSTACK
              'mc9s12dp256.inc'
                                 ; include derivative specific macros
     INCLUDE
IMAX: EQU 2048
                                  ; Symbolic constant: Delay count
                                  ; RAM: Variable data section (not used in this program)
.data:
         SECTION
                                  ; ROM: Constant data (not used in this program)
.const:
         SECTION
.init:
         SECTION
                                  ; ROM: Code section
main:
                                  ; Begin of the program
                                  ; Initialize stack pointer
Entry:
         LDS #__SEG_END_SSTACK
         CLI
                                  ; Enable interrupts, needed for debugger
         BSET DDRJ, #2
                                  ; Bit Set:
                                                      Port J.1 as output
                                  ; Bit Clear:
                                                      J.1=0 --> Activate LEDs
         BCLR PTJ, #2
                                  ; $FF -> DDRB:
         MOVB #$FF, DDRB
                                                      Port B.7...0 as outputs (LEDs)
         MOVB #$55, PORTB
                                                      Turn on every other LED
                                  ; $55 -> PORTB:
loop:
         COM PORTB
                                  ; Complement Port B:Toggle LEDs
         LDX #IMAX
                                  ; Delay loop to control toggle Frequency
                                  ; (Uses two nested counter loops with registers X and Y)
wait0:
         LDY #IMAX
waitI:
         DBNE Y, waitI
                                  ; --- Decrement Y and branch to waitI if not equal to 0
         DBNE X, waitO
                                  ; --- Decrement X and branch to wait0 if not equal to 0
                                  ; Branch to loop
         BRA loop
```

2.3 Registermodell (für den Programmierer sichtbare Register, siehe [3.1 Kap. 2])



Akkumulator

Als 16 bit Register D oder als zwei 8 bit Register A, B für arithmetische und logische Operationen

Indexregister X Daten und deren Adressierung

Indexregister Y Daten und deren Adressierung

Stackpointer SP Adressierung des Stacks

Programmzähler PC Adressierung des Codes

Condition Code Register

Statusbits bei arithmetischen Operationen und Steuerbits

Details zum CCR-Register

Zero

Negative

Interrupt mask

Half carry eXternal interrupt mask Stop disable Übertrag bei Operationen mit BCD-Zahlen Sperren externer Unterbrechungssignale (Reset: X=1) Ignorieren des Stop-Befehls (nach Reset: S=1)

Datentypen

		S12 CodeWarrior C *1	80x86		
	Assembler *1		Visual C++		
	 Betragszahlen: Natürliche Zahlen (unsigned) 2er-Komplementzahlen: Ganze Zahlen (signed) 				
8bit -128 +128 0 255	DC.B, DS.B *3 char unsigned char				
16bit –32768 +32768 0 65535	DC.W, DS.W *3	short, int unsigned short, unsigned int	short unsigned short		
32bit -2147483648+2147483647 0 4294967295	DC.L, DS.L *3	long unsigned long	int, long unsigned int, long		
Gleitkommazahlen					
IEEE 32bit	_	float, double*1	float		
IEEE 64bit	_	(double)*1	double		
 Adressen/Pointer (unabhängig vom Datentyp) 	16bit (near pointer)	16bit (near pointer)	32bit		
Bitfelder	1bit	8, 16 oder 32bit	32bit		
Enumerationen	_	16bit	32bit		
Array	*3	datentyp	name[anzahl]		
Strukturen, Unions	-	struc	et, union		

Darstellung von Zahlen und Zeichenkonstanten

		HCS12 Assembler	С
Dezimalzahl (Basis 10)		-34, 127	
Hexadezimalzahl	(Basis 16)	\$3F8A , -\$3F	0x3F8A
Oktalzahl (Basis 8)		@7345	
Dualzahl	(Basis 2)	%10101001	0b10101001
Gleitkommazahl		-	3.14159 , 1.6e-19
ASCII-Zeichen		'Z'	'Z'
ASCIIZ-String	*4	"Dies ist ein String", 0	"Dies ist ein String"

^{*1} Beim Metroworks C-Compiler lässt sich die Bitgröße der Datentypen durch Compiler-Optionen einstellen.

Variablen im RAM-Speicher: name: DS.B anzahl
Reserviert eine oder mehrere 8bit Variable im RAM-Speicher, die mit dem Variablennamen name angesprochen werden kann. Die Variable wird nicht initialisiert. Wenn anzahl > 1 ist, wird ein Array reserviert. Mit Ds.W bzw. Ds.L werden 16bit bzw. 32bit Variable bzw. Arrays reserviert.

Konstante im ROM-Speicher: name: DC.B wert

Definiert eine 8bit Konstante im ROM-Speicher, die mit dem Namen name angesprochen werden kann und mit dem Wert wert initialisiert wird. Mit DC.W bzw. DC.L werden 16bit bzw. 32bit Konstante reserviert.

Mit name: DCB.B anzahl, wert

wird ein kompleter Konstantenblock mit anzahl Bytes definiert und jedes Byte mit wert initialisiert. Analog DCB.W bzw. DCB.L.

In C wird an den String automatisch ein 0-Byte angehängt (ASCII Zero String), um das Ende des Strings zu kennzeichnen. In Assembler muss das 0-Byte gegebenenfalls explizit angegeben werden.

In Assembler wird bei den Datentypen nicht nach signed und unsigned unterschieden.

Adressierungsarten (siehe [3.1 Kap. 3], [1.4 Kap. 4], [2.1 Kap. 2.7])

Der HCS12 ist eine **Zwei-Adress-CPU**, d.h. ein Maschinenbefehl kann maximal zwei Operanden haben, wobei einer der beiden Operanden (der Ziel-Operand) durch das Ergebnis der Operation überschrieben wird:

Register-Operand

(Explizite) Register-	- INST reg		
Adressierung	Register werden explizit als Operanden angeben. Wird nur bei weni-		
_	gen Befehlen verwendet, meist werden Register implizit adressiert.		
Beispiel:	Kopiere Inhalt von Reg. D nach Reg. X		

Implizite (Register)	INST		
Adressierung	Der Operand (meist eines der Register A, B, D, X, Y, SP) wird nicht		
Freescale-Bezeichnung:	explizit angegeben, sondern ist implizit in der Bezeichnung des Be-		
Inherent INH	fehls enthalten.		
Beispiel:	Inkrementiere den Inhalt von X		

Konstante als Operand


Unmittelbare	INST const		
Adressierung	Operand steht als Konstante unmittelbar im Befehl. Wird bei Freesca-		
Immediate IMM	e durch # markiert, z.B. #20, #-20, #\$0A, #%01101011		
Beispiel:	Lade Konstante B010 _h in Register D		

Speicher-Variable als Operand

Direkte	INST adresse		
Adressierung Speicheradresse steht direkt im Befehl. In der Regel wird beim F			
DIR 8bit, EXT 16bit Adresse	rammieren statt der Adresse der Name einer Variablen angegeben.		
Beispiele:	Lade Y mit dem Inhalt der Speicheradresse 2000 _r		
		Lade Y mit dem Inhalt der Variable var1	
		Lade Y mit dem Adresse der Variable var1	

Indirekte Adressierung in verschiedenen Varianten (Motorola/Freescale-Bezeichnung: Indexed)			
Register-indirekt	INST 0, $reg_{X,Y,SP}$		
Indexed IDX	Speicheradresse steht im Register X, Y, SP, d.h. Register als Pointer		
Beispiel:	Lade das Register D mit dem Inhalt der Speicher- adresse in X (indirekte Adressierung)		
mit Prä- oder Post-Inkrement bzwDekrement Auto Increment IDX	INST const $_{1,,+8}$, $\{+ -\}reg_{X,Y,SP}$ INST const $_{1,,+8}$, $reg_{X,Y,SP}\{+ -\}$ Der Pointer im Register X, Y, SP kann vor oder nach der Berechnung der Adresse um einen konstanten Wert im Bereich 1,, 8 inkrementiert oder dekrementiert werden.		
	Lade den Inhalt der Speicheradresse in X ins Register D dekrementiere X vorher um 2, inkrementiere X danach um 4		

mit Index (Offset) Indexed IDX 5bit-Konstante IDX1 9bit-Konstante IDX2 16bit-Konstante	INST const, $reg_{X,Y,SP,PC}$ Adresse = const $+reg_{X,Y,SP,PC}$ INST $reg_{A,B,D}$, $reg_{X,Y,SP,PC}$ Adresse = $reg_{A,B,D}+reg_{X,Y,SP,PC}$ Speicheradresse wird aus einer Konstante bzw. dem Inhalt des Registers A, B oder D plus dem Inhalt des Registers X, Y, SP oder PC (Index) gebildet.	
Beispiel:	Lade Y mit dem Inhalt der Adresse 2000 _h + X Basisadresse im Befehl Offset im Register X H Adresse X Degrand im Speicher Lade Y mit dem Inhalt von var1[X], d.h. dem Inhalt der Adresse von var1 + X (Zugriff auf Array) Lade Y mit dem Inhalt der Speicheradresse D + X	
Speicher-indirekt mit Index Indexed-Indirect [IDX2]	INST [const, reg _{X,Y,SP,PC}] INST [D, reg _{X,Y,SP,PC}] Speicheradresse des Operanden steht in einem Pointer im Speicher. Die Adresse des Pointers wird aus einer Konstanten bzw. dem Inhalt des Registers D (Achtung A, B hier nicht erlaubt!) plus dem Inhalt des Register X, Y, SP oder PC gebildet.	
Beispiel:	Lade Y mit dem Inhalt der Adresse, auf die der Pointer bei Adresse D+X zeigt	



Bei Verzweigungsbefehlen (Sprung, Branch) wird die sogenannte relative Adressierung (Motorola/ Freescale-Bezeichnung REL) verwendet. Dabei wird die Zieladresse des Sprungs aus dem augenblicklichen Wert des Programmzählers und einem im Befehl als Konstante enthaltenen Offset gebildet, d.h. faktisch handelt es sich um eine indizierte Register-indirekte Adressierung. Der Programmierer muss sich damit nicht direkt auseinandersetzen, sondern verwendet als Zieladresse einen symbolische Marke (Label):

> start: BRA start

Computerarchitektur 3

2.4 Übersicht der wichtigsten Maschinenbefehle (siehe [2.1 Kap. 2.9], [3.1 Kap.5, 6])

- Daten-Transportbefehle (inklusive Stack)
- Arithmetische und logische Befehle
- Vergleiche und Programmverzweigungen (inklusive Software-Interrupts)
- Sonstige Befehle

Abkürzungen

 $reg_{A,B,D}$. Eines der Register A, B, D, . . .

mem Operand im Speicher mit beliebiger Speicheradressierung

(direkt, indiziert, indiziert-indirekt)

imm unmittelbarer Operand

mem_i mem oder imm

adr Adresse im Programmcode, relativ zum PC adressiert

LD{AA|AB|...|S} Abkürzung für LDAA, LDAB oder LDS

8bit bzw. 16bit Als Index: Größe eines Operanden

Soweit nicht anders angegeben, setzen alle folgenden Maschinenbefehle die Statusbits N, Z, V, C im CCR-Register in Abhängigkeit vom Ergebnis des Befehls, so dass bedingte Sprungbefehle häufig direkt ohne zusätzlichen Vergleichsbefehl verwendet werden können.

Transportbefehle

(nur die LD... und ST... Befehle beeinflussen die Statusbits N, Z, V, C)

LD{AA AB D X Y S} mem_i	$mem_i \rightarrow reg_{A,B,D,X,Y,SP}$	LoaD register from memory A, B werden mit einem 8bit, D, X, Y, SP mit einem 16bit Wert geladen
$ST{AA AB D X Y S}$ mem	$\mathtt{reg}_{\mathtt{A},\mathtt{B},\mathtt{D},\mathtt{X},\mathtt{Y},\mathtt{SP}} o \mathtt{mem}$	STore register to memory
TFR reg _{A,B,D,X,Y,SP,CCR} reg _{A,B,D,X,Y,SP,CCR} *1	$\mathtt{reg} o \mathtt{reg}$	TransFeR register to register Wenn das Quellregister 8bit, das Zielregister 16bit breit ist, wird das MS- Byte mit dem Vorzeichen aufgefüllt (Sign Extension). Umgekehrt wird
EXG reg _{A,B,D,X,Y,SP,CCR} ,	$\mathtt{reg} \leftrightarrow \mathtt{reg}$	nur das LSByte kopiert. EXchanGe register
*1 reg _{A,B,D,X,Y,SP,CCR}		Austauschen der Registerinhalte
TSX, TSY, TXS, TYS TAP, TPA	$A \rightarrow B$ bzw. $B \rightarrow A$ $SP \rightarrow X$, $SP \rightarrow Y$, $X \rightarrow SP$, $Y \rightarrow SP$ $A \rightarrow CCR$, $CCR \rightarrow A$ $D \leftrightarrow X$, $X \leftrightarrow D$	Alternativen zu TFR bzw. EXG (kürzere Befehle)
MOVB mem_i, mem MOVW mem_i, mem *1	mem_i → mem 8bit mem_i → mem 16bit (Adressierungsart [IDX] nicht möglich)	MOVe Byte MOVe Word Kopieren im Speicher
SEX reg _{A,B,CCR} , reg _{D,X,Y,SP} *1	$\mathtt{reg}_{\mathtt{A},\mathtt{B},\mathtt{C}} o \mathtt{reg}_{\mathtt{D},\mathtt{X},\mathtt{Y},\mathtt{SP}}$	Sign EXtension Copy Vorzeichenrichtige Erweiterung von 8bit auf 16bit für 2er-Komplement- Zahlen (wie TFR)

¹ Diese Befehle beeinflussen die Statusbits N, Z, V, C nicht.

Berechnen einer indizierten oder indirekten Adresse (effektive Adresse)

$LEA{X Y S}$ mem	Adresse von mem $\rightarrow reg_{X,Y,SP}$	Load Effective memory Ad-
*1	(Adressierungsart DIR nicht sinnvoll)	dress into register
		Berechnung einer Adresse zur Lauf-
		zeit und Laden in ein Register

Stack (siehe Kap 2.6)

PSH[A B C} *1	$SP-1 \rightarrow SP$, $reg_{A,B,CCR} \rightarrow Stack$	
$PSH\{D X Y\}$ *1	$SP-2\rightarrow SP$, $reg_{D,X,Y}\rightarrow Stack$	Registerinhalt auf den Stack kopieren
	$Stack \rightarrow reg_{A,B,CCR}, SP+1 \rightarrow SP$	Pull register from stack
$PUL\{D X Y\}$ *1	$Stack \rightarrow reg_{D,X,Y}$, $SP+2 \rightarrow SP$	Registerinhalt vom Stack kopieren

^{*1} Diese Befehle (außer PULC) beeinflussen die Statusbits N, Z, V, C nicht.

Hinweis:

Die **PSH...** und **PUL...** Befehle können mit **ST...** und **LD...** "simuliert" werden:

Häufig eingesetzt, um den Stackpointer sp zu verändern, ohne Daten zu kopieren:

LEAS +n, SP "Abräumen" von n Byte vom Stack
LEAS -n, SP Platz reservieren für n Byte auf dem Stack

Arithmetische und logische Befehle

Addieren, Subtrahieren, Inkrementieren, Vorzeichenumkehr

AB{A X Y} SBA	$B+A \rightarrow A$, $B+X \rightarrow X$, $B+Y \rightarrow Y$ $A-B \rightarrow A$	ADD/SuBtrahiere (A, B are loaded with a 8bit, D, X, Y
ADD{A B D} mem_i SUB{A B D} mem_i	$reg_{A,B,D} + mem_i \rightarrow reg_{A,B,D}$	are loaded with a 16bit value) ADD 8bit ±8bit oder 16bit ±16bit SUBtract
ADC{A B} mem_i _{8bit}	$reg_{A,B,D} - mem_i \rightarrow reg_{A,B,D}$ $reg_{A,B} + mem + C \rightarrow reg_{A,B}$	ADd with Carry 8bit
SBC{A B} mem_i _{8bit} (ADC, SBC nicht mit D möglich)	$\mathtt{reg}_{\mathtt{A},\mathtt{B}}$ - \mathtt{mem} - \mathtt{C} $ o$ $\mathtt{reg}_{\mathtt{A},\mathtt{B}}$	SuBtract with Carry 8bit
INC mem _{8bit} IN{CA CB X Y S}	$\mathtt{mem} + 1 o \mathtt{mem}$ $\mathtt{reg}_{\mathtt{A},\mathtt{B},\mathtt{X},\mathtt{Y},\mathtt{S}} + 1 o \mathtt{reg}_{\mathtt{A},\mathtt{B},\mathtt{X},\mathtt{Y},\mathtt{S}}$	INCrement memory 8bit INcrement register
DEC mem _{8bit} DE{CA CB X Y S}	$\mathtt{mem-1} o \mathtt{mem}$ $\mathtt{reg}_{\mathtt{A},\mathtt{B},\mathtt{X},\mathtt{Y},\mathtt{S}}\mathtt{-1} o \mathtt{reg}_{\mathtt{A},\mathtt{B},\mathtt{X},\mathtt{Y},\mathtt{S}}$	DECrement memory 8bit DEcrement register
(INC, DEC nicht mit D möglich) CLR mem _{8bit}	$0 o \mathtt{mem}$	CLeaR byte
CLR{A B} (CLR nicht mit D möglich)	$0 ightarrow \mathtt{reg}_{\mathtt{A},\mathtt{B}}$	(Laden mit 0)
NEG mem _{8bit} NEG{A B} (NEG nicht mit D möglich)	$-\mathtt{mem} o \mathtt{mem} \ -\mathtt{reg}_{\mathtt{A},\mathtt{B}} o \mathtt{reg}_{\mathtt{A},\mathtt{B}}$	NEGate byte 2er-Komplement-Bildung (Multiplika- tion mit –1, Vorzeichenumkehr)

^{*1} INS und DES beeinflussen die Statusbits N, Z, V, C nicht.

Bitweise logische Operationen

COM mem _{8bit}	$/ \mathtt{mem} o \mathtt{mem}$	COMplement 1er-Komplement-
COM{A B}	$/reg_{A,B} \rightarrow reg_{A,B}$	Bildung (Bitweises NOT)
AND{A B} mem_i _{8bit}	$\mathtt{reg}_{\mathtt{A},\mathtt{B}} \mathtt{AND} \mathtt{mem}_{\mathtt{i}} \to \mathtt{reg}_{\mathtt{A},\mathtt{B}}$	Bitweises AND
ANDCC imm 8bit	\mathtt{CCR} AND $\mathtt{imm} \to \mathtt{CCR}$	
ORA{A B} mem_i _{8bit}	$\mathtt{reg}_{\mathtt{A},\mathtt{B}}$ OR $\mathtt{mem}_{\mathtt{i}} o \mathtt{reg}_{\mathtt{A},\mathtt{B}}$	Bitweises OR
ORCC imm _{8bit}	\mathtt{CCR} \mathtt{OR} $\mathtt{imm} \to \mathtt{CCR}$	
EOR{A B} mem_i _{8bit}	$\mathtt{reg}_{\mathtt{A},\mathtt{B}}$ XOR $\mathtt{mem}_{\mathtt{i}} o \mathtt{reg}_{\mathtt{A},\mathtt{B}}$	Bitweises Exclusive OR

Bitbefehle

CLC, SEC	$0 \rightarrow C$, $1 \rightarrow C$	CLear/SEt Carry bit in CCR
CLV, SEV	$0 \rightarrow V$, $1 \rightarrow V$	CLear/SEt oVerflow bit in CCR
BCLR mem _{8bit} , imm	mem AND $/$ imm \rightarrow mem	Bit CleaR 8bit
BSET mem _{8bit} , imm	mem OR imm $ ightarrow$ mem	Bit SET 8bit

Multiplizieren, Dividieren

MUL	$A \times B \rightarrow D$ unsigned	MULtiply 8bit x 8bit → 16bit
EMUL, EMULS	$D \times Y \rightarrow (Y, D)$ unsigned/signed	16bit x 16bit → 32bit
IDIV, IDIVS	D / X $ ightarrow$ X, Rest in D	DIVide 16bit / 16bit → 16bit
EDIV, EDIVS	$(Y, D)/X \rightarrow Y$, Rest in D	32bit / 16bit → 16bit
FDIV	unsigned/signed $D*2^{16}$ / $X \rightarrow X$, Rest in D	"Pseudo 32bit" / 16bit →16bit

Schieben und Rotieren

LSL mem _{8bit} LSL{A B D} ASL mem _{8bit} ASL{A B D}	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	Logical Shift Left Arithmetic Shift Left Linksschieben für Betrags oder 2er- Komplement-Zahlen um 1bit MSB landet im Carry-Bit des CCR LSB wird mit 0 gefüllt
LSR mem _{8bit} LSR{A B D}	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	Logical Shift Right Rechtsschieben für Betragszahlen um 1bit. LSB landet im Carry-Bit des CCR MSB wird mit 0 gefüllt
ASR mem _{8bit} ASR{A B} (ASR nicht mit D möglich)	mem $>> 1 \rightarrow$ mem 8bit $reg_{A,B} >> 1 \rightarrow reg_{A,B,D}$ (MSB=Vorzeichen bleibt unverändert)	Arithmetic Shift Right Rechtsschieben für 2er-Komplement- Zahl um 1bit. LSB landet im Carry-Bit des CCR. MSB wird kopiert.
ROL mem _{8bit} ROL{A B} (ROL nicht mit D möglich)	mem $<<$ 1 \rightarrow mem + C 8bit $reg_{A,B} <<$ 1 \rightarrow $reg_{A,B}$ + C	ROtate Left Rotiere links. LSB wird mit Carry-Bit gefüllt, MSB landet im Carry-Bit.
ROR mem _{8bit} ROR{A B} (ROR nicht mit D möglich)	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	ROtate Right Rotiere rechts um 1bit. MSB wird mit Carry-Bit gefüllt, LSB landet im Car- ry-Bit.

Vergleiche und Programmverzweigungen

Vergleiche

CBA	Berechnet A - B	Compare
CMP{A B} mem_i _{8bit}	Berechnet reg _{A,B} - mem_i	Setzt Bits in CCR
$CP\{D X Y S\}$ mem_ i_{16bit}	Berechnet reg _{D,X,Y,SP} - mem_i	
TST mem _{8bit}	Berechnet mem - 0	Test ob Operand null oder
TST{A B}	Berechnet reg _{A,B} - 0	negativ ist, setzt Bits in CCR
BIT{A B} mem _{8bit}	Berechnet reg _{A,B} AND mem_i	BIt Test
	,	Wie AND, setzt aber nur Bits in CCR

Unbedingte und bedingte Sprungbefehle

(Sprungbefehle ändern die Statusbits N, Z, V, C nicht)

JMP mem	$\mathtt{mem} o \mathtt{PC}$	Jump Wie {L}BRA, aber Ziel auch indirekt/indiziert adressierbar
{L}BRA adr	$adr \rightarrow PC$	BRanch Always
{L}BRN adr	kein Sprung, d.h. No OPeration	BRanch Never
{L}BCC adr	$adr \rightarrow PC$, wenn C=0	Branch if Carry Clear
{L}BCS adr	wenn C=1	Branch if Carry Set
{L}BNE adr	wenn Z=0	Branch if Not Equal
{L}BEQ adr	wenn Z=1	Branch if EQual
{L}BPL adr	wenn N=0	Branch if Plus (positive)
{L}BMI adr	wenn N=1	Branch if Minus (negative)
{L}BVC adr	wenn V=0	Branch if Overflow Clear
{L}BVS adr	wenn V=1	Branch if Overflow Set

{L}BGT adr	adr → PC wenn >	Branch if GreaTer
{L}BGE adr	>=	Branch if Greater or Equal
{L}BEQ adr	==	Branch if Equal
{L}BLE adr	<=	Branch if Less or Equal
{L}BLT adr	<	Branch if Less
		nach Vergleich von 2er-Komple- ment-Zahlen
{L}BHI adr	$adr \rightarrow PC$ wenn >	Branch if Higher
{L}BHS adr	>=	Branch if High or Same
{L}BEQ adr	==	Branch if Equal
{L}BLS adr	<=	Branch if Less or Same
{L}BLO adr	<	Branch if Lower
		Nach Vergleich von Betragszahlen
BRCLR mem _{8bit} , imm, adr	adr→PC wenn mem & imm=0	BRanch if bits are CLeaRed
BRSET mem _{8bit} , imm, adr	adr→PC wenn /mem & imm=0	BRanch if bits are SET

adr ist hier eine Speicheradresse im Programmcode, die vom Programmierer über eine Marke (Label) adressiert wird. Im Maschinenbefehl selbst steht ein Offsetwert relativ zum aktuellen Programmzählerstand (relative Adressierung). Die Befehle mit $\{L\}$ können zu einer beliebigen Adresse springen, die Befehle ohne $\{L\}$ können relativ zum aktuellen Wert von PC nur über eine Distanz von -128, ..., +127 springen.

Bei allen bedingten Sprüngen wird der aktuelle Wert der Statusbits im CCR ausgewertet, die von einem vorherigen Befehl, häufig einem Vergleichsbefehl, gesetzt wurden.

Schleifenbefehle (Schleifenbefehle ändern die Statusbits N, Z, V, C nicht!)

_	$reg_{A,B,D,X,Y,SP} \pm 1 \rightarrow reg_{}$	Increment/Decrement regis- ter and
$IBEQ reg_{A,B,D,X,Y,SP}$, adr	a day a Do Mann are as	
DBEQ $reg_{A,B,D,X,Y,SP}$, adr	adr → PC wenn reg = 0	Branch if Equal to 0
IBNE reg _{A,B,D,X,Y,SP} , adr		
DBNE reg _{A,B,D,X,Y,SP} , adr	$adr \rightarrow PC$ wenn $reg_{}!= 0$	Branch if Not Equal to 0
DDRE 109A,B,D,X,Y,SP, dar		
TBEQ $reg_{A,B,D,X,Y,SP}$, adr	$adr \rightarrow PC$ wenn reg = 0	Test register and Branch if
TBNE $reg_{A,B,D,X,Y,SP}$, adr	wenn reg != 0	

Unterprogrammaufrufe (Unterprogrammaufrufe ändern die Statusbits N, Z, V, C nicht)

JSR mem	mem → PC Speichert Rücksprungadresse auf dem Stack, sh. 2.6	Jump to SubRoutine Unterprogrammaufruf, wie BSR, aber Ziel auch indirekt/indiziert adressier- bar
BSR adr	adr → PCSpeichert Rücksprungadresse auf dem Stack, sh. 2.6	Branch to SubRoutine wie JSR, aber nur relative Adressierung (kürzerer Befehl)
RTS	Holt die Rücksprungadresse vom Stack, sh. 2.6	ReTurn from SubRoutine Rückkehr aus einem Unterprogramm
CALL, RTC	Unterprogrammaufruf und Rücksprung, wenn der erweiterte Programmspeicher > 64KB verwendet wird.	

Softwareinterrupts (siehe Kap. 3) (Softwareinterrupts (ausser RTI) ändern die Statusbits N, Z, V, C nicht)

SWI	Speichert Rücksprungadresse und die Register X, Y, D, CCR auf dem Stack, nicht maskierbar, setzt I=1	SoftWare Interrupt Aufruf der SWI Interrupt Service Routine
TRAP	Wie SWI	TRAP for unimplemented opcodes Aufruf der TRAP Interrupt Service Routine für ungültige Befehle
RTI	Restauriert die Register	ReTurn from Interrupt Rückkehr aus einer Interrupt Service Routine
CLI	0 → I	CLear Interrupt mask Freigeben von Interrupts der On- Chip-Peripherie
SEI	1 → I	SeT Interrupt mask Sperren von Interrupts der On-Chip- Periperie

Sonstige Befehle

NOP	- No Operation
WAI, STOP	WAIt und STOP
	Stromsparmodus: Hält die CPU ohne/mit der On-Chip-Peripherie an, bis ein Interrupt auftritt. Kann nur durch Interruptsignale beendet werden. Sollten in Verbindung mit dem Metroworks Debugger nicht verwendet werden.
MEM, REV, EMIN, EMAX,	Befehle für die Implementierung von Fuzzy Logic, Minimum und Maximum-
MIN, MAX, ETBL, TBL,	Operationen und für Tabellen-Zugriffe, sh. [3.1].

2.5 Programmierbeispiele 1

• Beispiele zu Transportbefehlen und Adressierungsarten (CodeWarrior-Projekt AsmIntro.mcp)

```
.data: SECTION
var1: ds.w 1
var2: ds.b 1
var3: ds.b 2
.const: SECTION
const1: dc.b $00, $11, $22, $33
.init: SECTION
main:
       LDD #$1234
       TFR D, X
       STD var1
       STAA var2
       STD var3
       LDD const1
       LDD #const1
```

Fortsetzung

```
LDY
   #$0001
LDX D, Y
LDX const1, Y
LDY #const1
LDAA 1, Y+
LDAA 2, +Y
LDAA 1, -Y
LDAA 1, Y-
    #const1
LDD
STD
    var1
   #0000
LDX
LDD
    var1, X
LDD
     [var1, X]
```

Fortsetzung

```
LDD #$AAAA ; D = OxAAAA
LDX #$5555 ; X = 0x5555
LDAA #$7F ; A = Ox7F
TFR A, X
LDAA #$80 ; A = 80h
TFR A, X
TFR X, B
MOVW #$5678, var1
MOVW var1, var2
LDX #var3 ; X = &var3
MOVB var1, 0, X
MOVB 0, X, 1, X
LDD var1
LDD var1+1
LDD var1+3
```

2.6 Stack

2.6 Stack (Stapelspeicher)


Aufgabe: Speicherbereich im RAM zum Zwischenspeichern von Registern und Rücksprungad-

ressen von Unterprogrammen

Prinzip: Last-In-First-Out-(LIFO) Speicher, wird vom Ende her (End of Stack EOS) belegt

Zugriff Register-indirekt über den Stackpointer SP.


SP zeigt auf das als letztes auf den Stack gelegte Byte (Top of Stack TOS)



2.6 Stack

Beispiel: Sichern von Registern auf dem Stack


(CodeWarrior-Projekt AsmIntro.mcp)



- Stackbereich muss im RAM-Speicher reserviert werden, wird vom Linker erledigt
- Stackpointer muss am Programmbeginn initialisiert werden, hier LDS #EOS
- Stackpointer wird automatisch inkrementiert/dekrementiert
- Anzahl der Bytes, die auf den Stack gelegt und wieder geholt werden, muss balanciert sein

2.6 Stack

Beim Aufruf von Interrupt-Service-Routinen (Unterprogramme, die durch den Befehl SWI oder durch ein Interrupt-Request-Signal der Hardware ausgelöst werden, siehe Kapitel 3), sichert die CPU automatisch den Inhalt sämtlicher Register auf den Stack:



Die CodeWarrior-HCS-Entwicklungswerkzeuge definieren die Größe des Stacks in den Linker-Steuerdateien simulator_Linker.prm bzw. Monitor_Linker.prm defaultmässig mit STACKSIZE 0x100 und stellen ein Symbol SEG END SSTACK bereit, das auf die Endadresse des Stacks zeigt. Im Assembler-Quellprogramm wird der Stack-Pointer damit folgendermassen initialisiert:

```
; Import symbols
                                  ; End of stack
XREF SEG END SSTACK
; Begin of program code
main:
              # SEG END SSTACK ; Initialize stack pointer
```

2.7 Programmierbeispiele 2

• Arithmetik und Logik (CodeWarrior-Projekt AsmIntro2.mcp)

C-Programm	Äquivalentes Assembler-Programm
<pre>char a08 = 1, c08 = 3; int a16 = 1, b16 = 2, c16 = 3; long a32 = 1, b32 = 2, c32 = 3; unsigned char cu08= 3; unsigned int cu16= 3;</pre>	
void main(void)	
$\{ c16 = a16 + b16; //Addition 16bit \}$	
c32 = a32 + b32; //Addition 32 bit	LDD a32+2 ADDD b32+2 STD c32+2 LDD a32 ADCB b32+1 ADCA b32 STD c32
c08 = (char) c16; //signed 16 \rightarrow 8bit	
cu08 = (unsigned char) cu16; //unsigned 16 → 8bit	LDAB cu16+1 STAB cu08

C-Programm	Äquivalentes Assembler-Programm
c16 = c08; //signed 8 → 16 bit	
cu16 = cu08; //unsigned 8 → 16 b	it
cu16= cu16 >> 2; //Shift right unsigned	
c16= c16 >> 2; //Shift right signed	LDD c16 ASRA RORB
	ASRA RORB STD c16
c08 = c08 0x81;//Set bits 7 and 0 to or a08 = a08 & 0x7E;//Set bits 7 and 0 to ze	

	C-Program	nm		Äquiv	valentes Assembler-Programm
c16 = a16	^ b16;	//Bitwise Exclusive OR			
c16 = a16	& b16;	//Bitwise AND			
c16 = a16	&& b16;	//Logical AND	L2:	LDD CPD BEQ LDD CPD BNE LDY BRA LDY STY	a16 #0 L1 b16 #0 L2 #0 L3 #1 c16

• Verzweigungen und Schleifen (CodeWarrior-Projekt AsmIntro2.mcp)

C-Pro	ogramm		Äqui\	valente.	s Assembler-Programm
if (c16 <= 32)	//if – else		LDD CPD BGT	c16 #32 L1	;Vergleich
{ a08 = 4;			LDAB STAB	#4 a08	
} else { a08 = 8;			BRA	L2	
(200 - 0,		L1:	LDAB STAB	#8 a08	
}		L2:			
if (cu16 <= 32)	//if - else		LDD CPD	cu16 #32	;Vergleich
{ · · · }					
• • •		L3:			
for (;;);	//endless loop		BRA	*+0	

C-Programm	Ä	iquivalentes Assembler-Programm
for (c08=0; c08 < 3; c08++) //for	CL	
•	BR	A L4
{ c16 = c16 + a16;	LO: LD	
}	ST	DDD a16 D c16
	L1: IN	rc c08
	L4: LD CM BL	IPB #3
while (c08 <= 32) //while - do	BR	PA L3
<pre>{ a16++; }</pre>	L2: LD	
	ST	'X a16
	L3: LD	
	CM BL	IPB #32 IE L2
do { } while (c08 <= 32) //do - while		

C-Programm	Äquivalentes Assembler-Programm	
	KEIN: EQU 0 EINS: EQU 1 ZWEI: EQU 2	
<pre>enum { KEIN, EINS, ZWEI } eVal;</pre>	eVal: DS.W 1	
	switch: LDD eVal	
	LSLD	
	TFR D, X	
switch (eVal) //switch-case	JMP [swK, X]	
	swK: DC.W caseKEIN	
	swE: DC.W caseEINS	
	swZ: DC.W caseZWEI	
{ case KEIN:	caseKEIN:	
break;	BRA endCase	
case EINS:	caseEINS:	
break;	BRA endCase	
case ZWEI:	caseZWEI:	
break;	BRA endCase	
}	endCase:	

• Unterprogrammaufruf (CodeWarrior-Projekt AsmIntro2.mcp)

C-Programm	Äquivalentes Assembler-Programm
<pre>int betrag(int x) { return x > 0 ? x : -x;</pre>	betrag: CPD #0 BGT L0
	NEGA NEGB SBCA #0
}	LO: RTS
<pre>void main(void) {</pre>	main: LDD a16 JSR betrag STD c16

Einfachste Art der Parameterübergabe: Aufrufparameter in Register(n)

Rückgabewert(e) in Register(n)

Bei Funktionen mit vielen Parametern: Parameterübergabe über Stack, siehe Kapitel 4.

Hinweis: Je nach Optimierungseinstellungen des CodeWarrior C-Compilers kann der Assembler-Code deutlich von den dargestellten Lösungen abweichen. Für die Programmierbeispiele wurde die Code-Optimierung faktisch abgeschaltet.

Befehlslänge und Ausführungsgeschwindigkeit von Befehlen

Opcode-Länge

Der eigentliche Opcode der HCS12-Befehle ist 1 oder 2 Byte lang. Dazu kommen weitere Bytes für die Operandenadresse (bei direkter Adressierung) oder unmittelbare Operanden bzw. Indexwerte, wobei Konstanten z.T. nur mit 5, 9 oder 11bit gespeichert werden, um Platz zu sparen. Insgesamt ergeben sich dadurch Befehle mit einer Länge von 1 bis 6 Byte.

Taktzyklen

Die Anzahl der Taktzyklen, die für die Ausführung eines Befehls notwendig sind, hängt von der Länge des Befehls ab (Holphase = Lesen des Speichers), dem Ort der Operanden (Lesen/Schreiben von Registern bzw. des Speichers) sowie der eigentlichen Ausführung (in der ALU) ab. Beispiele siehe nächste Seite.

 Die entsprechenden Angaben finden sich sehr detailliert (und damit bezüglich der Anzahl der Taktzyklen sehr unübersichtlich) in der CPU-Dokumentation [3.1, Abschnitt 6.7 bzw. Anhang A]. Die Länge eines Befehls oder Programmabschnitts kann relativ einfach im Disassembly-Listing bzw. Disassemble-Fenster des Debuggers bzw. in der Map-Datei des Linker/Locators bestimmt werden. Die Dauer eines Befehls bzw. eines Programmabschnitts läßt sich am einfachsten mit dem Simulator 'messen' (Angabe CPU Cycles im Register-Fenster).

• Beispiele für Befehlslängen und Befehlsdauern in Abhängigkeit der Adressierungsart

Adressierungsart *1		Befehl	Länge in Byte	Dauer in CPU-
Quelloperanden	Zieloperand			Taktzyklen *2
Unmittelbar (IMM)	Register	LDD #1234	3	2
Register-Indirekt (IDX)	Register	LDD 0, X	2	3
Register-Indirekt	Register	LDD 2, X+	2	3
mit Inkrement				
Direkt (EXT)	Register	LDD var1	3	3
Register-Indirekt mit In- dex (IDX2)	Register	LDD var1, X	4	4
Speicher-Indirekt mit In- dex ([IDX2])	Register	LDD [var1, X]	4	6
Register	Register	TFR D, X	2	1
Register-Indirekt	Register-Indirekt	MOVW 0, X, 0, Y	4	5
Direkt	Direkt	MOVW var1, var2	6	6
Direkt		JMP adresse	3	3
Direkt		JSR adresse	3	7
Implizit		RTS	1	5

var1, var2 ... 16bit Variable im internen ROM/RAM-Speicher

^{*2} Bei f_{BUSCLK}=24MHz dauert ein CPU-Takt ca. 42ns