


### 时钟驱动的流水线时空图


- ❖ 用途: 精确分析指令/时间/流水线3者关系时
  - >行:某个时钟,指令流分别处于哪些阶段
  - ▶ 列:某个部件,在时间方向上的执行了哪些指令
- ❖ 注意区分流水阶段与流水线寄存器的关系
- ❖ 可以看出,在clk5后,流水线全部充满
  - > 所有部件都在执行指令
    - 只是不同的指令

O 北京航空航天大学

							IF	级	ID/R	F级	EX	级	ME	M级	WE	级	
相对PC 地址偏移	指令		СГ	_K	PC	II	M	IF/	ID	ID/I	ΞX	EX/		MEM	/WB	RF	F
0	Instr 3	1	t	1	0→4	Ins	tr 1	Ins	tr 1								
4	Instr 2	2	Ĺ	2	4→8	Ins	tr 2	Ins	tr 2	Inst	r 1						
8	Instr 3	3	1	3	12 <b>→</b> 12	Ins	tr 3	Ins	tr 3	Inst	r 2	Inst	tr 1				
12	Instr	4	1	4	12 <b>→</b> 16	Ins	tr 4	Ins	tr 4	Inst	r 3	Inst	tr 2	Inst	r 1		
16	Instr 5	5	t	5	16→20	Ins	tr 5	Ins	tr 5	Inst	r 4	Inst	tr 3	Inst	r 2	Inst	tr1
20	Instr (	6	t	5	16 <b>→</b> 20	Ins	str6	Ins	tr6	Ins	tr5	Ins	tr4	Ins	tr3	Inst	tr2







### 流水线的性能

- ❖假设每个阶段的时间如下
  - ▶寄存器读/写100ps
  - ▶其他阶段200ps


Instr	Instr fetch	Register read	ALU op	Memory access	Register write	Total time
lw	200ps	100 ps	200ps	200ps	100 ps	800ps
sw	200ps	100 ps	200ps	200ps		700ps
R-format	200ps	100 ps	200ps		100 ps	600ps
beq	200ps	100 ps	200ps			500ps

### ❖流水线的时钟频率?

>对比流水线数据通路和单周期数据通路

1921 北京航空航天大学

2



### 流水线和ISA设计

- ❖MIPS的指令集就是为流水线设计的!
- ❖所有的指令都是32-bits
  - >方便在一个周期内完成取指和译码
- ❖指令格式简单规范, 2个源操作数域的位置固定不变
  - > 能够在一步内译码和读寄存器
- ❖只有Load和Store指令操作Memory
  - > 能够在第三阶段计算地址,第四阶段访存
- ❖内存对齐
  - > 访存只需一个周期

### 流水线的加速比

❖使用T。(完成一条指令的时间) 计算加速比

$$T_{c,pipelined} \ge \frac{T_{c,single-cycle}}{Number of stages}$$

- >各阶段均衡的时候取等号(各阶段消耗相等的时间)
- ❖如果不均衡则加速比会下降
- ❖加速比的获得是由于增加了吞吐量
  - >每条指令的延迟并没有减少

30

### 流水线冒险

在下一个时钟周期妨碍下一条指令执行的状况

- 1) 结构冒险
  - >某个需要的资源忙(比如在多个阶段都要用到)
- 2) 数据冒险
- 指令之间的数据依赖
- > 需要等待之前的指令以完成数据读写
- 3) 控制冒险
  - ▶执行流依赖于之前的指令

ca 北京航空航天大学


32


### 结构冒险

- ❖对资源使用的冲突
- ❖ 只使用一个memory的MIPS流水线
  - ▶Load/Store需要访问内存
  - ▶取指令可能不得不暫停相应的周期
    - 产生一个流水线 "气泡"
- ❖因此, 流水线数据通路需要单独的指令和数据存储器
  - > 单独的 L1 I\$ 和 L1 D\$

gg 北京航空航天大学

33








### ❖两种可能的解决方案:


- 1) 分割寄存器堆的访问周期: 时钟周期的前半段写,后半段读
  - 可行,因为寄存器堆的访问速度非常快(小于ALU阶段所需时间的一半)
- 2) 构建具有独立读/写端口的寄存器堆
- ❖结论: 寄存器读/写可以在同一个时钟周期进行


(A) 北京航空航天大学




















# load导致的数据冒险: Clk1上升沿后

- ❖指令流
  - ▶lw进入IF/ID
  - ▶PC: 指向sub指令的地址
    - PC ← PC + 4
  - ▶IM:輸出sub指令

### 后续不再分析PC和IM

									IF	级	ID	级				M级	WB		
地址	Ė	拊	旨令		CLI	ĸ	PC	II	M	IF/	'ID	ID/	EX	EX/	ME 1	MEM	I/WB	R	F
0	lw	\$t0,	0(\$t	1)	t.	1	0→4	lw-	sub	١٧	N								
4	sub	\$t3,	\$t0,	\$t2															
8	and	\$t5,	\$t0,	\$t4		П													
12	or	\$t7,	\$t0,	\$t6		П													
16	add	\$t1,	\$t2,	\$t3															
1																			

10 北京航空航天大学

45

### load导致的数据冒险: Clk3上升沿后

- ❖指令流
  - ▶sub进入ID/EX; lw进入EX/MEM
  - ▶ID/EX向ALU提供数据
- ❖冲突分析:冲突解除
  - ▶ 转发机制将在clk4时可以发挥作用

									IF	级	ID	级		级		M级	WE		
地址	Ė	扌	令		СІ	LK	PC	II	M	IF/	/ID	ID/	EX	EX/	ME /I	MEN	1/WB	R	F
0	lw	\$t0,	0(\$t	1)	Ţ	1	0→4	lw→	sub	١١	N								
4	sub	\$t3,	\$t0,	\$t2	t	2	4 <b>→</b> 8	sub-	→an d	SI	ıb	lv	W						
8	and	\$t5,	\$t0,	\$t4	t	ω	8→8	ar	nd	SL	ıb	no	ор	lv	N				
12	or	\$t7,	\$t0,	\$t6	Г														
16	add	\$t1,	\$t2,	\$t3	Г														
gs pt	京航空台	(天大学																	47

# load导致的数据冒险: Clk2上升沿后

- ❖指令流
  - ▶sub进入IF/ID寄存器; Iw进入ID/EX寄存器
- ❖冲突分析:冲突出现
- ❖执行动作:设置控制信号,在clk3插入nop指令
  - ▶①冻结IF/ID: sub继续被保存
  - ▶②清除ID/EX: 指令全为0,等价于插入NOP
  - ▶③禁止PC:防止PC继续计数,PC应保持为PC+4

								IF	级	ID	级				M级			
地址	地址 指令 0 lw \$t0, 0(\$t1)				CLK	PC	II	VI	IF/	ID	ID/	EX	EX/	ME //	MEM	/WB	R	F
0	lw	\$t0,	0(\$t	1)	<b>1</b>	0→4	lw→	sub	١	N								
4	sub	\$t3,	\$t0,	\$t2	<b>1</b> 2	4→8	sub-	<del>)</del> an d	SI	ıb	h	N						
8	and	\$t5,	\$t0,	\$t4														
12	or	\$t7,	\$t0,	\$t6														
16	add	\$t1,	\$t2,	\$t3														
on st	京航空航	及大学																46

### load导致的数据冒险: Clk4上升沿后

### ❖指令流

- ▶Iw: 结果存入MEM/WB。
- ▶sub: 进入ID/EX。故ALU的操作数可以从MEM/WB转发
- ❖执行动作

O 北京航空航天大学

▶控制MUX,使得MEM/WB输入到ALU

									IF	级	ID	级		级		M级	WB		
地址	:	排	令		CL	ĸ	PC	II	VI	IF/	ID	ID/	EX	EX/	ME 1	MEM	/WB	R	F
0	<b>0</b> lw \$t0, 0(\$t1)		t	1	0→4	lw→	sub	١٧	v										
4	sub	\$t3,	\$t0,	\$t2	t	2	4 <b>→</b> 8	sub-	<del>)</del> an d	sub		lv	v						
8	and	\$t5,	\$t0,	\$t4	t	3	8 <b>→</b> 8	ar	nd	sub		nc	р	lv	v				
12	or	\$t7,	\$t0,	\$t6	t	4	8 <b>→</b> 12	and	→or	and		SL	ıb	no	р	lw≰	果		
16	add	\$t1,	\$t2,	\$t3															

### load导致的数据冒险: Clk5上升沿后 ❖指令流 ▶lw: 结果回写至RF ▶sub: 结果保存在EX/MEM IF级 ID级 EX级 MEM级 WB级 EX/ME ID/EX MEM/WB RF 地址 PC IF/ID 0 lw \$t0, 0(\$t1) 0**→**4 lw→sub sub<del>-></del>an 4 sub \$t3, \$t0, \$t2 1 2 sub 8 and \$t5, \$t0, \$t4 1 3 and sub qon lw and→or lw结果 and sub nop sub结 16 add \$t1, \$t2, \$t3 1 5 12<del>3</del>16 or<del>→</del>add or and nop lw结果

# load导致的数据冒险

- ❖A:功能虽然正确,但CPU时钟 频率大幅度降低
  - ▶ 原设计: f = 5GHz
    - 各阶段最大延迟为200ps
  - ▶新设计: f = 2.5GHz
    - EX阶段<sub>修改后</sub>= ALU延迟 + DM延迟 = 400ps
    - EX阶段延迟成为最大延迟


# 警惕:木桶原理! 流水线各阶段延迟不均衡, 将导致流水线性能严重下降


49


### 前面PPT的数据


**(5) 北京航空航天大学** 


Instr fetch 200ps				
	Register read		Memory access	
200ps	100 ps	200ps	200ps	100 ps














### 如何插入NOP指令?

- ❖IW冒险处理示例伪代码
- ❖注意: 时序关系

**\*\*\* 社会航空航天大学** 

- ▶各信号在clk2上升沿后有效
- > NOP是在clk3上升沿后发生,即寄存 器值在clk3上升沿到来时发生变化(或 保持不变)

									IF	级	ID	级		级		M级	WE		
地址		抖	旨令		CLI	ĸ	PC	II	M	IF/	'ID	ID/	EX	EX/	ME 1	MEN	I/WB	R	F
0	lw	\$t0,	0(\$t	1)	t	1	0 <b>→</b> 4	lw-	sub	lv	v								
4	sub	\$t3,	\$t0,	\$t2	t	2	4 <b>→</b> 8	l	→an d	su	ıb	lv	v						
8	and	\$t5,	\$t0,	\$t4	t	3	8 <b>→</b> 8	aı	nd	SU	ıb	nc	đ	h	N				
12	or	\$t7,	\$t0,	\$t6															
16	add	\$t1,	\$t2,	\$t3															
ு சு	親玄歌	及大学																	57

- ❖Load之后的时间片段称为load延迟时隙
  - > 如果后续指令会用到load回来的结果,硬件互锁机制会暂停该指令一个时钟 周期
  - ➢ 在延迟时隙由硬件暂停指令等价于在该时隙加nop (除非加nop占用更多的代码空间)
- ❖ldea: 让编译器在该时隙插入一条不相关的指令 → 无需暂停!


如果没有转发电路呢?

- ❖由于有转发电路,因此lw指令只插入1个NOP指令
- ❖Q: 如果没有转发,需要怎么处理呢?
- ❖A: EX/MEM, MEM/WB也均需要做冲突分析及NOP处理
  - >EX/MEM, MEM/WB也需要修改,并增加相应控制信号

									IF	及	ID	级		级		M级	WE		
地址	t	拊	旨令		CI	LK	PC	II	VI	IF/	ID	ID/	EX	EX/	ME //	MEM	I/WB	R	RF.
0	lw	\$t0,	0(\$t	1)	Ĺ	1	0→4	lw-	sub	lv	v								
4	sub	\$t3,	\$t0,	\$t2	t	2	4 <b>→</b> 8		→an d	SL	ıb	lv	v						
8	and	\$t5,	\$t0,	\$t4	Ĺ	3	8	aı	nd	SL	ıb	nc	р	h	N				
12	or	\$t7,	\$t0,	\$t6	Ĺ	4	8	aı	nd	SL	ıb	nc	р	no	р	lws	課		
16	add	\$t1,	\$t2,	\$t3	Ĺ	5	8	aı	nd	SL	ıb	nc	р	no	р	no	р	lwź	吉果
					Ĺ	6	8 <b>→</b> 12	and	→or	ar	ıd	Sι	ıb	no	р	no	р	no	ор
g st :	京航空航	及大学																	58



- ❖对代码重排序以避免下一条指令使用load的结果!
- ❖MIPS 代码: A=B+E; C=B+F;





### 控制冒险


- ❖分支 (beq, bne) 决定控制流
  - ▶下一条指令的获取依赖于分支的结果
  - >流水线无法总是取到正确的指令
    - 仍然会执行ID阶段
- ❖简单的解决方案: 暂停每一个分支直到获得新的PC值
  - >我们必须暂停多长时间?


05 北京航空航天大学


61











# 控制冒险: 分支 \* 选择 #3: 分支延迟时隙 >无论是否分支转跳,总是立即执行分支之后的指令 >量环情况: 增加一个nop 分支延迟时隙 >量好情况: 移动一条指令放入分支延迟时隙 - 必须不影响程序的逻辑

65 北京航空航天大学



