# 计算机组成原理



计算机组成原理课程组 (刘旭东、高小鹏、肖利民、牛建伟、栾钟治)

On 此京职宣航天大学

### 存储系统概述

# ❖存储器分类

- >按介质分类:
  - 半导体存储器 (易失性)
  - 磁介质存储器 (非易失性)
  - 光盘存储器(非易失性)
- >按访问方式分类:
- 随机访问存储器(Random Access Memory—RAM)
- 只读存储器 (Read Only Memory—ROM)
- · 顺序访问存储器 (Tape)
- 直接访问存储器 (Disk)

#### ▶按功能分类:

- 高速缓冲存储器
- 主存储器

65 北京航空航天大学

- 辅助存储器
- 控制存储器











# 存储系统概述


# ❖存储器的性能指标


- ➤ 访问时间 (Access Time): T<sub>x</sub>
  - 随机访问存储器: 访问时间指读或写操作所用时间,即从 给定地址到存储器完成读或写操作所需时间。
  - 其他类型: 指将读写机构定位到目标位置所需的时间。
- ▶ 存储周期 (Cycle Time): T<sub>c</sub>
  - · 仅对RAM而言,指两次访问存储单元间的最小时间间隔。
  - T<sub>C</sub> > T<sub>Δ</sub>

### ▶ 帶宽 (Bandwidth) / 数据传输率 (Transfer Rate)

- 一般的随机访问存储器: 1 / Cycle Time;
- 其他类型: T<sub>N</sub>=T<sub>A</sub>+N/R
- T<sub>N</sub>: 读写N Bits所需的平均时间
  - T<sub>4</sub>:访问时间
  - N: N Bits
- R: 存储部件的数据传输率 ( bits /s)

(5) 北京航空航天大学









# 2.1 存储单元电路


# ❖基本要求

- ▶ 具有两种稳定(或半稳定)状态,用来表示 二进制的 1 和 0 ;
- >可以实现状态写入(或设置);
- >可以实现状态读取(或感知)。

On 此京航空航天大学

### 2.1 SRAM存储单元电路

# ❖SRAM存储单元电路工作原理(读出)



#### 稳定状态:

"1": T1 截止, T2 导通 "0": T2 截止, T1 导通

字选线低电平,T5 和 T6截 止,内部保持稳定。


#### 读出操作:

- > 输入条件: 字选线高电平
- T5和T6导通,如果存储单元原来保存信息是"1",D线则"读出"了内部状态(A点电平)则为高,否则为低。

(g) 此意教堂教美太学

# 2.1 SRAM存储单元电路

# ❖SRAM存储单元电路(六管单元电路)



#### MOS管功能:

T1, T2: 工作管:

T3, T4: 负载管:

T5, T6: 门控管:

## 稳定状态:

" 1" : T1 截止, T2 导通


"0": T2 截止, T1 导通

# 保持状态:

字选线低电平, T5 和 T6截止, 内部保持稳定。

### 2.1 SRAM存储单元电路

# ❖SRAM存储单元电路工作原理(写入)



#### 稳定状态:

" 1" : T1 截止,T2 导通

"0": T2 截止,T1 导通

# 保持状态:

字选线低电平, T5 和 T6截止, 内部保持稳定。


## 写入操作:


此京航空航天大学


写 1: D线高电平, D 线低电平, 字选线高电平, T5 和 T6 导通, T1截止, T2导通, 写入 1。


写 0: D线低电平, D线高电平, 字选线高电平, T5 和 T6 导通, T2截止, T1导通, 写入 0。

九 北京航空航天大学










# 2.3 ROM存储单元电路 ❖可编程的PROM单元电路



- ≻出厂时所有位均为1。
- >编程时(写入数据),对写0的 单元加入特定的大电流,熔丝被 烧断,变为另一种表示0的状态 ,且不可恢复。
- >工作时,加入正常电路。


內 北京航空航天大学

65 北京航空航天大学

17

# 2.3 ROM存储单元电路


#### ❖EEPROM单元电路



- ▶与EPROM相似,它是在EPROM 基本单元电路的浮空栅的上面再生 成一个浮空栅,前者称为第一级浮 空栅,后者称为第二级浮空栅。第 二级浮空栅引出一个电极,接某一 电压V<sub>G</sub>。
- ➢若V<sub>G</sub>为正电压,第一浮空栅极与 漏极之间产生隧道效应,使电子注 入第一浮空栅极,即编程写入。
- ➤若使V<sub>G</sub>为负电压,强使第一级浮空栅极的电子散失,即擦除。擦除后可重新写入。

2.3 ROM存储单元电路

❖紫外线擦除可编程的EPROM单元电路




- ➤出厂时所有位均为 1, FAMOS ( 浮空栅极MOS) G极无电荷,处 于截止状态。
- ➤编程时(写入数据),对写0的单元加入特定的电压,FAMOS上的 G极与D极被瞬时击穿,大量电子 聚集到G极上,撤销编程电压后, G极上的聚集的电子不能越过隔离 层,FAMOS导通,表示0。
- ➤工作时,加入正常电压,FAMOS 的状态维持不变。
- ➤擦除时,用紫外线照射,FAMOS 聚集在G极上的电子获得能量,越 过隔离层泄漏,FAMOS恢复截止 状态。

on 此京航空航天大学


18

- ❖主存储器——— 存储单元电路
- ❖存储单元电路的概念及其基本条件(0/1状态、读出、写入)
- ❖SRAM存储单元电路工作原理(六管、触发器)
- ❖ DRAM存储单元电路工作原理(单管、电容充放电、需要刷新)
- ❖ ROM存储单元电路的工作原理 (ROM、PROM、EPROM、EEPROM)

(3) 共京航空航天大学







# 存储芯片内部结构


❖存储芯片容量的基本描述(字单元数×每个字单元的位数)
►1K × 2:1024 个字单元,每个字单元2位(二进制位)


21K × 2: 1024 个字单元,每个字单元2 位 (二班制位) 意味着任一时刻可以(也只能)访问1024个独立字单元中的 任意一个,每次读写的数据位数是一个字单元的容量(2位) 对于1K X 2的存储芯片:


有多少个存储位元? 共IK个(1024个)字单元,每个字单元2位 2048 需多少条地址线? 按字单元寻址,1024个(2<sup>10</sup>个)字单元 10 需要多少条数据线? 一次访问一个字单元,每个字单元是2位 2


❖64K×8:65536(64K)个字单元,每个字单元8位 有多少个存储位元?需要多少条地址线?多少条数据线?


(A) 北京航空航天大学










































# 存储器芯片的扩展 ❖单片存储器芯片不能满足存储系统的需求 ❖存储扩展 **▶位扩展: (2<sup>n</sup>×m)** 存储器芯片提供的字空间满足整个存储空间的字空间要求,2" 修 但存储器芯片的位空间不能满足要求, m 不够 方法: 多个存储器芯片的数据位空间拼在一起 ▶字扩展: (2<sup>n</sup> × m) 存储器芯片提供的字空间不能满足整个存储空间的字空间要求, 2"不够 但存储器芯片的位空间满足要求, m 够 方法: 多个存储器芯片的字空间拼在一起 ▶ 混合扩展: (2<sup>n</sup> × m) 存储器芯片提供的字空间不能满足整个存储空间的字空间要求,2"不够 位空间也不能满足要求, m 不够 方法:综合运用字扩展和位扩展 此京航空航天大学














### 存储器芯片的扩展方法小结

#### ❖基本思路

- 1. 确定每个芯片的地址管脚数、数据管脚数
- 2. 确定整个存储空间所需的地址总线和数据总线的数量
- 3. 计算所需存储器芯片的数量,确定每个存储器芯片在整个存储空间中的地址空间范围、位空间范围
- 4. 所有*芯片的地址管脚*全部连接到*地址总线*对应的地址线上
- 5. 同一*字空间*的存储芯片**CS信号**连在一起
- 6. 同一位空间的数据线车在一起,并连接到对应的数据总线上
- 7. 根据每个存储器芯片的**地址空间范围**设计存储器芯片所需要的**片选信号逻辑**,CS逻辑电路的输入一定是**地址总线中没有连接到芯片的地址管脚上**的那部分地址线
- 8. 统一读写控制


存储器芯片的扩展示例 (续) C B A 74LS138 引脚图 I/O<sub>4</sub>~I/O<sub>1</sub> I/O₄~I/O₁ <del>CS</del> CS RAM2 2114 WE A<sub>0</sub>~A<sub>0</sub> RAM1 2114 RAM3 2114 RAM4 2114  $\overline{\text{WE}}_{A_0 \sim A_0}$ 74LS138 A<sub>0</sub>∼A<sub>0</sub> CS A<sub>0</sub>~A<sub>0</sub> A<sub>0</sub>∼A<sub>0</sub> CS RAM1 2114 RAM2 2114 RAM4 2114 <u>WE</u> I/O<sub>4</sub>∼I/O<sub>1</sub>  $\overline{WE}$   $I/O_4 \sim I/O_1$ ₩<u>E</u> I/O<sub>4</sub>~I/O<sub>1</sub> 74LS138 逻辑符号 ſί Û. IO/M WE RAM 2114 与 CPU 的连接 此京航空航天大学

# CPU与主存的连接(示例)

CPU地址线A15~A0,数据线D7~D0,WR为读/写信号,MREQ为访存请求信号。0000H~3FFFH为系统程序区,4000H~FFFFH为用户程序区。用8K×4位ROM芯片和16K×8位RAM芯片构成该存储器,要求说明地址详码方案,并将ROM芯片、RAM芯片与CPU连接。

- ❖ 1. 确定每个芯片的地址管脚数、数据管脚数
  - ❖ 8K X 4 芯片: 13位地址, 4位数据, 芯片地址空间: 0000 H~1FFF H
  - ❖ 16K X 8 芯片: 14位地址, 8位数据,芯片地址空间: 0000 H~3FFF H
- ❖ 2. 确定整个存储空间所需的地址总线和数据总线的数量
  - ❖ 16位地址, 8位数据, 地址空间: 0000 H~FFFF H
  - 16位地址,8位数据,ROM,地址空间:0000H~3FFFH
  - 16位地址,8位数据,RAM,地址空间:4000H~FFFFH
- 3. 计算所需存储器芯片的数量,确定每个存储器芯片在整个存储空间中的 地址空间范围、位空间范围
  - ❖ 8K X 4 芯片: (16K X 8)/(8K X 4) = 4
  - ❖ 16K X 8 芯片: (48K X 8)/(16K X 8)=3

ca 北京航空航天大学



On 此京航空航天大学

