



### 1.1 CPU的功能与组成

- ❖CPU的功能:控制指令执行
- ❖指令的四种基本操作
  - > 取数: 读取某主存单元的数据,并传送至某个寄存器:
  - ▶ 存数:将某个寄存器中的数据存入主存某个单元之中:
  - ▶传送:将某个寄存器中的数据传送至ALU或另一个寄存器;
  - >运算:进行某种算术或逻辑运算,结果保存到某个寄存器中。
- ❖指令执行周期(一般性概念): CPU从指令存储器中读 出并执行指令功能的全部时间称为指令周期。包括:
  - >取指周期:完成取指令操作和分析指令操作所需时间:
  - >取數周期: 从數据存储器读出操作數所需时间(包括计算操作 數有效地址);
  - 执行周期:完成指令所规定的动作(运算)所需要时间,因指令不同而不同。

(A) 北京航空航天大学

4

### 1.1 CPU的功能与组成

### **❖CPU**所需的功能部件

- >取指令: 从存储器中读出指令和分析指令(译码)
  - 指令地址部件: 指明当前要读取的指令在存储器中的地址
  - 指令寄存部件: 保存从存储器中取来的指令
  - 译码部件: 对指令进行译码
- ▶执行指令:实现指令应该具有的操作功能(包括取数和执行)。
  - · 执行部件: ALU、寄存器、数据存储器等等
  - 控制信号逻辑部件。根据指令的操作性质和操作对象的地址( 译码结果),在时序信号配合下,产生一系列的微操作控制信号,从而控制计算机的运算器、存储器或输入输出接口等部件工作,实现指令所表示的功能。

5

### 1.1 CPU的功能与组成


### ❖CPU的组成

- ▶ 执行单元 (数据通路, datapath)
  - 运算单元: 算术逻辑运算单元 (ALU)
  - 寄存器: 通用寄存器组(GPRs),标志寄存器(FR,又称程序状态字PSW),临时寄存器(TR)
- ▶控制单元 (控制器, control):
  - 指令地址部件: 程序计数器 (PC Program Counter)
  - 指令寄存部件: 指令寄存器 (IR Instruction Register)
  - 译码部件: 指令译码器 (ID Instruction Decoder)
  - 微操作控制信号产生部件:产生计算机其他部件所需要的所有 微操作控制信号,有组合逻辑和微程序等实现方式。
  - 时序部件:产生时序信号

1.1 CPU的功能与组成

### ➤ CPU内部结构(内部 单总线结构)

- □ 数据通路 (datapath)
  - ◆ 运算单元
  - ◆ 寄存器单元
- □ 控制器 (CU)
  - ◆ 指令译码器ID ◆ 控制信号生成
- □ 内部总线



### 1.1 CPU的功能与组成

### ❖数据通路

- 消令执行过程中,指令数据流所经过的部件和路径总称,用以实现数据的传送、处理和存储等功能,是指令的执行部件。
- 产构成
- 组合逻辑元件 (操作元件): ALU、译码器、多路选择器等
- 存储元件 (状态元件): 存储器、寄存器等
- ▶部件间连接方式
  - 总线连接方式 (CPU内部总线)
  - 分散连接方式

### ❖控制器

>对指令进行译码并生成指令执行所需的控制信号,以实现对数据通路中各件的功能控制,以及相应路径的开关控制等,是指令的控制部件。


**" 北京航空航天大学** 

8

**《 北京教堂教及大学** 

# 1.1 CPU的功能与组成

- ❖简单的数据通路示例
  - > 取指令路径
    - PC→MAR
    - Read Mem.
    - M→MBR→IBR→IR
  - > 取操作数的路径
    - 操作数地址→MAR
    - Read Mem
    - M→MBR→ALU
  - > 云黛结果保存路径
    - ALU结果→MBR
    - 结果地址→MAR
    - Write Mem.



早期累加器型数据通路

On 此京航空航天大学

### 1.1 CPU的功能与组成

- ❖指令功能的形式化描述: RTL (Register Transfer Language, 寄存器传送语言)
  - ▶ ← : 数据传送方向:
  - ▶ R[a]: 寄存器 a;
  - ▶ M[a]: 主存中地址为a的单元;
  - ▶ PC : 程序计数器
  - > f(data):表示对数据data进行f操作
- ❖示例

· 对京航空航天大学

- >R[c] ← R[a] + R[b] // 寄存器a加寄存器b的结果送寄存器c
- ▶R[c] ← R[a] op R[b] // 寄存器a与寄存器b进行op运算结果送寄存器c
- ▶ Signext(imm16) // 对数imm16进行Signext (符号扩展) 运算
- $ightharpoonup R[a] \leftarrow M[b]$ // 取数操作,读取主存单元b的数据传送至寄存器a
- >M[a] ← R[b] // 存数操作,将寄存器b中的数据写入主存单元a中

11

## 1.1 CPU的功能与组成 ❖单总线数据通路示例 >取指令路径 >取操作数的路径 >运算结果保存路径 • PC→IB→MAR ・地址→IB→MAR ALU结果→IB→MDR MemR MemR ■ 结果地址→IB→MAR ■ M→MER→IB→IR ■ M→MER→IB→ALU MemW 单总线 数据通路 译码电路

### 1.3 处理器设计的一般方法

### ❖ 设计步骤

此京航空航天大学


1. 分析指令系统需求: 包括指令格式、指令类型、每种指令的功能 、寻址方式等:

10


- 2. 数据通路构建
  - ① 根据指令需求选择数据通路部件,如PC、ALU、寄存器堆 、指令/数据存储器、多路开关等等;
  - ② 根据指令执行流程构建每种类型指令的数据通路:
  - ③ 对所有类型指令执行数据通路综合形成综合数据通路。
- 3. 控制器设计
  - ① 确定控制器时序控制方式(单周期、或多周期或其他)
  - ② 根据每种类型指令执行流程,确定该执行执行时各个数据通 路部件所需要的控制信号与相应状态、条件;
  - ③ 对控制信号进行综合以得到每个控制信号的逻辑方程:
  - ④ 逻辑电路实现各个控制信号。


12 北京航空航天大学
















### 2.1 MIPS模型机指令集 模型机指令集(8条指令) 指令 $R[rd] \leftarrow R[rs] + R[rt]$ add rd rs rt 加运算:寄存器 rs 和寄存器 rt 相加,结果送寄存器 rd $R[rd] \leftarrow R[rs] - R[rt]$ 减运算: 寄存器 rs 和寄存器 rt 相减, 结果送寄存器 rd sub rd, rs, rt 类型 $R[rd] \leftarrow R[rs] \& R[rt]$ 与运算:寄存器 rs 和寄存器 rt 按位与,结果送寄存器 rd and rd, rs, rt $R[rd] \leftarrow R[rs] \mid R[rt]$ 或运算:寄存器 rs 和寄存器 rt 按位或,结果送寄存器 rd or rd rs rt 取字:寄存器 rs 和立即数 imm16(符号扩展至 32 位) Add = R[rs] +Signext( imm16) lw rt, rs, imm16 相加得到内存地址,从内存该地址单元读取数据 $R[rt] \leftarrow M[Add]$ 存字: 寄存器 rs 和立即数 imm16 (符号扩展至 32 位) Add = R[rs] +Signext( imm16) 相加得到内存地址,寄存器rt数据写入内存该地 类型 sw rt, rs, imm16 $M[Add] \leftarrow R[rt]$ 址单元 分支: 如果寄存器 rs 与 rt 相等,则转移 (imm16 符号扩 If ( R[rs] - R[rt] =0) then beg rs, rt, imm16 PC ← PC + Signext(imm16)<<2 展至 32 位),否则顺序执行。(取指令后, PC+4) 跳转: 当前 PC 的高 4 位与 target (26 位) 拼接成 30 位 PC(31:2)←PC(31:28) || target(25:0) j target 类型 目标地址送 PC (31:2)。(取指令后, PC+4)。


此京航空航天大学


18






















### 3.1 单周期数据通路设计

### ❖单周期

- ▶所有指令执行周期固定为单一时钟周期,CPI=1。
- ❖通路设计考虑
  - ▶哈佛体系结构:使用指令存储区(IM)和数据存储区(DM)分别保存指令和数据
  - > 先为每类指令设计独立的数据通路,然后再考虑数据通路合并。
- ❖指令执行的共性
  - ▶根据PC从指令存储器读取指令,取指令后,PC+4;
  - ▶模型机7条指令在读取寄存器后,都要使用ALU
    - LW/SW (存储访问) 指令用ALU计算数据地址
    - ADD/SUB/AND/OR(算术逻辑)指令用ALU完成算术逻辑运算
    - BEQ (分支) 指令用ALU进行比较(减法运算)

One or or see

29

### 3.1 单周期数据通路设计——取指与PC自增

- 1. 取指和PC自增数据通路(所有指令)
  - > 功能描述
    - 取指: IM Address ←PC, instruction=IM[PC]
    - PC自增: PC←PC+4
  - ▶所需部件: PC, Adder (实现PC加4), 指令存储器IM

| 指令       | Adder |   | PC    | IM   |      | Regi | sters |       | Al | .U | DM   |       |  |
|----------|-------|---|-------|------|------|------|-------|-------|----|----|------|-------|--|
|          | Α     | В |       | Add. | Reg1 | Reg2 | Wreg  | Wdata | Α  | В  | Add. | Wdata |  |
| R型<br>指令 | PC    | 4 | Adder | PC   |      |      |       |       |    |    |      |       |  |
| Lw       | PC    | 4 | Adder | PC   |      |      |       |       |    |    |      |       |  |
| Sw       | PC    | 4 | Adder | PC   |      |      |       |       |    |    |      |       |  |
| Beq      | PC    | 4 | Adder | PC   |      |      |       |       |    |    |      |       |  |
|          |       |   |       |      |      |      |       |       |    |    |      |       |  |

**3.** 北京航空航天大学

31

### 3.1 单周期数据通路设计

- ❖分析指令执行步骤,确定数据通路所需部件和部件间连接
  - >模型机指令执行过程一般会分为如下几个步骤:
    - 取指令:根据PC访问指令存储器获得指令,然后PC+4:
    - 读寄存器: 根据指令格式读取相应寄存器操作数
    - ALU运算: 在ALU完成相应的算术逻辑运算
    - 数据存取: LW/SW指令的数据存储器访问
    - 写寄存器: 运算类指令和LW指令要把数据写入寄存器
- ❖使用数据通路设计表格
  - >表格记录数据通路部件输入端的输入来源
  - > 暫不考虑控制信号


| Ad | Adder |    | IM   |        | Regi   | sters |        | Al   | .U     | DM     |           |
|----|-------|----|------|--------|--------|-------|--------|------|--------|--------|-----------|
| Α  | В     | 10 | Add. | Reg1   | Reg2   | Wreg  | Wdata  | Α    | В      | Add.   | Wdata     |
|    |       |    |      |        |        |       |        |      |        |        |           |
|    |       |    |      |        |        |       |        |      |        |        |           |
|    | •     | ·  | PC   | PC Add | PC III | PC M  | PC Add | PC N | PC III | PC Add | PC NII PC |

. . .

### 3.1 单周期数据通路设计——取指与PC自增

### 1. 取指和PC自增数据通路图


- > 功能描述
  - 取指: instruction = IM[PC]
  - PC自增: PC←PC+4
- ▶所需部件: PC, Adder (实现PC加4), IM




O 北京航空航天大学



















# 3.1 MIPS的数据通路设计——Beq指令数据通路

### 6. 分支指令数据通路

- beg rs, rt, imm16
- >功能描述:

Op Rs Rt (31-26) (25-21) (20-16 16 bit Address or Immediate

■ If (R[rs] - R[rt] = 0) then  $PC \leftarrow (PC + 4) + Signext(imm16) << 2$ else  $PC \leftarrow PC + 4$ 

>通路部件:寄存器堆,ALU,增加一加法器Nadd,符号扩展 Signext,移位器

| 指令        | Add | ler |                 | IM   |      |      |         | ALU   |        | .U                       | DM   |        |       | Nadd  |       |
|-----------|-----|-----|-----------------|------|------|------|---------|-------|--------|--------------------------|------|--------|-------|-------|-------|
| 3H - C    | Α   | В   |                 | Add. | Reg1 | Reg2 | Wreg    | Wdata | Α      | В                        | Add. | Wdata  | ext   |       |       |
| R型与<br>访存 | PC  | 4   | Adder           | PC   | Rs   | Rt   | Rd   Rt | ALLII | Rdata1 | Rdata2<br>  Sign-<br>ext | ALU  | Rdata2 | imm16 |       |       |
| Beq       | PC  | 4(  | Adder  <br>Nadd | PC   | Rs   | Rt   |         |       | Rdata1 | Rdata2                   |      |        | imm16 | Adder | Shift |
|           |     |     |                 |      |      |      |         |       |        |                          |      |        |       |       |       |

需要一个MUX,ALU的判零输出端Zero 可直接作为该MUX的选择控制

41

### 3.1 单周期数据通路设计

- 7. MIPS数据通路再合并
  - ▶支持: R类型指令、内存访问指令 (lw/sw)、beq指令

| 指令        | Add | Adder |                 | IM   | Registers |      |         |             | ALU    |                          | DM   |        | Sign- | Nadd  |       |
|-----------|-----|-------|-----------------|------|-----------|------|---------|-------------|--------|--------------------------|------|--------|-------|-------|-------|
| 3H        | Α   | В     |                 | Add. | Reg1      | Reg2 | Wreg    | Wdata       | Α      | В                        | Add. | Wdata  | ext   |       |       |
| R型与<br>访存 | PC  | 4     | Adder           | PC   | Rs        | Rt   | Rd   Rt | ALU DM      | Rdata1 | Rdata2<br>  Sign-<br>ext | ALU  | Rdata2 | imm16 |       |       |
| Beq       | PC  | 4     | Adder  <br>Nadd | PC   | Rs        | Rt   |         |             | Rdata1 | Rdata2                   |      |        | imm16 | Adder | Shift |
| 合并        | PC  | 4     | Adder  <br>Nadd | PC   | Rs        | Rt   | Rd   Rt | ALU  <br>DM | Rdata1 | Rdata2<br>  Sign-<br>ext | ALU  | Rdata2 | imm16 | Adder | Shift |

### 需要4个二选一多路选择器MUX

- PC输入端数据源选择MUX,选择控制信号 PCSrc
- 寄存器堆写入端地址选择MUX,选择控制信号 RegDst
- ALU输入端B数据源选择MUX,选择控制信号ALUSrc
- 寄存器堆写入端数据源选择MUX,选择控制信号 MemtoReg


(6) 北京航空航天大学


**(2) 共京航空航天大学** 

43


# 3.1 MIPS的数据通路设计——Beq指令数据通路 6. 分支指令数据通路 beq rs, rt, imm16 通路部件: 寄存器堆, ALU, 增加—Adder, 符号扩展Signext, 移位器 Read register 1 Read register 2 Read data 1 Result register 2 Result register Read data 1 Result Re















### 3.2 单周期控制器设计 ❖主控单元控制信号分析 ▶ RegDst ■ R型指令: RegDst=1,选择Rd ■ Lw指令: RegDst=0,选择Rt • 其他指令: 不关心 >ALUScr ■ R型指令: ALUSrc=0, 选择寄存器堆的 Read data2 输出 ■ Lw指令: ALUSrc=1,选择Signext的输出 ■ Sw指令: ALUSrc=1, 选择Signext的输出 ■ Beg指令(减法运算): ALUSrc=0, 选择 Read data2 输出 ➤ MemtoReg ■ R型指令: MemtoReg=0, 选择 ALU 输出 ■ Lw指令: MemtoReg=1,选择数据存储器DM输出 • 其他指令: 不关心 > Branch ■ Beq指令: Branch=1,此时若Zero=1,PC输入选择加法器Nadd 输出(分支指令目的地址),否则选择加法器Add输出(PC+4) □ 其他指令: Branch=0,PC输入选择加法器Add输出(PC+4)




### 3.2 单周期控制器设计 主控单元真值表 Input or output Signal name R-format Inputs 0p5 0 0 1 1 Op4 0 0 0 0 0 Op2 0 0 0 Op1 0 0 OnO 0 0 1 Outputs RegDst χ ALUSrc 0 0 MemtoReg 0 χ RegWrite 0 0 MemRead 0 0 0 MemWrite 0 0 Branch Ω Ω Ω ALUOp1 ALUOpO 提供给ALU控制单元 50 \*\* 此京航空航天大学

























### 3.3 单周期数据通路性能分析

- ❖指令周期(指令执行时间)
  - >R指令周期
    - 取指令 (IM Access Time)
    - 读寄存器 (Register File Access Time)
    - ALU运算 (ALU Operation)
    - 写寄存器 (Register File Access Time)
  - ▶LW指令周期
    - 取指令 (IM Access Time)
    - ■读寄存器 (Register Access Time)
    - ALU运算 (ALU Operation)
    - 读数据 (DM Access Time)
    - 写寄存器 (Register File Access Time)

实际上,不同类型的指令可能具有不同的指令周期

**6.** 此京航空航天大学



### 3.3 单周期数据通路性能分析

### MIPS不同类型指令的指令周期

| Instruction class | Functional units used by the instruction class |                 |     |                 |                 |  |  |  |  |  |
|-------------------|--|-----------------|-----|-----------------|-----------------|--|--|--|--|--|
| R-type            | Instruction fetch                              | Register access | ALU | Register access |                 |  |  |  |  |  |
| Load word         | Instruction fetch                              | Register access | ALU | Memory access   | Register access |  |  |  |  |  |
| Store word        | Instruction fetch                              | Register access | ALU | Memory access   |                 |  |  |  |  |  |
| Branch            | Instruction fetch                              | Register access | ALU |                 |                 |  |  |  |  |  |
| Jump              | Instruction fetch                              |                 |     |                 |                 |  |  |  |  |  |

### 数据通路各部分以及各类指令的执行时间

| Instruction class | Instruction<br>memory | Register<br>read | ALU<br>operation | Data<br>memory | Register<br>write | Total  |
|-------------------|-----------------------|------------------|------------------|----------------|-------------------|--------|
| R-type            | 200                   | 50               | 100              | 0              | 50                | 400 ps |
| Load word         | 200                   | 50               | 100              | 200            | 50                | 600 ps |
| Store word        | 200                   | 50               | 100              | 200            |                   | 550 ps |
| Branch            | 200                   | 50               | 100              | 0              |                   | 350 ps |
| Jump              | 200                   |                  |                  |                |                   | 200 ps |

**(2) 北京航空航天大学** 

63

64

### 3.3 单周期数据通路性能分析

- ❖指令执行时间计算
  - 1. 方式一: 采用单周期,即所有指令周期固定为单一时钟周期
    - 时钟周期有最长的指令决定(LW指令),为600ps
    - 指令平均周期 = 600ps
  - 2. 方式二:不同类型指令采用不同指令周期(可变时钟周期)
    - 假设指令在程序中出现的频率
    - lw指令 : 25%
    - sw**指令 :** 10%
    - R类型指令: 45%
    - beq指令 : 15%
    - j**指令 :** 5%
    - 平均指令执行时间

600\*25%+550\*10%+400\*45%+350\*15%+200\*5% = 447.5ps

- 若采用可变时钟周期,时间性能比单周期更高;
- 但控制比单周期要复杂、困难,得不偿失。
- 一 改进方法: 改变每种指令类型所用的时钟数,即采用多周期实现