실습목표

- XOR 연산의 특성과 활용 사례를 이해한다.
- 패리티 생성과 검사 방법을 논리식으로 표현하고 구현할 수 있다.
- Logisim 도구를 활용하여 논리회로를 설계하고 시험할 수 있다.

사전지식

- 패리티(parity): 정보의 전송 과정에서 발생되는 오류를 검사하기 위하여 추가되는 비트
- 짝수 패리티(even parity): 전체 비트에서 1의 개수가 짝수가 되도록 패리티 비트를 결정하는 방식. 예를 들어, 7비트 데이터 1010001가 주어질 때 1을 추가하면 8비트 데이터 10100011을 얻게 되고, 1의 개수는 짝수가 되므로 짝수 패리티를 충족함. 만약 0을 추가하면 1의 개수가 여전히 홀수이므로, 짝수 패리티를 충족하기 위해서는 추가되는 패리티 비트가 반드시 1이 되어야 함.

예습문제

1. XOR 연산에 대한 진리표를 채우시오.

입력		출력
A ⊕	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

2. 논리식 C = A ⊕ B를 AND, OR, NOT 게이트 만으로 구현하려고 한다. 논리회로로 표현하시오.

$A \oplus B = AB' + A'B$



실 습

1. (3비트 **패리티 생성기**) 주어진 세 비트, X, Y, Z에 대한 짝수 패리티 P는 P = X ⊕ Y ⊕ Z 와 같이 구할 수 있다.

   (a) XOR 게이트를 사용하여 P를 결정하기 위한 회로를 구현하시오. Logisim으로 작성한 회로를 캡쳐해서 아래에 옮기시오.



   (b) 출력을 아래 표에 채우시오.

입력			출력
X	Y	Z	P
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

2. (7비트 패리티 생성기) ASCII 문자 7비트에 대하여 짝수 패리티 비트가 필요하다. 7비트 입력이 A, B, C, D, E, F, G으로 주어진다고 가정한다.

   (a) XOR 게이트를 사용하여 P를 결정하기 위한 회로를 구현하시오. Logisim으로 작성한 회로를 캡쳐해서 아래에 옮기시오.



$\{(A \oplus B) \oplus (C \oplus D)\} \oplus \{(E \oplus F) \oplus G\} = P$

   (b) 7비트 XOR 게이트를 활용하여 (a)에서의 회로를 다시 구현하시오. XOR 게이트의 입력의 수에 대한 속성을 변경해야 됨에 주의하시오.



3. (7비트 패리티 검사기) 패리티 검사기는 패리티 비트를 포함한 데이터에 대하여 오류를 검사하기 위한 것이다. 오류가 있으면 1을 출력하고, 그렇지 않으면 0을 출력한다. 7비트 패리티 검사기는 데이터, A, B, C, D, E, F, G와 패리티 비트 P가 주어질 때 짝수 패리티의 충족 여부를 검사하고 오류 여부를 Y로 출력한다.

(a) 출력 Y를 다른 변수들에 대한 논리식으로 표현하시오.

$P \oplus (A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G) = Y$

(b) 7개의 XOR 게이트를 사용하여 회로를 구현하시오.



(c) Explore pane에서 "Odd Parity"를 활용하여 (b)에서의 회로를 다시 구현하시오. Odd Parity에 대해서 입력의 수를 적절하에 변경해야 됨에 주의하시오.



고 찰

1. XOR 연산에 대하여 결합법칙이 성립한다.

   (a) 결합법칙은 실습 3(b)에서의 회로에서의 2-input XOR 게이트들을 서로 다른 방법으로 연결해도 동일함을 보장한다. 논리식을 활용하여 설명하시오.

$\therefore (A\oplus B)\oplus C = A\oplus(B\oplus C)$

$= ABC + A'B'C + A'BC' + AB'C'$

$(A\oplus B)\oplus C$

$A\oplus B = A'B + AB' = K$

$K\oplus C = K'C + KC'$

$(A'B+AB')'C + (A'B+AB')C'$

$ABC + A'B'C + A'BC' + AB'C'$

$A\oplus(B\oplus C)$

$A\oplus(B'C + BC')$ $\quad B'C+BC' = K$

$A\oplus K = A'K + AK'$

$= A'(B'C+BC') + A(B'C+BC')'$

$= A'B'C + A'BC' + A(BC + B'C')$

$= A'B'C + A'BC' + ABC + AB'C'$

   (b) 각 입력에서 출력까지 통과해야 되는 게이트의 수를 축소하려고 한다. 어떤 입력이 주어지더라도 입력부터 출력까지 통과해야 할 <u>게이트의 수가 최소화되도록</u> 회로를 구현하고 그렇지 않은 사례와 비교하여 설명하시오.

$A\oplus B\oplus C\oplus D\oplus E\oplus F\oplus G\oplus P = Y$

인 경우 A신호는 7번의 XOR 연산과정을 거쳐야한다.



$\{(A\oplus B)\oplus(C\oplus D)\}\oplus\{(E\oplus F)\oplus(G\oplus P)\} = Y$

XOR 연산에서 결합법칙이 성립하게이 패리티 비트P를 다른 입력 신호들끼리의 연산을 마친 결과물과 XOR 연산할 필요 없이 처음부터 같이 연산을 진행해 주어도 같은 값이 나오게 된다.

이 경우 모든 입력 신호는 3번의 XOR 연산을 거치게 된다.



2. 실습 3(c)에서 Odd Parity는 패러티 검사기로 제시되었다. Odd Parity를 패러티 생성기로도 활용할 수 있음을 보이려고 한다.

(a) 실습 3(a)에서의 논리식을 인용하여 패러티 검사기를 패러티 생성기로 활용할 수 있음을 설명하시오.

A ⊕ B	
0 0	0
0 1	1
1 0	1
1 1	0

Odd Parity

A B	
0 0	0
0 1	1
1 0	1
1 1	0

XOR 게이트와 Odd Parity의 연산 결과는 동일하게 A⊕B⊕ ··· ⊕G=P 라는 논리식으로 설명되는 패러티 생성기도 Odd Parity로 제작할 수 있다.

(b) Odd Parity만 활용하여 실습 2에서의 7비트 패러티 생성기를 구현하시오. Logisim으로 작성한 회로를 캡쳐해서 아래에 옮기시오.



(c) 입력을 다양하게 바꾸면서 (b)에서의 회로와 실습 2에서의 두 회로가 동일함을 확인하시오.



다양한 입력 값에도 같은 출력 값을 가진다.

입력: 1000001 출력:0



입력: 1100001 출력1