Лабораторная работа №3. Арифметическая обработка данных

Цель работы:

- изучение способов представления числовых данных в микроконтроллерах,
- изучение двоичных арифметических операций,
- программирование арифметических процедур.

Введение

Представление двоичных чисел в микроконтроллерах

При обработке числовой информации в микроконтроллерах обычно полагают, что целые числа имеют формат с фиксированной точкой справа $-D = d_{n-1}d_{n-2}...d_1d_0$, дробные числа меньше 1 имеют формат с точкой слева $-D = d_0d_{-1}d_{-2}...d_{-(n-1)}$, где n — число разрядов, равное 8 или 16. Обрабатываемые числа могут быть числами со знаком и без знака.

При целочисленном представлении разряд d_0 – младший разряд целого числа с весом 2^0 , старший разряд d_{n-1} используется для представления знака числа (0 – положительный, 1 – отрицательный). Старший цифровой разряд – разряд d_{n-2} с весом 2^{n-2} . При обработке чисел без знака разряд d_{n-1} является цифровым с весом 2^{n-1} .

Пример. Число со знаком A=+15 изображается в 8-разрядном прямом двоичном коде как $[+15]_{\rm np}=0$ (знак)0001111. Прямой код числа A=-112 изображается двоичным кодом $[-112]_{\rm np}=1$ (знак)1110000.

Целые отрицательные числа обычно представляют в виде дополнений до 2^n . Диапазон представления целых двоичных чисел со знаком в дополнительном коде в n-разрядном формате составляет от $-2^{(n-1)}$ до $+(2^{(n-1)}-1)$.

Пример.

- а) число A=-112 в дополнительном коде изображается как $[-112]_{\text{доп}}=2^8$ |A|=10010000;
- б) число A = -17 в дополнительном двоичном коде: $[-17]_{\text{доп}} = 0$ b111011111;
- в) наибольшее целое отрицательное двоичное 8-разрядное число -1 в дополнительном коде [-1]доп = 11111111;
- г) наименьшее целое отрицательное двоичное 8-разрядное число -128 в дополнительном коде $[-128]_{\text{доп}} = 10000000$.

Для дробных чисел со знаком разряд d_0 отводится под знак, старший цифровой разряд в этом случае — d_{-1} с весом 2^{-1} . Отрицательные дробные числа представляют в виде дополнений до 2, при этом диапазон представления дробных двоичных чисел от -1 до $+(1-2^{-n+1})$. Дробь без знака имеет старший цифровой разряд d_0 с весом 2^0 .

В общем случае дополнение любого целого n-разрядного числа D до основания b системы счисления можно получить путем вычитания D из b^n . Если D находится в пределах от 1 до b^n –1, то при вычитании получается другое число в тех же пределах. Если D=0, то результат вычитания равен b^n и имеет вид 100...0 при общем числе разрядов, равном (n+1). Отбросив цифру старшего разряда, получим 0. Следовательно, в системе представления чисел дополнением до основания системы счисления существует только одно представление 0. В системе, где целые отрицательные числа представлены в дополнительном коде, число является положительным, если значение старшего разряда d_{n-1} = 0, и отрицательным, если d_{n-1} = 1.

Современные микропроцессоры и микроконтроллеры поддерживают арифметическую обработку исходных данных, исходя из условия целочисленного представления операндов (со знаком и без знака), формируя результаты с учетом разрядности процессора (8, 16 или 32) и соответствующие наборы признаков результата.

Следует заметить, что в процессорах с регистр-регистровой архитектурой операнды перед началом операции размещаются в регистрах общего назначения, а результат операции может быть помещен на место одного их операндов. Таким образом, операнды и результат операции имеют одинаковую разрядность, что необходимо учитывать при оценке и интерпретации результатов выполнения операций, привлекая при необходимости сопровождающие операцию признаки результата (флаги операции).

Загрузка операндов в регистры осуществляют либо по командам загрузки регистра указанной в команде константой (**LDI Rd, k**), либо путем пересылки (например, ввод с порта **IN Rd, Pinx** или загрузка из ячейки памяти **LDS Rd,k**). При этом двоичные операнды, представляющие отрицательные числа, хранятся в дополнительном коде.

Пример. При выполнении команды загрузки **LDI Rd, -15** в регистре Rd будет получен двоичный код [-15]доп=0b11110001. Тот же результат будет при выполнении команды **LDI Rd, 241**.

Как видно из примера содержимое регистра приемника одинаково представляет число со знаком (-15) и число без знака (255).

Что касается непосредственно самих операций обработки данных, выполняемых процессором, необходимо иметь в виду, что инструкции, касающиеся сложения и вычитания, не делают различий между операндами (знаковые или беззнаковые), обрабатывая их одинаковым образом согласно заданному коду операции. Это означает, что числа со знаком в дополнительном коде складываются и вычитаются процессором так же, как числа без знака той же длины. Поэтому при сложении (вычитании) чисел со знаком и чисел без знака используется одна и та же команда

сложения (вычитания). Что касается оценки (интерпретации) значений исходных операндов и результатов вычислений, эта функция целиком возлагается на составителя программы.

Для оценки исходных операндов и результатов операции можно воспользоваться следующими правилами:

а) для перевода целого положительного (или беззнакового) двоичного числа в десятичный эквивалент используется формула подсчета суммы:

$$S = \sum a_i * 2^i$$
, (i=0,..n-1),

где a_i – значение i-го двоичного разряда, n –количество двоичных разрядов.

б) для перевода целого отрицательного двоичного числа из дополнительного кода в десятичный эквивалент можно найти дополнение числа и подсчитать затем сумму со знаком минус:

$$S = -\sum a_i * 2^{n^i}, (i=0,..n-1)$$

в) представив целое отрицательное двоичное число в виде суммы двух слагаемых 0b10000000 и 0ааааааа можно также воспользоваться формулой:

$$S = -2^{(n-1)} + \sum a_i * 2^{i}, (i=0,..n-2)$$

Пример: а) положительное 8-разрядное двоичное число A=0b01101010 равно +106;

- б) для оценки значения отрицательного 8-разрядного двоичное число [А]доп = 0b10000111 сначала находим дополнение 0b01111001, затем подсчитываем сумму со знаком минус -121;
- в) двоичное число [A]доп = 0b10000111 можно представить в виде суммы 0b10000111 = 0b10000000 + 0b00000111 = -128 +7 = -121.

Сложение и вычитание двоичных чисел

Сложение и вычитание двоичных чисел в сумматоре процессора выполняется согласно схеме на рис. 1. При сложении **ADD Rd, Rr** содержимое обоих регистров слагаемых (Rd, Rr) поступает с прямых выходов регистров слагаемых PrA, PrB на входы сумматора.




Рис.1. Схема сложения/вычитания

На выходах сумматора образуется сумма, сохраняемая в регистре Rd, а в регистре признаков фиксируется значение переноса на выходе старшего разряда сумматора (флаг $C=p_8$). Как уже было сказано, операнды могут быть представлены числами со знаком или без знака. Для характеристики суммы беззнаковых чисел используют признаки наличия/отсутствия переноса (C) и признак нулевого результата (Z), для суммы знаковых чисел добавляются признаки знака суммы V.

При вычитании **SUB Rd, Rr** сигнал операции вычитания, поступающий с дешифратора кода операции устройства управления процессора, используется для передачи через мультиплексор обратного кода вычитаемого /В и прибавления единицы на вход переноса младшего разряда сумматора (p_0 =1) для получения дополнительного кода вычитаемого ([В]доп=[В]обр+1), как того требует алгоритм вычитания с помощью сумматора. Таким образом, вычитание заменяется сложением уменьшаемого с дополнительным кодом вычитаемого (A+[В]доп). На выходах сумматора образуется разность, сохраняемая в регистре Rd, а в регистре признаков фиксируется значение заема (C=/ p_8). По аналогии с операцией сложения операнды могут быть представлены числами со знаком или без знака. Для характеристики разности беззнаковых чисел используют как и при сложении признак наличия/отсутствия заема и признак нуля, для знаковых чисел добавляются признаки знака разности и переполнения.

Графически 8-разрядные двоичные (2-разрядные шестнадцатеричные) числа со знаком в дополнительном коде показаны на круговой диаграмме (рис.2.1,а) точками (внутри круга указаны их десятичные значения, снаружи — шестнадцатеричные изображения). Сложение с положительным числом N легко интерпретировать, перемещая числовой указатель по ходу часовой стрелки на N позиций; вычитание - против хода часовой стрелки или перемещая по ходу часовой стрелки на (256-N) позиций, что равносильно замене вычитания сложением с дополнением числа до $2^8 = 256$. Если при сложении (или вычитании) происходит переход через условную границу УГ $(-128 \div +127)$, фиксируется признак переполнения.




Рис.2. Круговые диаграммы

а) для чисел со знаком в диапазоне $-128 \div + 127$, б) для чисел без знака в диапазоне $0 \div 255$

Правило выявления переполнения.

При сложении переполнение возникает только в том случае, если слагаемые имеют одинаковые знаки, а знак суммы отличается от знака слагаемых. Правило переполнения можно сформулировать иначе, используя понятие переносов, возникающих при сложении двоичных кодов. Переполнение V (или OV) возникает, если значения переносов в знаковый разряд p_7 и из знакового разряда p_8 различны ($V = p_8 \oplus p_7$). Из анализа рис. 2,а следует, что переполнение при сложении с положительными числами возникает, если указатель перейдет условную границу между позициями +127 и -128 в направлении по часовой стрелке (положительное переполнение), при сложении отрицательных чисел (равносильно вычитанию положительных чисел) при пересечении условной границы в направлении против часовой стрелки (отрицательное переполнение).

При вычитании переполнение происходит, если операнды (уменьшаемое и вычитаемое) имеют разные знаки, а знак разности отличается от знака уменьшаемого. А поскольку операция вычитания в процессоре сводится к операции сложения уменьшаемого с вычитаемым (без учета знаков операндов), представленным дополнением $(A - B = A + [-B]\partial on)$, то правило выявления переполнения ($V = p_8 \oplus p_7$) остаётся таким же, как при операции сложения. В графической интерпретации на рис.2,а переполнение возникает при вычитании по аналогии со сложением, если указатель при перемещении пересечет условную границу между позициями +127 и -128 в том или ином направлении.

Пример. Даны два 8-разрядных двоичных числа со знаком:

[A]доп = 0b1001 0100, B = 0b0111 0001.

Найти сумму (A+B) и разность (A-B). Определить значение флага переполнения V для каждой операции.

Переносы $p_8=1$, $p_7=1$. Флаги C=1, V=0 (переполнения нет).

Проверка: (-108) + (+113) = (+5)Сумма в 8-разрядном формате верна. Переносы p_8 =1, p_7 =0. Флаги C=0, V=1 (переполнение есть), N (знак)=0 -> (разность > 0). Проверка: $(-108) - (+113) \neq (+35)$ Значение разности в 8-разрядном формате ошибочно из-за переполнения.

На рис. 2,б представлены 8-разрядные двоичные (2-разрядные шестнадцатеричные) числа без знака и их десятичные представления. Видно, что двоичные кодовые комбинации занимают те

же позиции, что и на рис. 2,а, а сложение и вычитание можно осуществить, перемещая указатель на N позиций в том или ином направлении. При сложении чисел без знака результат выходит за пределы диапазона представления при пересечении условной границы между 255 и 0. В этом случае говорят о возникновении переноса из старшего разряда p_8 , а признак результата операции сложения представляют переносом $C=p_8=1$. При вычитании чисел без знака при пересечении границы между 0 и 255 возникает заём, а разность получается в дополнительном коде. Но так как вычитание N можно заменить сложением с дополнительным кодом числа N, равным (256–N), то из диаграммы видно, что заём возникает без образования переноса из старшего разряда ($p_8=0$). Тот же вывод следует при выполнении операции в машинном коде.

Пример. Даны два шестнадцатеричных (двоичных) кода, представляющие беззнаковые числа: $A = \$05 = 0b0000\ 0101$, $B = \$07 = 0b0000\ 0111$.

Вычитая из шестнадцатеричного числа A = \$05 число B = \$07, имеем:

$$A-B=A+[-B]$$
доп = \$05 - \$07 = \$05 + \$F8(обратный код B) +1 = \$FE = -2 или в двоичном коде: 0000 0101 + 1111 1000 0000 0001 1111 1110 = [-2]доп

Машинного переноса (при сложении двоичных кодов) из старшего разряда нет ($p_8 = 0$). При этом признак результата операции C представляют заёмом ($C = /p_8 = 1$), определяемый по отсутствию переноса при выполнении операции вычитания. (Прим. Альтернативно значение флага заема можно определить в виде разности $C=1-p_8$).

И наоборот, вычитая из числа B = \$07 число A = \$05, имеем:

$$B-A=B+[-A]$$
доп = \$07 $-$ \$05 = \$07 $+$ \$FA(обратный код A) $+1$ = \$102 = \$100 (перенос) $+$ \$02 = 2 или в двоичном коде: 0000 0111 $+$ 1111 1010 $0000 0001$ $1 0000 0010 = 2$

Перенос $p_8 = 1$, что при вычитании соответствует отсутствию признака заёма ($C = /p_8 = 0$).

Умножение чисел без знака

В практике программирования микроконтроллеров для выполнения операции умножения $C=A\times B$ часто используют методы умножения путем сложения ряда частичных произведений $C=\sum 2^i Ab_i$, где b_i - значение разряда множителя (i=0,1,...n-1). Один из алгоритмов умножения, начиная с младших разрядов множителя, со сдвигом вправо суммы частичных произведений приведен на рис. 3.




Рис. 3. Схема алгоритма умножения, начиная с младших разрядов множителя

Этот алгоритм может быть использован для получения произведения двух двоичных чисел без знака. Количество итераций умножения n определяется числом разрядов множителя. Поскольку в процессе умножения на каждой итерации осуществляется сдвиг множителя B на один разряд вправо, на место освобождаемого разряда можно записать выталкиваемый при сдвиге вправо разряд произведения C. Таким образом, 2n-разрядное произведение можно получить, объединив содержимое n-разрядного регистра, в котором формируется старшая часть произведения, и регистра множителя B, в котором после выполнения умножения окажется младшая часть произведения.

Для умножения 2-байтовых сомножителей A (AH:AL) и B (BH:BL) примем во внимание:

$$A \times B = (2^8 A H + A L) (2^8 B H + B L) = (A L \times B L) + (2^8 A H \times B L) + (2^8 A L \times B H) + (2^{16} A H \times B H).$$

Из этого следует, что алгоритм умножения можно представить как последовательность из 4 байтовых операций умножений $AL \times BL$, $AH \times BL$, $AL \times BH$, $AH \times BH$ с последующим суммированием взвешенных частичных произведений. Микроконтроллеры MCS-51, а также ряд моделей AVR

имеют в системе команд операции перемножения байтов, что упрощает программирование алгоритмов умножения длинных операндов.

Деление целых чисел

Для типичного алгоритма целочисленного деления C = A/B делимым является двойное слово AH:AL (два байта), а делителем — одинарное B (один байт); частное C и остаток получают в виде одинарных слов. При выполнении деления необходимо исключить возможность деления на 0. Если для представления частного потребуется более одного слова, то фиксируется переполнение. Перед выполнением деления необходимо проверить условие — делитель должен быть больше старшего слова делимого (B > AH).

При делении целых чисел можно использовать алгоритм деления без восстановления остатка и алгоритм с восстановлением остатка.

Схема алгоритма с восстановление остатка приведена на рис. 4. Алгоритм деления представляет собой итерационную процедуру. На каждой итерации сначала удваивается делимое (на первой итерации) или остаток (на всех последующих) путем сдвига влево на один разряд, затем вычитается делитель и определяется цифра частного по знаку разности. Если разность положительная, определяемая на данной итерации цифра частного $c_i = 1$, если разность отрицательная, цифра частного $c_i = 0$. Восстановление остатка выполняется путем сложения делителя с остатком после вычитания на текущей итерации деления. Деление выполняется до получения всех цифр частного.




Рис. 4. Схема алгоритма деления с восстановлением остатка

Алгоритм деления без восстановления остатка представляет собой итерационную процедуру, на каждой итерации которой производится либо вычитание делителя B, заменяемое сложением с дополнительным кодом $[-B]_{\text{доп}}$, либо прибавление B, в зависимости от знака остатка, полученного на предыдущей итерации деления. Если полученный остаток больше или равен 0, при очередной итерации деления производится вычитание B; если остаток меньше 0 — прибавление B. Перед каждым вычитанием (или сложением) остаток удваивается путем сдвига влево. На начальной итерации деления делимое сдвигается на один разряд влево.

Деление чисел со знаком можно выполнить разными способами. Если исходные операнды заданы в прямых кодах, то путем сложения по модулю 2 знаковых разрядов можно определить знак частного. Модули делимого и делителя можно разделить, используя один из вышеописанных алгоритмов. Для выяснения переполнения необходимо выполнить пробное вычитание $A-2^{(n-1)}$ B, резервируя один разряд n-разрядного частного для знака.

Ниже приведен пример деления 16-разрядного числа A на 8-разрядное число B с восстановлением остатка.

Практическая часть

Программирование арифметических операций

Задание 1. Изучить программу для исследования арифметических операций в стартовом наборе STK500, приведенную ниже.

Программой предусмотрен ввод кода операции, 8- и 16- разрядных операндов, выполнение заданной операции и показ результатов.

В стартовом наборе STK500 всего восемь кнопок общего назначения (SW7...SW0). При тестировании арифметических операций эти кнопки используются следующим образом: кнопки SW0...SW2 - для ввода младшего (AL) и старшего байта (AH) первого операнда и одного байта второго операнда (BL), SW3...SW6 – для выполнения операций сложения, вычитания, умножения и деления, SW7 – для просмотра.

Программа 3.1

```
;Программа тестирования в STK500 двоичных арифметических операций
; сложения, вычитания, умножения, деления
;Порт PD - порт управления для выбора операндов и операций
;Порт РВ - порт индикации исходных операндов и результатов операции
;Соединения шлейфами: порт PB-LED, порт PD-SW
.include "m8515def.inc"; файл определений для ATmega8515
;назначение входов порта PD
.equ SW_op_AL = 0
                   ;кнопка выбора операнда ор AL
.equ SW op AH = 1
                   ;кнопка выбора операнда ор АН
.equ SW op BL = 2
                   ;кнопка выбора операнда ор BL
.equ SW ADD = 3
                   ;кнопка операции сложения res=op AL+op BL
.equ SW SUB = 4
                   ;кнопка операции вычитания res=op AL-op BL
.equ SW MUL = 5
                    ;кнопка операции умножения shov.res=op AL x op BL
.equ SW DIV = 6
                    ;кнопка операции деления res=op AH.op AL/op BL
.equ SW SHOW = 7
                    ;кнопка для просмотра признаков сложения-вычитания,
                    ; старшего байта произведения или остатка при делении
.def op AL = r16
                    ;1-й операнд АL
.def op AH = r17
                    ;старший байт делимого АН
.def op BL = r18
                    ;2-й операнд BL
.def res = r1
                    ;результат операции (сумма, разность,
                    ; младший байт произведения или частное)
.def show = r2
                    ; регистр признаков сложения-вычитания,
                    ; старшего байта произведения или остатка при делении
.def mul l = r21
                    ;младший байт произведения
.def mul h = r22
                    ;старший байт произведения
```

```
.def copy AH = r23
                      ; копия старшего байта делимого
.def copy AL = r24
                      ;копия младшего байта делимого
.def copy BL = r25
                      ;копия множителя
.def temp = r26
                      ;временный регистр
.def sw reg = r27
                      ; регистр состояния кнопок
.def count = r28
                      ;число операндов в таблице операндов
.def c bit = r29
                      ; счетчик циклов умножения (деления)
.macro vvod
                       ;ввод операнда
                      ; считывание байта из flash-памяти в r0
     lpm
     mov @0,r0
                      ; и пересылка в регистр операнда
     mov res, r0
     adiw zl, 1
                             ; увеличение указателя адреса на 1
     dec count
     brne exit
     ldi ZL,low(tabl op*2) ;перезагрузка начала таблицы операндов
      ldi ZH, high (tabl op*2) ; в регистр Z
      ldi count, 10
                            ;число заданных операндов в таблице 10
exit: nop
.endmacro
.org $000
;Инициализация стека, портов, адресного регистра Z
      ldi temp, low (RAMEND)
                                  ;установка
      out SPL, temp
                                   ; указателя стека
      ldi temp, high (RAMEND)
                                  ; на последнюю
      out SPH, temp
                                   ; ячейку ОЗУ
      ser temp
                                   ; настройка
     out DDRB, temp
                                   ; порта РВ
     out PORTB, temp
                                   ; на вывод
     clr temp
                                   ; настройка
     out DDRD, temp
                                   ; порта PD
      ser temp
                                   ; на
      out PORTD, temp
                                   ; ввод
      ldi ZL, low(tabl op*2)
                                  ; загрузка адреса таблицы операндов
      ldi ZH, high (tabl op*2)
                                  ; в регистр Z
      ldi count, 10
                                   ;число операндов 10
;Опрос кнопок и идентификация нажатой
LOOP: in sw reg, PIND
      sbrs sw reg,0
      rjmp f op AL
      sbrs sw reg,1
```

```
rjmp f op AH
     sbrs sw reg,2
     rjmp f op BL
     sbrs sw reg,3
     rjmp add bin
     sbrs sw reg,4
     rjmp sub bin
     sbrs sw_reg,5
     rjmp mul bin
     sbrs sw_reg,6
     rjmp div bin
     sbrc sw_reg,7
     rjmp loop
     mov res, show
     rjmp outled
;Выборка 1-го операнда из таблицы операндов
f op AL: vvod op AL
           rjmp outled
;Выборка старшего байта 1-го операнда (при делении)
f op AH:
          vvod op AH
           rjmp outled
;Выборка 2-го операнда
f op BL: vvod op BL
           rjmp outled
;Сложение 8-разрядных операндов
add bin: mov res, op AL
           add res, op BL
           in show, SREG ;выборка из регистра SREG
           rjmp outled
;Вычитание 8-разрядных операндов
sub bin:
          mov res, op AL
           sub res, op BL
           in show, SREG ;выборка из регистра SREG
           rjmp outled
;Умножение 8-разрядных операндов
mul_bin: clr mul l
                           ;очистка младшего
     clr mul h
                            ; и старшего байта произведения
     ldi c_bit,8
                            ;счетчик циклов
     mov copy BL, op BL
L1:
     clc
                            ;очистка флага С
     sbrc copy BL,0
                            ;проверка младшего бита множителя
```

```
add mul h,op AL
                            ;прибавление множимого AL
     ror mul h
                            ;сдвиг вправо
     ror mul l
                           ; 2-х байтов произведения
     lsr copy BL
                           ;сдвиг множителя вправо
     dec c bit
                           ; уменьшение счётчика циклов
     brne L1
                           ;если не 0, продолжаем умножение
     mov res, mul 1
                           ;выводимые значения - младший
     mov show, mul h
                           ; и старший байты произведения
     rjmp outled
;Деление 16-разрядного числа на 8-разрядное
div bin: sbrc op AH,7 ; ошибки исходных данных
     rjmp error
     sbrc op BL,7
     rjmp error
     tst op BL
                         ;ошибка при делении на 0
     breq error
     ср ор_АН,ор_ВL ; ошибка при переполнении
     brge error
     clr res
                           ;обнуляем частное
     ldi c bit,8
                           ; число итераций
     mov copy AH, op AH
     mov copy AL, op AL
L4:
     clc
     rol copy AL
                           ; СДВИГ
     rol copy AH
                           ; делимого
     lsl res
                           ;сдвиг частного влево
     sub copy_AH, op_BL ;вычитание делителя
     brcs recov
                           ;если остаток < 0, переход
     inc res
                           ; иначе добавить 1 в частное
     rjmp L5
recov: add copy AH, op BL ; восстановление остатка
L5: dec c bit
     brne L4
     mov show, сору АН ; пересылка остатка
     rjmp outled
error: clr temp
                           ; сигнал об ошибке деления
     out PORTB, temp
     rcall delay
     ser temp
     out PORTB, temp
     rjmp wait
```

```
outled: com res
     out portb, res
     rcall delay
wait: in sw reg, PIND
                          ;ждать, пока кнопка не отпущена
     com sw reg
     brne wait
      rjmp loop
; Задержка
DELAY: ldi r19,10
m1: ldi r20,250
m3: ldi r21,250
m2: dec r21
     brne m2
     dec r20
     brne m3
      dec r19
      brne m1
      ret
; Таблица операндов в шестнадцатеричном представлении
tabl op: .db 0xE5,0x10,0x1E,0xAA,0x6C,0xC7,0x1D,0xE2,0xD7,0x9B
```

Ввести в таблицу операндов в конце программы вместо приведенных в тексте программы 10 операндов из таблицы вариантов (табл.1).

Таблица 1. Таблица вариантов программируемых операндов в шестнадцатеричном коде

№ вар.	Беззнаковые		Числовые операнды со знаком в дополнительном коде							
	AL_0	BL_0	AL_1	BL_1	AL ₂	BL_2	AL ₃	BL_3	AL ₄	BL_4
1	0x9C	0xF0	0xF6	0x2A	0x 6F	0x5F	0x8A	0x5F	0xF6	0xB1
2	0xA6	0xE4	0xE8	0x3B	0x7E	0x6D	0x4B	0x6B	0x56	0xA6
3	0xB5	0xD7	0xD4	0xC4	0x8B	0x4B	0x6D	0x4E	0xA8	0x94
4	0xC7	0xB6	0xC7	0x5D	0x9D	0x8A	0x0C	0x8A	0x69	0x7B
5	0xD8	0xA5	0xB3	0x6E	0x4C	0x3C	0x9F	0x7D	0xB0	0xB8
6	0xE4	0x96	0xA6	0x7F	0x5A	0x9E	0x2E	0x9C	0xDC	0xE9
7	0xF3	0x8A	0x82	0x8D	0x3F	0x18	0x55	0xA8	0xCB	0xFD
8	0x80	0x7B	0x70	0x9F	0x2E	0x8F	0x8F	0xC9	0x84	0x6E
9	0x2F	0x5F	0x61	0x1C	0x1D	0xFB	0xB0	0xD4	0x9D	0x56

10	0x7D	0x64	0x59	0xB9	0x9C	0xA5	0xAC	0xF6	0xAA	0x9B
11	0x6C	0xFE	0x7A	0xAA	0xFA	0xD6	0xE7	0xE4	0xC7	0xCF
12	0x5B	0xD4	0x9B	0xCE	0xAC	0xC8	0xF5	0x8B	0x5E	0xB4
13	0x4A	0xC8	0x8C	0xDB	0xB0	0xE9	0xC3	0x92	0x90	0xF8
14	0x3E	0xA5	0x6D	0xFA	0xC9	0xB1	0xE2	0x59	0x4B	0xE0

После загрузки программы в микроконтроллер проверить работу программы на плате, перебирая операнды таблицы с помощью кнопок SW0, SW2 и наблюдая выбираемые операнды в двоичном коде на светодиодной линейке.

Сложение/вычитание двоичных чисел

Задание 2. Выполнить ряд примеров на сложение и вычитание, выбирая операнды слагаемых AL и BL нажатием кнопок SW0 и SW2. Объяснить результаты операций при нажатиях кнопки SW3 (сложение) и SW4 (вычитание), рассматривая операнды как беззнаковые числа, затем как числа со знаком. В последнем случае загружаемые из таблицы операндов программы отрицательные числа, содержащие единицу в старшем разряде, следует рассматривать в дополнительном коде. Нажатие кнопки SW7 показывает признаки результата операции, формируемые в регистре SREG (табл.2): С – перенос при сложении (заем при вычитании), Z – признак нулевого результата, N – знак результата при операциях с числами со знаком, V – переполнение разрядной сетки, S=N⊕V – знак результата вне зависимости от переполнения, Н – межтетрадный перенос (заем).

Таблица 2. Байт признаков результата

№ разряда	7	6	5	4	3	2	1	0
Флаг	-	-	Н	S	V	N	Z	С

Результаты наблюдений (исходные операнды, результаты операций и признаки) привести в табл. 3 в двоичном (A_2 , B_2) и десятичном (A_{10} , B_{10}) виде. При оценке результатов соблюдать типы обрабатываемых переменных (беззнаковые целые или целые со знаком).

Таблица 3. Результаты

Число A ₂ /A ₁₀	Число B ₂ /B ₁₀	A + B /	Признаки:
		A - B	HSVNZC
11000001/193	01111111/127	01000000 (64) /	1 0 1
Беззнаковое	Беззнаковое	01000010 (66)	1 0 0
11000001/-63	01111111/+127	01000000 (+64) /	100001

Со знаком	Со знаком	01000010 (+66)	111000

Умножение и деление целых чисел

Задание 3. Выполнить ряд примеров умножения 8-разрядных двоичных чисел. Нажатие кнопки SW5 показывает младший байт произведения, SW7 – старший байт.

Задание 4. Выполнить деление беззнаковых чисел, 16-разрядного делимого на 8-разрядный делитель, с восстановлением остатка при условиях, что делитель не равен 0 и его значение не вызовет переполнения, а также делимое и делитель заданы с нулевыми значениями старших разрядов. Если деление невозможно, выводится предупреждение путем зажигания и гашения всех светодиодов. Нажатие кнопки SW6 показывает частное, SW7 – остаток.

Выполнить 2-3 примера на деление двоичных чисел, самостоятельно подобрав делимое и делитель. Подобрать пример с максимальными значениями делимого AH.AL и делителя B, при которых частное C будет равно 0b11111111, изменив в случае необходимости программную таблицу операндов.

Запротоколировать деление 2-х операндов по шагам по образцу примера из описания алгоритма, указывая промежуточные значения в регистрах делимого (остатка) AH, AL и частного C (res).

Задание 5*. Заменить в программе операции двоичного сложения и вычитания процедурами 2-10 сложения (вычитания), воспользовавшись рекомендованной литературой. Проверить работу процедур на примерах.

Оформление отчета

Отчет должен содержать:

- а) базовую программу и алгоритм работы программы, схемы используемых алгоритмов умножения и деления;
- б) протоколы выполнения всех операций сложения, вычитания, умножения и деления с расшифровкой двоичных результатов и признаками операций по образцу табл.3.

При защите уметь выполнять операции в машинном коде над заданными операндами и определять флаги (признаки) операций.

Контрольные вопросы

- 1. Какие числа со знаком представлены кодами 0111 1111, 1000 0000, 1000 0001?
- 2. Какие беззнаковые числа представлены кодами 1000 0000, 1000 0001, 0111 1111?
- 3. Написать ряд примеров на сложение-вычитание двоичных чисел со знаком, представив отрицательные числа в дополнительном коде. Результаты перевести в 10-й вид. Определить признаки операций. Написать программы для проверки в AVR Studio 4.

4. Используя рекомендуемую литературу, написать программные процедуры для 2-10 сложения-вычитания и протестировать их на бумаге.

Рекомендуемая литература

1.	В.Я. Хартов Микроконтроллеры AVR. Практикум для начинающих. Издательство	МГТУ
	им. Н.Э. Баумана. М., 2012 г.	