
Семинар 5

Проектирование устройств управления с жесткой логикой


Автомат Мили

Схема автомата Мили



Автомат Мура

Схема автомата Мура




Организация ЭВ М ИУ6

2

Описание автомата Мура на языке VHDL

(вариант с синхронными входами и выходами)

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY control unit IS
 PORT(U: IN std_logic_vector(3 DOWNTO 1);
        clk: IN std_logic;
        rst: IN std_logic;
        V : OUT std_logic_vector ( 3 DOWNTO 1 ) );
END control unit;
ARCHITECTURE moore OF control_unit IS
 TYPE STATE_TYPE IS (s0, s1,s2,s3);
 SIGNAL current state: STATE TYPE;
BEGIN
 clocked proc : PROCESS (clk, rst)
 BEGIN
   IF (rst = '0') THEN
     current state <= s0;
   ELSIF (clk'EVENT AND clk = '1') THEN
```




M

```
CASE current state IS
                        WHEN s0 =>
                         V(3 downto 1) <= (others => '0');
                          IF (U(1)='1') THEN current state \leq s1;
                          ELSE current state <= s0; END IF;
                        WHEN s1 =>
                          V<= "001":
                         IF (U(2) = '1') THEN current state \leq s2;
                          ELSE current_state <= s1; END IF;</pre>
                        WHEN s2 =>
                         V <= "010":
                         IF (U(3) = '0') THEN current_state <= s3;
                          ELSE current state <= s0; END IF;
                        WHEN s3 =>
                         V <= "100":
                          current state <= s0;
                        WHEN OTHERS =>
                          current state <= s0;
                      END CASE;
                    END IF:
                  END PROCESS clocked_proc;
                 END moore;
                         ИУ6
Организация ЭВ
                                                         4
```

M


Тест автомат Mypa в ModelSim 6



Описание автомата Мили на языке VHDL

(вариант с синхронными выходами)

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY control unit IS
 PORT(U: IN std_logic_vector(3 DOWNTO 1);
        clk: IN std_logic;
        rst: IN std_logic;
        V : OUT std_logic_vector ( 3 DOWNTO 1 ) );
END control unit;
ARCHITECTURE mielie OF control_unit IS
 TYPE STATE_TYPE IS (s0, s1,s2);
 SIGNAL current state: STATE TYPE;
BEGIN
 clocked proc : PROCESS (clk, rst)
 BEGIN
   IF (rst = '0') THEN
     current state <= s0;
   ELSIF (clk'EVENT AND clk = '1') THEN
```




M

Описание автомата Мили на языке VHDL (окончание)

```
CASE current state IS
       WHEN s0 =>
                                           WHFN s2 =>
        IF (U(1)='1') THEN
                                                  IF (U(3) = '1') THEN
          V<="001":
                                                   V <= "000":
          current state <= s1;
                                                   current state <= s0;
         ELSIF (U(1) = '0') THEN
                                                  ELSIF (U(3) = '0') THEN
          V(3 downto 1) <= (others =>
                                                   V <= "100":
'0');
                                                   current state <= s0;
          current state <= s0;
                                                  ELSE
        FI SF
                                                   current state <= s2;
          current_state <= s0;
                                                  END IF:
        END IF:
                                           WHEN OTHERS =>
       WHEN s1 =>
                                                  current state <= s0;
        IF (U(2) = '1') THEN
                                              END CASE:
          V <= "010":
                                            END IF;
          current state <= s2;
                                          END PROCESS clocked proc;
        ELSE
          current state <= s1;
                                         END mielie;
         END IF;
```

Тест автомат Мили в ModelSim 6



Домашнее задание по курсу «ЭВМ»

В ходе выполнения домашнего задания необходимо разработать устройство управления схемного типа, обрабатывающий входное командное слово C={ABCDEF} и выдающий сигналы управления M={M0,...,Mk-1} операционному блоку в соответствии с приведенной в индивидуальном задании логикой работы.

Этап 1.

А. По диаграмме переходов автомата (Приложение 1) и описанию условий переходов и активных сигналов (дополнительный файл варианты.pdf), определить тип управляющего автомата (автомат Мили или Мура, смешанный). Выбор обосновать.

В. Произвести кодирование состояний управляющего автомата. Составить схему переходов/состояний полученного автомата. Схему представить в отчете.

Этап 2.


Разработать описание устройства управления на языке VHDL, для чего использовать приведенные в Приложении 2 шаблоны для автоматов Мили и Мура.

Разработать тестовое описание для устройства, представляющее собой генератор входных сигналов (см. Приложение 3). Тестовое описание должно обеспечивать проверку всех ветвей автомата.

Этап 3.

- А. Установить ПО ModelSim PE (или аналогичный продукт: Xilinx ISE, Altera Quartus).
- Б. Выполнить моделирование полученного теста в ПО ModelSim PE. Результаты моделирования представить в отчете.

Описание устройства управления



Варианты индивидуальных заданий по курсу ЭВМ

Таблица 1. Варианты диаграмм и активных сигналов.

Вариант	Диаграмма переходов	Активные сигналы М в состоянии											
		S1	S2	S3	S4	S5	S6						
1.	1	-	-	-	-	-	-						
2.	2	-	1	-	4, 5, 6	0,2	3,7 6						
3.	3	-	0,2	7	1,3	4,5							


Таблица 2. Условия переходов и наименование отладочной платы («@» - иначе, « X» - НЕ X, «+» - ИЛИ, 1- безусловный переход).

Вариант	Название		Активные сигналы М в состоянии														
	отладочной платы	У1	У2	У3	У4	У5	У6	У7	У8	У9	У10	У11	У12	У13	У14	У15	
1.	Spartan3	@	ABC	A_B	@	E+D	F	@	EF	@	A+_C	_A	AB	@	@	1	
2.	Nexus2	@	CD_E	A+_C	@	E+C	F	@	D_F	В	@	_AC	AB	@	@	ABCF	

Таблица 3. Активные сигналы для переходов.

Вариант		Активные сигналы М в состоянии													
	У1	У2	У3	У4	У5	У6	У7	У8	У9	У10	У11	У12	У13	У14	У15
1.	0	-	-	1,2	0,3	-	3	3	6,7	-	2,4	-	2	3,5	-

Диаграмма переходов состояний управляющего автомата




Листинг VHDL описания управляющего автомата

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
entity control unit is
   Port ( C : in STD_LOGIC_VECTOR (5 downto 0);
          clk : in STD_LOGIC;
          rst : in STD LOGIC:
          M : out STD_LOGIC_VECTOR (7 downto 0));
end control unit:
architecture hybrid of control unit is
        type STATE TYPE is (s1,s2,s3,s4,s5,s6);
        signal cur state : STATE TYPE;
begin
        clocked proc : process (clk,rst)
        begin
               if (rst = '0') then
                       cur_state <= s1;
                       M <= "00000000";
                elsif (clk'event and clk = '1') then
                       case cur state is
                                when s1 =>
                                       M <= "00000100";
                                                                             -- M2
                                       if (C(4) = '1' or C(5) = '1') then -- E or F
                                                cur state <= s2;
                                        elsif (C(2) = '1' or C(3) = '1') then -- C or D
                                               M(5) <= '1';
                                               M(6) <= '1';
                                               cur_state <= s4;
                                       elsif (C(0) = '1' \text{ or } C(2) = '1') then -- A or C
                                               M(5) <= '1':
                                               M(7) <= '1';
                                               cur state <= s6;
                                                                              -- @
                                        else
                                               cur state <= s1;
                                        end if:
                                when s2 =>
                                       M <= "10100000";
                                                                             -- M5, M7
                                       if (C(3) = '0') then
                                                                             -- not D
                                               M(4) <= '1':
                                                cur state <= s5:
```

```
elsif (C(0) = '1' \text{ and } C(1) = '0') \text{ then } -- A \& B
                                 M(2) <= '1';
                                 cur_state <= s3;
                         else
                                                                  -- @
                                 cur state <= s2;
                         end if:
                when s3 =>
                         M <= "00010010";
                                                                  -- M1, M4
                         if (C(1) = '1') then
                                                                  -- B
                                 cur state <= s1;
                         else
                                                                  -- @
                                 cur state <= s3;
                         end if;
                when s4 =>
                         M <= "00000000";
                         if (C(0) = '1' or C(2) = '1') then -- A or C
                                 M(5) <= '1';
                                 cur state <= s5;
                         else
                                                                  -- @
                                 M(6) <= '1':
                                 M(7) <= '1':
                                 cur_state <= s4;
                         end if:
                when s5 =>
                         M <= "00001001";
                                                                  -- MO, M3
                         if (C(3) = '1' \text{ and } C(5) = '0'
                                 and C(0) = '1') then
                                                                -- D & F & A
                                 cur_state <= s1;
                         else
                                                                  -- @
                                 cur_state <= s5;
                         end if:
                when s6 =>
                         M <= "01000000";
                                                                  -- M6
                         if (C(0) = '1' \text{ and } C(2) = '1') then
                                                                    -- A and C
                                 cur state <= s6;
                                                                  -- @
                         else
                                 cur state <= s5;
                         end if;
                when others =>
                         cur state <= s1;
        end case;
end if:
```

Моделирование




Пример 1


Устройство подавления дребезга

(Структурный вариант)


Диаграмма работы устройства



Этап ввода схемы устройства




□ Тестирование модели в ModelSim 6.1




□ Настройка блоков ввода/вывода в редакторе

pecypcoв (PACE)




Общий отчет по проектированию схемы устранения дребезга (структурный вариант)



□ Пример 2

Устройство подавления дребезга(Поведенческий вариант)


□ Этап ввода диаграммы автомата




Генерация VHDL описания автомата

```
🛂 StateCAD HDL Browser - C:\LABS\my_project\Drebezg\DREBEZG_STATECAD\DREBEZG_STATECA... 📮
File <u>View</u>
C:\LABS\MY PROJECT\DREBEZG\DREBEZG STATECAD\DREBEZG STATECAD\BUT IN.vhd
  VHDL code created by Xilinx's StateCAD 8.1i
  Tue Mar 06 20:39:58 2007
  This VHDL code (for use with Xilinx XST) was generated using:
  one-hot state assignment with boolean code format.
  Minimization is enabled, implied else is enabled,
  and outputs are speed optimized.
LIBRARY ieee:
USE ieee.std logic 1164.all;
LIBRARY ieee:
USE ieee.std logic unsigned.all;
ENTITY SHELL BUT IN IS
    PORT (CLK, BUT, RESET: IN std logic;
        Q OUT: OUT std logic);
END:
ARCHITECTURE BEHAVIOR OF SHELL BUT IN IS
     State variables for machine sreg
    SIGNAL STATEO, next STATEO, STATE1, next STATE1, STATE2, next STATE2, STATE3
        , next STATE3 : std logic;
    SIGNAL next CNT CLR, next CNT EN, next Q OUT, next VAR00, next VAR01, next VAR02,
       next VAR03,next VAR04,next VAR05,next VAR06,next VAR07,next VAR08,next VAR09,
       next VAR010.next VAR011.next VAR012.next VAR013.next VAR014.next VAR015.
        next VAR016,next VAR017,next VAR018,next VAR019: std logic;
    SIGNAL VARO: std logic vector (19 DOWNTO 0);
    SIGNAL CNT CLR,CNT EN,VAR00,VAR01,VAR02,VAR03,VAR04,VAR05,VAR06,VAR07,VAR08,
       VAR09, VAR010, VAR011, VAR012, VAR013, VAR014, VAR015, VAR016, VAR017, VAR018, VAR019:
        std logic;
BEGIN
    PROCESS (CLK, CNT CLR)
    BEGIN
       IF CLK='1' AND CLK'event THEN
           IF (CNT CLR='1') THEN
               VAR019 <= '0':
```


Тестирование модели автомата в StateCad




□ Описание основного модуля




Основная RTL схема устройства подавления дребезга




Основная RTL схема устройства подавления дребезга (2-я часть)



Основная технологическая схема устройства подавления дребезга




Общий отчет по проектированию схемы устранения дребезга (поведенческий вариант)



□ Пример 3

Устройство управления 7-сегментными индикаторами (Структурный вариант)


Описание декодера 7-сегментного индикатора




```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    entity led_decode is
    Port ( DH : in STD_LOGIC_VECTOR (3 downto 0);
    SEG_DATA: out STD_LOGIC_VECTOR (7 downto 0));
    end led_decode;
```

```
architecture Behavioral of led decode is
 begin
 process (DH)
  begin
      case DH is
          when "0000" => SEG DATA <= "10000001";
          when "0001" => SEG DATA <= "11001111";
          when "0010" => SEG DATA <= "10010010";
          when "0011" => SEG DATA <= "10000110";
          when "0100" => SEG DATA <= "11001100";
when "0101" => SEG DATA <= "10100100";
when "0110" => SEG DATA <= "10100000";
          when "0111" => SEG DATA <= "10001111";
when "1000" => SEG DATA <= "10000000";
          when "1001" => SEG DATA <= "10000100";
          when "1010" => SEG DATA <= "10001000";
          when "1011" => SEG_DATA <= "11100000";
          when "1100" => SEG DATA <= "10110001";
when "1101" => SEG DATA <= "11000010";
          when "1110" => SEG DATA <= "10110000";
          when "1111" => SEG DATA <= "10111000";
when others => null;
end case:
  end process;
  end Behavioral:
```


□ Создание тестового воздействия




Моделирование схемы управления 7сегментными индикаторами




□ Технологическая схема




Карта Карно (LUT4)




□ Таблица истинности (LUT4)




□ Логическая схема (LUT4)



□ Общий отчет по проектированию схемы




• Верификация проектов на ПЛИС с использованием ChipScope




- Встраиваемые средства верификации:
 - Ядро коммутации с JTAG интерфейсом (ICON);
 - Встраиваемые логические анализаторы (ILA, VIO, ATC2);
 - Генераторы последовательностей (VIO, IBERT);
 - Средства верификации встраиваемых систем(IBA/OPB, IBA/PLB);
 - Средства динамической реконфигурации (IBERT)

• Верификация проектов на ПЛИС с использованием ChipScope




• Верификация проектов на ПЛИС с использованием ChipScope




 Внешний вид стартового набора разработчика XC3S200




• Лицевая и обратная стороны стартового набора разработчика XC3S200





• Состав набора XC3S200



CAΠP Altera Quartus II

