#### รายงาน

เรื่อง 8 bit simple process

จัดทำโดย

นาย ศุภณัฐ โกศัลวิตร รหัสนักศึกษา 5901012630130

เสนอ

อาจารย์ อรอุมา เทศประสิทธิ์

รายงานนี้เป็นส่วนหนึ่งของรายวิชา Computer Organization รหัสวิชา 010123134
ภาคเรียนที่ 2 ปีการศึกษา 2560 คณะวิศวกรรมศาสตร์
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

# คำนำ

รายงานนี้เป็นส่วนหนึ่งของวิชา Computer Organization ซึ่งจัดทำขึ้นเพื่อศึกษาและออกแบบ หน่วยประมวลผลขนาด 8 bit โดยการเขียนภาษาระดับสูง ลงมาถึงภาษาระดับล่าง(MIPS) ซึ่งภายใน รายงานนี้ได้มีการออกแบบโครงสร้างลอจิกโดยการเขียนด้วย ภาษา VHDL หากมีข้อผิดพลาดประการ ใดขออภัยมา ณ ที่นี้ด้วย

ผู้จัดทำ

# วัตถุประสงค์

เพื่อเป็นการออกแบบและเรียนรู้โครงสร้างภายในของหน่วยประมวลผล ซึ่งจะเริ่มตั้งแต่ภาษา ระดับสูงและแปลงไปเป็น Assembly

# คำสั่งที่จากภาษาระดับสูงแปลงเป็นภาษา Assembly(MIPS)


High Level Languange	Assembly(MIPS)			
A + B = C	ADD \$s3 \$s1 \$s2			
A - C = D	SUB \$s4 \$s1 \$s3			
A AND B = C	AND \$s3 \$s1 \$s2			
A OR C = D	OR \$s4 \$s1 \$s3			

# องค์ประกอบมีทั้งหมด 5 ส่วนดังนี้

- Program counter (PC)
- Instruction memory
- Control unit
- Register
- Arithmetic and logic unit (ALU)

### รายละเอียดของแต่ละองค์ประกอบ

### Program Counter (PC)




#### Code VHDL


```
library ieee;
      use ieee.std logic 1164.all;
     use ieee.numeric_std.all;
   ⊟entity PC is
    port(clk : in std logic;
             now_instruction : in std_logic_vector(1 downto 0);
8
             next_instruction : out std logic_vector(1 downto 0)
9
        );
10
     end PC;
11
    □architecture Behavioral of PC is
    Lsignal next signal : std logic vector(1 downto 0);
13
    □begin
14
15
    □ process(clk)
16
17
          if falling edge(clk) then
            next_signal <= std_logic_vector(unsigned(now_instruction) + to_unsigned(1,2));</pre>
18
19
          end if;
20
        end process;
21
        next instruction <= next signal;
      end Behavioral;
```

## อธิบายการทำงาน

รับค่า input เป็น สัญญาณนาฬิกาโดยพิจารณาจากขอบขาลง และ output(next\_instruction) ที่ออกจะมีขนาด 2 bit ส่งไปที่ instruction memory พร้อมทั้งป้อนสัญญาณกลับไปเป็นสัญญาณ input อีกตัว(now\_instrucction)



### Instruction memory



#### Code VHDL


```
1
     library ieee;
      use ieee.std logic 1164.all;
     use ieee.numeric std.all;
    mentity instruction file is
 5
    =port(
        pc in : in std logic vector(1 downto 0);
 6
        Opcode : out std logic vector(1 downto 0);
8
       rs : out std logic vector(1 downto 0);
       rt : out std_logic_vector(1 downto 0);
9
10
        rd : out std logic vector(1 downto 0)
11
        --Opcode check : out std logic vector(1 downto 0)
    end instruction_file;
12
13
14
    □architecture Behavioral of instruction file is
    --signal pc_addr : std_logic_vector(1 downto 0);
15
16
     ---signal op : std logic vector(1 downto 0);
17
     type instruc type is array (0 to 3) of std logic vector(7 downto 0);
18
    Gonstant data sel : instruc type:=(
19
        "00000110", -- add $s0 $s1 $s2
20
        "01100011", -- sub $s0 $s1 $s2
        "10000110", -- and $s0 $s1 $s2
21
        "11100011" -- or $s0 $s1 $s2
22
23
       );
    ⊟begin
24
25
        Opcode <= data sel(to integer(unsigned(pc in))) (7 downto 6);
        rs <= data_sel(to_integer(unsigned(pc_in)))(5 downto 4);
26
27
        rt <= data sel(to integer(unsigned(pc in)))(3 downto 2);
28
        rd <= data_sel(to_integer(unsigned(pc_in)))(1 downto 0);
        --Opcode <= op;
29
    30
        --Opcode_check <= op;
31
      end Behavioral;
```

# อธิบายการทำงาน

รับค่า input(pc\_in) มาจาก PC ซึ่งมีขนาด 2 bit และ output ออกเป็น Opcode , rs ,rt และ rd ซึ่งใน instruction นี้ จะมีการแบ่งคำสั่งออกเป็นอย่างละ 2 bit โดยที่ 2 bit ด้านซ้ายจะเป็น opcode 2 bit ถัดมาจะเป็น rs , rt และ rd ตามลำดับ

	Name	Value at 0 ps	0 ps	80.0 ns	160.0 ns	240.0 ns	320.0 ns	400.0 ns	480.0 ns	560.0 ns	64
	Nume		0 ps								
i <u>B</u>	> pc_in	B 00		00		X 01	ı X	10	X	11	
**	> Opcode	B 00		00		X 01	ı X	10		11	
*	> rs	B 00		00		X 10	Х	00	X	10	
**	> rt	B 01	1611	01		X DC	У	01		00	
**	> rd	B 10		10		X 11	ı X	10	X	11	

#### Control unit




#### Code VHDL

```
library ieee;
 2
      use ieee.std logic 1164.all;
 3
    mentity control unit is
    □port( instruction : in std logic vector(l downto 0);
            reg_wr : out std_logic; -- if 1 avtive write register
 7
                        : out std logic vector(1 downto 0)
            alu op
 8
9
     end control_unit;
10
11
    □architecture dataflow of control unit is
12
    □begin
13
        with instruction select
14
          reg wr <= '1' when "00", -- add
                    'l' when "01", -- sub
15
16
                    '1' when "10", -- and
                    '1' when "11"; -- or
17
18
        with instruction select
          alu op <= "00" when "00",
19
                    "01" when "01",
20
                    "10" when "10",
21
                    "11" when "11";
22
     Lend dataflow;
```


## อธิบายการทำงาน

รับค่า input(instruction) มาเป็นขนาด 2 bit และส่ง output ออกไปได้แก่ reg\_wr และ alu\_op ซึ่ง reg\_wr จะมีสถานะลอจิกคือ 0 และ 1 แต่ในที่นี้จะมีสถานะลอจิกเป็น 1 ทั้งหมดซึ่งจะส่ง สถานะลอจิก 1 ไปที่ register file เพื่อเป็นการกำหนดให้ active การ write data ลงไปใน register

ส่วน alu\_op จะทำหน้าที่ส่ง address ขนาด 2 bit ไปให้ Arithmetic and logical unit (ALU) เพื่อ เป็นการกำหนดว่าจะทำคำสั่งใดใน ALU



### Register




#### Code VHDL


```
⊟entity register_file is
 4
    □port(
 5
 6
        clk : in std logic;
        wr : in std_logic; -- write control
 7
 8
        write data: in std logic vector(7 downto 0); -- write data to destination
 9
10
        srcl addr : in std logic vector(1 downto 0); -- source 1 address
11
        src2 addr : in std logic vector(1 downto 0); -- source 2 address
12
        dst addr : in std logic vector(1 downto 0); -- destination address
13
        srcl out : out std logic_vector(7 downto 0);-- source l address
14
15
        src2_out : out std_logic_vector(7 downto 0) -- source 2 address
     end register_file;
16
17
18
    □architecture Behavioral of register file is
     type registerFile is array (0 to 3) of std logic vector(7 downto 0);
19
20
    21
          "00000101",
22
          "00000111",
23
          "00000110",
          "00001111"
24
25
         );
26
    ⊟begin
27
    □ process(clk)
28
       begin
29
    if falling_edge(clk) then
           if(wr = 'l') then
30
    31
              reg(to integer(unsigned(srcl addr))) <= write data;
32
            end if;
33
         end if;
34
       end process;
35
       srcl out <= reg(to integer(unsigned(srcl addr)));</pre>
       src2_out <= reg(to_integer(unsigned(src2_addr)));</pre>
36
      end Behavioral;
37
```

## อธิบายการทำงาน

รับค่า input มาเป็นสัญญานาฬิกา (clk) โดยพิจารณาที่ขอบขาลงนอกจากนี้ยังรับ input มาเป็น address ของ rs, rt, rd (จาก code จะใช้เป็น src1\_addr, src2\_addr และ dst\_addr ตามลำดับ) และเมื่อ wr มีสถานะลอจิกเป็น 1 จะกำให้ write\_data เขียนไว้ที่ src1\_addr และหลังจากนั้นก็ส่ง output ขนาด 8 bit ออกมาคือ src1\_out และ src2\_out ตามลำดับ ซึ่งน register นี้ได้ทำการ กำหนดข้อมูลไว้ภายในแล้ว



### Arithmetic and logical unit (ALU)





#### Code VHDL

```
library ieee;
 2
      use ieee.std logic 1164.all;
      use ieee.std logic signed.all;
 3
 4
 5
    ⊟entity ALU file is
    □port(
 6
7
8
        a, b : in std_logic_vector(7 downto 0); -- srcl, src2
9
        op : in std logic vector(1 downto 0); -- select function
10
        alu result : out std logic vector (7 downto 0)
     -);
11
12
     end ALU file;
13
14
    architecture Behavioral of ALU file is
15
     Lsignal result : std logic vector(7 downto 0);
16
    □begin
17
    process(op,a,b)
18
         begin
19
            case op is
    20
              when "00" =>
21
                result <= a + b;
22
              when "01" =>
23
                result <= a - b;
24
              when "10" =>
25
                result <= a and b;
26
              when "11" =>
27
                result <= a or b;
28
             end case;
        end process;
29
30
        alu result <= result;
31
      end Behavioral;
```


## อธิบายการทำงาน

รับค่า input เป็นข้อมูลขนาด 8 bit และ op ขนาด 2 bit ซึ่ง op คือที่รับมาจะเป็น address เพื่อระบุว่าจะทำงานคำสั่งใด ถ้าเป็น "00" จะเป็น add "01" จะเป็น sub "10" จะเป็น or และ "11" จะเป็น and เพื่อคำสั่งเสร็จแล้วจะทำการส่ง output ออกไปเป็น ขนาด 8 bit





# ผลการจำลองรวมทุกองค์ประกอบ



เมื่อพิจารณาสัญญาณ clk ตมขอบขาลง เมื่อ op\_check เป็น "01" จะทำการ ADD กันระหว่าง rs\_out กับ rt\_out และได้ผลลัพธ์เป็น alu\_reult หลังจากนั้น เมื่อ op\_check เป็น "01" จะทำการ นำผลลัพธ์เมื่อ op\_check มีสถานะเป็น "00" มาใช้ต่อโดยเก็บค่าไว้ที่ rs\_out ซึ่งสถานะ "01" คือ การทำ SUB หลังจากนั้นก็จะทำ SUB ระหว่าง rs\_out และ rt\_out เมื่อเสร็จแล้ว op\_check จะไปที่ สถานะ "10" และทำคำสั่ง AND ซึ่ง rs\_out ในที่นี้จะไปนำข้อมูลมาจาก register file และหลังจาก นั้นเมื่อทำคำสั่ง AND เสร็จ op\_check ก็จะมีสถานะเป็น "11" ซึ่งเป็นคำสั่ง OR หลังจากนั้น rc\_out จะเป็นค่าของ alu\_result เมื่อตอนทำคำสั่ง AND และหลังจากที่คำสั่ง OR เสร็จแล้ว op\_check ก็จะ กลับไปที่สถานะ "00" และทำงานตามลำดับที่ได้กล่าวไปในข้างต้น