Verrou Biométrique

Spycher Adrian - Bernillon Valentin

Contexte

- Conception et implémentation d’un projet complet sur FPGA
- Mise en place d’un cahier des charges
- Proposition d’une solution complète, integrant capteur, sorties et FPGA

Objectif

Verrou Biométrique

- Système de déverrouillage biométrique
- Utilisation de la reconnaissance faciale
- Détection de proximité



Cahier des charges

Objectifs

- Déverrouillage biométrique
- FPGA sur Nexys Video
- Utilisation du processeur Microblaze (AXI4-Lite)
- Caméra et algorithme LBPH

Composants

- Capteurs de proximité
- Caméra
- Verrou magnétique
- Sortie vidéo

Sommaire

01 Architecture globale

02 Architecture détaillée

03 Conclusion

04 Démonstration

01

Architecture globale

Schéma Bloc - Architecture initiale





Schéma Bloc - Architecture adaptée



02

Architecture détaillée

Verrou - Solenoid Pull 12V

Technologie

Électromécaniques

S’ouvre lorsqu’il reçoit une **tension 12V**


Fonctionnement


Utilisation du **Pmod HB3** pour envoyer 12V

GPIO

État

Contrôle de l’ouverture avec GPIO via Vitis





Capteur de Proximité - VCNL4040

Technologie

Capteur de présence **infrarouge** et de l**umière ambiante**

Fonctionnement

Configuration via **I2C**


Émets une **interruption** lors de l'apparition ou disparition d'un objet

État

Configuration émise lors de l'initialisation de la carte

Interruption GPIO activée lors de l'approche d'un objet





Écran - VGA

Objectifs

Retransmission des données capturés par la caméra

Configurable directement depuis Vitis

Gestion de l'affichage depuis Vitis (draw_pixel, ...)

Réalisation

Création d'une IP contrôleur VGA par AXI

Utilisation d'une BRAM pour le framebuffer

Implémentation d'un contrôleur AXI BRAM

Limitation de l'affichage (test)

Etat actuel

Décalage présent

Retour vers une solution plus simple, mais plus adaptée au projet

Écran - VGA







Caméra - OV7670

Configuration

Par I2C, utilisation de l'IP AXI IIC dans Vivado

Format RGB565

Résolution 640x480

Données

Transmission ligne par ligne (VS, HS, PCLK)

Données envoyées sur les lignes **D[7:0]** au rythme du **PCLK** lorsque **HREF** est actif


Adaptation des modules VHDL

Implémentation actuelle

Configuration par IIC mise en place

Retour vidéo non testé

Intégration dans l'architecture valide




Reconnaissance Faciale - LBPH (Local Binary Patterns Histograms)


3 Étapes

- Convolution
- Création de l’histogramme
- Évaluation de la distance

LBPH 1er Étape - Convolution



LBPH 2e Étape - Création de l'Histogramme




LBPH 3e Étape - Évaluation de la Distance


Distance Euclidienne

$$D = \sum_{i=1}^{n} (hist1_i - hist2_i)^2$$

LBPH en VHDL


LBPH
start
px
Convolution
px_lbp
valid
first
start
valid
px_lbp
Création Histogramme
done
h1
Histogramme Clef
h2
Comparaison Histogramme
done
dist
<
res
TH

LBPH en VHDL


CONV
start
Pixel Encoder
px_lbp
valid
first
0
1
2
FIFO
3
4
5
FIFO
6
7
8
px

03

Conclusion

Conclusion

Bilan du Projet

- Prise en main de la création d’IP personnalisée
- Mise en place d’une architecture complète

Amélioration Possible

- Finalisation de l’architecture dans une version simplifiée
- Tests de fonctionnement de la caméra
- Mise en place d’un cahier des charges adapté au temps

Demo

Merci !