h e p i a
Haute école du paysage, d'ingénierie
et d'architecture de Genève

Printemps 2025
Session de bachelor

ACCÉLÉRATION DU REGROUPEMENT DE BRINS D'ADN SUR FPGA

ORIENTATION : SYSTÈMES INFORMATIQUES EMBARQUÉS

Descriptif : En collaboration avec l'UNIGE, et en particulier l'équipe Système d'Information, l'étudiant devra mettre en œuvre un algorithme de regroupement de brins d'ADN. Ces brins d'ADN sont utilisés pour évaluer une nouvelle manière de stocker les informations qui reposerait sur l'ADN plutôt que sur les semi-conducteurs, permettant ainsi de réduire la consommation d'énergie et l'espace nécessaire pour archiver de grandes quantités de données.

En contrepartie, la relecture de ces brins d'ADN est soumise à une plus grande probabilité d'erreurs engendrées par de possibles additions, suppressions ou substitutions de nucléotides. Pour résoude ce problème, il est nécessaire de stocker chaque brin en plusieurs millions d'exemplaires et lors de la relecture, de les regrouper en fonction de leur similarité pour ne conserver que les brins originaux.

Dans le cadre du projet DNAMIC, l'algorithme sélectionné pour effectuer ce regroupement est OneJoin. L'objectif principal du travail de Bachelor sera d'accélérer l'exécution de cet algorithme en le portant sur FPGA.

Pour des raisons de maintenabilité, le cœur de calcul devra être implémenté dans un langage de synthèse de haut niveau tel que SYCL. L'utilisation de ce langage permettra de faciliter le déploiement d'un même code sur différents types de plateformes : CPU, GPU ou FPGA, et simplifiera sa maintenance par des ingénieurs non-experts en FPGA.

Travail demandé : Le travail demandé sera réalisé sur une carte FPGA Intel Agilex 7. Les tâches attendues sont les suivantes :

- Analyse détaillée de l'algorithme OneJoin et décomposition en blocs matériels
- Familiarisation avec les outils OneAPI de Intel et du langage SYCL
- Implémentation en SYCL sur FPGA des différents blocs composant l'algorithme
- Mesure des performances en terme de latence et de consommation de ressources
- Déploiement des blocs avec le flot Acceleration Flow et démonstrateur

Candidat-e :

SPYCHER ADRIAN

Filière d'études : ISC

Professeur-e(s) responsable(s) :

GANTEL LAURENT

En collaboration avec : UNIGE

Travail de bachelor soumis à une convention de stage en entreprise : non

Travail de bachelor soumis à un contrat de confidentialité : non