Power & Memory Troubleshooting

From Device Physics to Field Debugging

전원·메모리 트러블슈팅 이론: 소자 특성부터 현장 디버깅까지

작성 2026-10-26

Contents

1 Software Symptoms, Physical Causes 3

2 Boot Chain 4

3 Reference Schematic — 실제 PMIC 회로 읽기 4

4 Power MOSFET — 스위치가 이상적이지 않은 이유 7

4.1 Gate Charge & Miller Plateau — 스위칭이 느려지는 구간 . . . 7

4.2 $R_{DS(on)}$ vs V_{GS} and Temperature — 도통 손실이 변하는 조건 . . . 8

4.3 Capacitance & Safe Operating Area — 링잉과 돌입 전류 . . . 8

4.4 Integrated Switch — PMIC 안의 스위치도 같은 물리를 따른다 . . . 9

5 MLCC — 10μF가 10μF가 아닌 이유 10

6 Converter Behavior — 데이터시트 곡선을 현장 증상으로 읽기 11

7 Capacitor Failure — 전원은 정상인데 커패시터가 타는 경우 14

7.1 Flex Crack — 기판이 휘어 MLCC가 갈라진다 . . . 15

7.2 Hot-Plug Overvoltage — 세라믹 입력 커패시터가 만드는 과전압 . . . 17

7.3 Ripple Heating & Electrolytic Wear-out — 열이 수명을 깎는다 . . . 19

7.4 Field Procedure — 탄 커패시터를 만났을 때 . . . 19

8 Analog - Digital Boundary — 아날로그와 디지털이 만나는 곳 19

8.1 Return Path — 접지 분할을 가로지르는 신호 . . . 20

8.2 Shared Rail & Ferrite Bead — 레일을 나눠 쓸 때의 공진 . . . 21

9 Oscilloscope Practice — 전원을 재는 법 23

9.1 Probing Artifacts — 측정이 측정 대상을 바꾼다 . . . 23

9.2 Trigger Strategy — 가끔 일어나는 일을 잡는 법 . . . 23

9.3 Channel Plan — 무엇을 같은 화면에 놓는가 . . . 23

9.4 Reading Waveforms — 파형을 읽는 이론 24

10 Reference Schematic — 실제 DDR 회로 읽기 25

11 DRAM Cell & Sense Amplifier — 왜 DRAM은 원래 잊어버리는가 27

12 Retention & Temperature — 뜨거우면 더 빨리 잊는다 28

13 Disturbance — Row Hammer 29

14 Field Data — 실제 서버에서 메모리는 어떻게 틀리는가 30

15 Power-up, Initialization & Training — DDR이 깨어나는 순서 31

16 Assembly — BGA 솔더 접합과 리볼링 33

17 Memory in the Field — 현장에서 메모리를 다루는 법 34

17.1 Requirements — DRAM이 요구하는 것 34

17.2 Symptoms — 메모리를 의심하는 신호 34

17.3 Scope Limits — 스코프로 메모리를 어디까지 보나 34

17.4 Margin Testing — 조건을 바꿔 원인을 몰아붙인다 35

18 Bootloader, Device Tree & Linux — 펌웨어로 보는 법 35

18.1 Device Tree — 전원과 동작점을 읽는다 35

18.2 U-Boot — 커널 이전에 확인한다 36

18.3 Linux — 런타임에 확인한다 36

19 Field Scenarios — 전형적인 시나리오 37

20 Field Kit & Checklist — 현장 키트와 체크리스트 38

21 References — 출처 39

Part I. Thinking

1. Software Symptoms, Physical Causes





Figure 9-31. Load Transient Response

전원: 부하가 바뀌는 순간 레일이 출렁인다

출처: TI TPS62130 데이터시트, Figure 9-31 (6장)



(a) Temperature stability during testing (b) Normalized retention time vs. temperature

Figure 7: Impact of temperature

메모리: 온도가 오르면 셀이 데이터를 더 빨리 잃는다

출처: Liu et al., ISCA 2013, Figure 7 (12장)


화면에는 프로그램이 죽은 것으로만 보여도, 그 아래에서는 이런 물리 현상이 일어나고 있을 수 있다. 소프트웨어 증상을 볼 때도 전원과 메모리를 같이 의심해야 한다.

현장 문제는 대개 이런 순서로 들어온다. 처음에는 소프트웨어 버그로 보고된다 (커널 oops, 앱이 죽음, 파일이 깨짐). 소프트웨어 팀이 며칠을 쓴 뒤에야 하드웨어로 넘어오는 경우가 많다. 그래서 처음부터 다음 세 가지를 중점적으로 확인해야 한다.

1. **재현성**: 항상 같은 곳에서 죽는가, 매번 다른 곳에서 죽는가. **매번 다른 함수, 다른 프로세스에서 죽으면 메모리나 전원을 먼저 의심한다.** 같은 곳에서 죽으면 소프트웨어일 가능성이 크다.
2. **조건 의존성**: 온도, 부하, 입력 전압, 보드 개체 (특정 보드만), 시간 (부팅 후 몇 초) 에 따라 달라지는가. **물리 문제는 조건을 따라간다.**
3. **단계**: 부팅의 어느 단계에서 멈추는가 (2장).

그다음에는 다음 순서로 진행한다: **증상** → **가설** → **그 가설이 맞다면 보여야 할 파형이나 로그** → **측정** → **가설 폐기 또는 확정**. 측정하기 전에 **무엇이 보이면 가설이 맞는지를 먼저 적어 두어야 한다.** 이것을 정하지 않고 스코프를 켜면 파형만 보다가 시간을 쓰게 된다.

2. Boot Chain




개념도. 레일 수, 순서, 시간 간격은 SoC와 PMIC 데이터시트의 전원 순서(Power Sequencing) 절을 따른다.

멈춘 단계	눈에 보이는 증상	주요 원인 후보	첫 측정
① 전원	시리얼에 아무것도 안 나옴, 전류가 비정상	입력 전원, PMIC OTP 설정, 전원 순서, 리셋 회로	모든 레일과 PGOOD, RESET#를 한 화면에 싱글 트리거
BootROM	아무것도 안 나오거나 다운로드 모드로 감	부트 모드 핀, 부트 미디어(eMMC/SPI) 전원	부트모드핀 전압, 부트미디어 레일
② SPL	SPL 배너는 나오는데 DRAM 초기화나 트레이닝에서 멈추거나 실패 메시지	DDR 레일, DDR 설정(타이밍·크기), 신호 무결성, 납땜	DDR 레일 리플, 트레이닝 로그
③ U-Boot	커널을 못 불러옴, 특정 장치 인식 실패	디바이스트리, PMIC 레지스터 설정, 저장장치	U-Boot 명령으로 레지스터와 DT 확인
④ 커널 이후	부하·온도·시간에 따라 리셋, 랜덤 oops, 장치가 사라짐	DVFS 전압, 열, 레귤레이터 설정, 메모리 마진	레일 + 리셋 원인 레지스터 + 커널 로그

Part II. Power: Device Physics

3. Reference Schematic — 실제 PMIC 회로 읽기


BeagleBone Black은 회로도가 공개된 오픈 하드웨어(OSHWA 인증 US000236)다. AM335x SoC, TPS65217 PMIC, DDR3L 메모리가 한 보드에 있어서 전원과 메모리를 같은 회로도로 따라갈 수 있다. 이 장에서 레일 이름과 신호 이름을 익혀 두면, 뒤의 소자 특성(4~8장)과 메모리 회로(10장), 펌웨어(18장)를 읽을 때 같은 이름으로 연결된다.



BeagleBone Black Power Management 시트 전체

출처: beagleboard/beaglebone-black, BBB-SCH.pdf, Sheet 2 (Rev D1)

시트는 왼쪽에서 오른쪽으로 읽는다. 왼쪽 위에서 AC 어댑터(5V)와 USB 5V가 PMIC의 AC, USB 핀으로 들어오고, PMIC 내부의 전원 경로 스위치를 거쳐 SYS_5V가 된다. SYS_5V는 세 벅의 입력(VIN_DCDC1~3)과 LDO 입력으로 다시 나뉜다. 오른쪽 위의 TL5209(U4)는 PMIC 바깥에 따로 둔 500mA LDO다. **이 LDO의 EN 핀이 PMIC가 만든 VDD_3V3A에 연결되어 있다.** 즉 VDD_3V3A가 먼저 올라와야 이 LDO가 켜진다. **펌웨어 없이 배선만으로 전원 순서를 만든 예**이고, 전원 순서 문제를 볼 때는 PMIC 레지스터만이 아니라 이런 EN 연결도 함께 따라가야 한다.



확대: TPS65217의 세 벅(DCDC1~3), LDO 출력, 상태 신호

출처: 같은 회로도 Sheet 2 일부

보이는 것	의미	현장에서 볼 점
DCDC1 → L1 2.2μH(1.3A) → R6 0Ω → VDDS_DDR, 1.5V 표기	DDR 메모리 전원. 메모리 문제를 볼 때 가장 먼저 재야 하는 레일이다(10장)	메모리 시험 중 리플, 부팅 때 상승 순서. R6을 떼면 이 레일 전류를 따로 잴 수 있다
DCDC2 → L2 → VDD_MPU, C12 10μF	CPU 코어. DVFS로 전압이 바뀌는 레일(18장 opp-microvolt)	주파수 전환 순간의 처짐과 상승 시간
DCDC3 → L3 → VDD_CORE, C11 10μF	SoC 나머지 코어 로직	부하 급변 시 처짐
LDO3 → VDD_1V8, LDO4 → VDD_3V3A, VLDO1 → VRTC, VLDO2 → VDD_3V3AUX	IO, RTC, 보조 3.3V. 전원 LED(D1)는 VDD_3V3AUX에 달려 있다	LED가 켜졌다고 모든 레일이 정상인 것은 아니다
PGOOD, LDO_PGOOD, INT, WAKEUP → SoC	전원 정상, 폴트 인터럽트. INT는 R1 100k로 VDD_3V3A에 풀업된 오픈 드레인	리셋 트리거 기준(9장), 폴트 레지스터 읽기
SCL, SDA	I2C로 출력 전압과 순서를 설정하고 상태를 읽는다	U-Boot pmic 명령, 리눅스 regulator 드라이버(18장)
R5, R7, R8 0Ω, R9 DNI	실장 여부로 레일 연결을 바꾼다(DNI = 실장 안 함)	회로도와 실제 실장이 같은지 눈으로 확인

출력 커패시터는 모두 10μF/16V MLCC다. 출력 전압이 1.1~1.5V로 낮아서 DC 바이어스 감소(5장)는 크지 않은 편이다. 반면 **SYS_5V에 달린 입력 커패시터는 5V가 걸리므로**, 패키지가 작으면 실효 용량이 크게 줄 수 있다. 입력 커패시터가 줄면 입력 리플이 커지고 핫플러그 과전압(7장)에도 영향을 준다.

4. Power MOSFET — 스위치가 이상적이지 않은 이유

벅 컨버터의 스위치는 MOSFET이다. PMIC 안에 들어 있어도 같은 물리를 따른다(4.4절). 현장에서 보는 발열, 링잉, EMI, 효율 저하를 이해하려면 스위치가 켜지고 꺼지는 과정을 먼저 봐야 한다.

4.1 Gate Charge & Miller Plateau — 스위칭이 느려지는 구간




Fig. 4 - Sketch Showing Breakdown of Gate Charge

게이트 전하 곡선: Q_{GS}, Q_{GD}, Miller plateau

출처: Vishay AN608A, Fig. 4




Fig. 3 - Turn-Off Transient of the MOSFET

턴오프 과도: t_4, t_5, t_6 구간

출처: Vishay AN608A, Fig. 3

왼쪽 그림의 가로축은 게이트에 넣은 전하(nC), 세로축은 게이트 전압이다. 처음 Q_{GS} 구간에서는 게이트 전압이 올라가며 채널이 열리고 드레인 전류를 모두 받는다. 그다음 Q_{GD} 구간에서는 **게이트 전압이 V_{gp}에서 평평하게 멈춘다(Miller plateau)**. 이때 넣는 전하는 모두 게이트-드레인 커패시턴스를 충전하는 데 쓰이고, 그동안 드레인 전압이 바뀐다. 마지막 구간에서 게이트 전압이 최종값까지 올라가며 온저항이 더 낮아진다.
오른쪽은 끌 때의 순서다. t_4 동안 게이트 전압이 V_{gp}까지 내려가지만 전류와 전압은 그대로다. t_5(plateau) 동안 전류는 그대로 흐르는데 V_{ds}가 올라간다. t_6에서 게이트가 문턱 전압 아래로 내려가며 전류가 0이 된다. V_{ds}가 최종값보다 위로 솟은 부분은 배선 인덕턴스에 $L \cdot di/dt$가 걸린 것이다.
전압과 전류가 동시에 큰 t_5, t_6에서 스위칭 손실이 생긴다. plateau 길이는 대략 Q_{GD}를 게이트 전류로 나눈 값이므로, **게이트 구동이 약하면**(구동 전압이 낮거나 게이트 저항이 크면) 손실과 발열이 커진다. 반대로 빠르게 끄면 di/dt가 커져 t_6의 솟음과 링잉, EMI가 커진다(4.3절 링잉 시뮬레이션, 9장 측정). 그래서 **효율과 EMI는 이 구간에서 함께 놓고 판단해야 한다**. plateau를 만드는 게이트-드레인 커패시턴스는 4.3절 그림의 C_{rss}다.

4.2 $R_{DS(on)}$ vs V_{GS} and Temperature — 도통 손실이 변하는 조건




Figure 7. On-State Resistance vs Gate-to-Source Voltage

$R_{DS(on)}$ vs V_{GS}, I_D=16A, 25°C와 125°C

출처: TI CSD17577Q3A 데이터시트, Figure 7




Figure 8. Normalized On-State Resistance vs Temperature

25°C 기준으로 정규화한 $R_{DS(on)}$ vs 케이스 온도

출처: TI CSD17577Q3A 데이터시트, Figure 8

왼쪽 그림에서 게이트 전압이 6V 이상이면 온저항은 25°C에서 약 4~4.5mΩ, 125°C에서 약 7mΩ로 거의 평평하다. 4V 아래로 내려가면 문턱 전압에 가까워져 온저항이 급격히 커진다. 오른쪽 그림은 25°C 값을 1로 놓은 비율이다. **125°C에서 약 1.45배**, -55°C에서 약 0.75배다. 두 그림은 측정 조건이 달라 비율이 정확히 같게 읽히지는 않는다. 온도가 오르면 온저항이 커지고, 손실 I^2R이 늘어 다시 온도가 오르는 **양의 되먹임**이 생긴다. 밀폐 기구에서 처음엔 괜찮다가 시간이 지나면 죽는 증상이 있다면 이 되먹임을 먼저 생각해야 한다. 이때 최대 주변 온도 곡선(6장)이 실제 한계를 보여 준다. 게이트 구동 전압은 입력 전압이나 PMIC 내부 구동 회로에서 나오므로, **입력 전압이 낮아지는 조건**(긴 케이블, 배터리 말기, PoE 전압 강하)에서는 온저항이 커져 효율과 발열이 갑자기 나빠질 수 있다.

4.3 Capacitance & Safe Operating Area — 링잉과 돌입 전류




Figure 5. Capacitance

C_{iss}, C_{oss}, C_{rss} vs V_{DS} (세로축 로그)

출처: TI CSD17577Q3A 데이터시트, Figure 5





Figure 10. Maximum Safe Operating Area

안전 동작 영역(단일 펄스, $R_{\theta JC}$=3.0°C/W)

출처: TI CSD17577Q3A 데이터시트, Figure 10

왼쪽 그림에서 C_{iss}는 약 2000pF로 거의 일정하다. C_{oss}는 0V에서 약 1200pF였다가 30V에서 약 170pF로 줄고, C_{rss}는 약 400pF에서 5V 이상이면 약 90pF로 줄어든다. 세 값 모두 전압에 따라 바뀌는 비선형 커패시턴스다.
C_{oss}는 SW 노드 링잉의 커패시턴스다. 핫 루프 인덕턴스와 만나 $f = 1/(2\pi\sqrt{LC})$로 울린다(아래 시뮬레이션). C_{oss}가 전압에 따라 바뀌므로 링잉 주파수도 입력 전압에 따라 달라진다. PSM 경부하에서 SW 노드가 울리는 것(6장 PSM 파형)도 인덕터와 이 커패시턴스의 공진이다.
오른쪽 SOA는 로그-로그 축이다. 왼쪽 위로 기운 선은 온저항 한계, 위쪽 수평선은 전류 한계, 오른쪽 수직선은 정격 30V다. 같은 10V에서도 10μs 펄스와 DC의 허용 전류는 수십 배 차이가 난다. 큰 출력 커패시터를 단 보드를 켤 때, PoE나 어댑터를 핫플러그할 때, 출력이 단락됐을 때처럼 전압과 전류가 동시에 큰 상황이 이 그림의 영역이다. 켤 때마다 드물게 스위치가 죽는다면 **돌입 전류가 SOA를 넘는지**(6장 기동 파형), 입력 과전압이 정격을 넘는지(7장) 확인해야 한다.

핫 루프 인덕턴스와 링잉 (이상화 시뮬레이션)



numpy 이상화 모델, SW 노드 200pF. 실제 제품의 값이 아니다. 루프 인덕턴스가 10배면 주파수는 약 1/3로 내려가고 솟음은 커진다.

4.4 Integrated Switch — PMIC 안의 스위치도 같은 물리를 따른다




Figure 7-3. High-Side Switch Resistance

TPS62130 하이사이드 스위치 저항 vs 입력 전압과 온도

출처: TI TPS62130 데이터시트, Figure 7-3

입력 전압 6~17V 범위에서 저항은 거의 평평하고, 온도에 따라 -40°C 약 70mΩ, 25°C 약 92mΩ, 85°C 약 114mΩ, 125°C 약 130mΩ로 커진다. **125°C 값은 25°C의 약 1.4배**로, 개별 MOSFET의 정규화 곡선(4.2절, 약 1.45배)과 거의 같다. PMIC 안에 들어 있어도 같은 실리콘 물리를 따른다는 뜻이다. 데이터시트의 효율 곡선은 대부분 25°C 조건이므로, **고온 현장의 효율과 발열은 이보다 나쁘다고 생각해야 한다.**

5. MLCC — 10μF가 10μF가 아닌 이유




Figure 1. Frequency Characteristics of Capacitors

같은 47μF, 커패시터 종류별 임피던스 vs 주파수

출처: ROHM 앱노트 62AN089E, Figure 1




Figure 2. Major Temperature Characteristics of High-dielectric constant type MLCC

고유전율 MLCC 온도 특성 (B, X5R, X7R, X7U, F)

출처: ROHM 62AN089E, Figure 2

왼쪽 그림에서 낮은 주파수 (약 10kHz 아래) 에서는 네 종류가 같은 직선을 따른다. 용량이 같으면 리액턴스 $1/(2\pi fC)$ 도 같기 때문이다. 차이는 그 위에서 생긴다. 알루미늄 전해는 약 0.3~0.4Ω에서 평평해지고 (ESR), POSCAP과 OS-CON은 약 0.02Ω까지, 세라믹은 약 1MHz 부근에서 약 3mΩ까지 내려갔다가 다시 올라간다. 바닥 이후 올라가는 부분은 ESL (부품 자체 인덕턴스) 때문이다.

벅의 스위칭 주파수 (1~2.5MHz) 는 세라믹의 바닥 근처라서, 출력 리플이 가장 작게 나온다. 대신 **세라믹은 ESR이 너무 작아 공진을 거의 감쇠시키지 못한다**. 이 성질 때문에 입력 핫플러그 과전압 (7장) 과 페라이트 비드 공진 (8장) 이 생긴다. 반대로 **전해 커패시터의 ESR은 이런 공진을 눌러 주는 댐핑 저항 역할**을 한다.

오른쪽 그림에서 X7R은 $-55 \sim 125$°C에서 약 ± 15% 안에 있고 (125°C에서 약 -12%), X7U는 125°C에서 약 -33%, **F 특성은 85°C에서 약 -75%**까지 떨어진다. 밀폐 CCTV 내부가 70~85°C라면 온도만으로도 용량이 줄고, 아래의 **DC 바이어스 감소와 곱해진다**.





Figure 3. DC voltage characteristics
Difference in size (L×W)

같은 10μF/10V, 크기별 DC 바이어스 특성

출처: ROHM 62AN089E, Figure 3 (Murata 부품 데이터)




같은 크기 3216, 정격 전압별 DC 바이어스 특성

출처: ROHM 62AN089E, Figure 5

왼쪽 그림에서 같은 10μF/10V라도 1608(0603) 크기는 3.3V에서 약 -50%, **5V에서 약 -72%**가 된다. 2012(0805)와 3216(1206)은 3.3V에서 약 -20%, 5V에서 약 -42%다. **작은 패키지일수록 크게 준다.**
오른쪽 그림에서 같은 3216 크기의 10μF 중 16V 품은 10V에서 약 -35%, 50V 품은 10V에서 약 -58%다. **정격 전압이 높다고 항상 용량이 더 남는 것은 아니다.** 차이는 유전체 재료와 층 두께 같은 부품 설계에서 오므로, 부품을 바꿀 때는 제조사의 DC 바이어스 곡선(Murata SimSurfing 등)을 직접 확인해야 한다.
실효 용량이 줄면 세 가지가 함께 바뀐다. 출력 리플이 커지고, 루프의 교차 주파수와 위상 여유가 바뀌어 부하 스텝 응답이 나빠지며(6장, 9장 루프 시뮬레이션), 입력 쪽이라면 핫플러그 공진 주파수와 과전압 크기가 바뀐다(7장).
2차 공급처 부품으로 바꾼 뒤 부하 스텝 파형이 달라졌다면 이 곡선부터 비교해야 한다.

6. Converter Behavior — 데이터시트 곡선을 현장 증상으로 읽기

이 장의 그림은 모두 TPS62130 데이터시트에서 가져왔다. 조건이 그림마다 다르므로 각 그림 설명에 조건을 적었다. 현장 파형과 비교할 때도 같은 조건인지 먼저 확인해야 한다.




V_{OUT} = 5 V

Figure 9-4. Efficiency with 1.25 MHz

효율 vs 출력 전류(로그축). V_{OUT}=5V, 1.25MHz

출처: TI TPS62130 데이터시트, Figure 9-4



F_{SW} = 2.5 MHz

TPS62130EVM

L = 2.2 µH (XFL4020)


Figure 9-38. Maximum Ambient Temperature

최대 주변 온도 vs 출력 전류. 2.5MHz, L=2.2μH, EVM

출처: TI TPS62130 데이터시트, Figure 9-38

왼쪽 그림에서 효율은 0.1mA에서 약 50%(12V 입력)와 약 42%(17V 입력)이고, 1mA에서 약 85%, 10mA~1A에서 약 89~91%, 1A 부근에서 최고 약 94%다. 입력 전압이 높을수록 조금 낮은데, 스위칭 손실이 입력 전압에 비례하기 때문이다(4.1절). 경부하 효율이 떨어지는 것은 게이트 구동과 대기 전류 같은 고정 손실 때문이고, 이를 줄이려고 PSM으로 들어간다(아래 그림).

손실은 $P_{loss} = P_{out}(1/\eta - 1)$로 계산한다. 5V 3A(15W)에서 효율이 92%라면 약 1.3W가 열이 된다. 오른쪽 그림이 이 열의 결과다. 허용 주변 온도는 0.5A에서 약 120°C, 2A에서 약 103°C, 3A에서 약 80°C로 낮아진다. 이 값은 구리 면적이 넓은 평가 보드 기준이므로, 작은 제품 보드에서는 더 낮다고 봐야 한다. 밀폐 기구에서는 바깥 기온이 아니라 **기구 안 온도로 이 곡선을 읽어야 하고**, 온도가 오르면 스위치 저항도 커지므로(4.4절) 실제 여유는 더 줄어든다.




V_{IN} = 12 V_{OUT} = 3.3 V with 50 mV/Div

Figure 9-30. PWM-PSM-Transition

PWM과 PSM 사이 전환. V_{IN}=12V, V_{OUT}=3.3V(50mV/칸), 2ms/칸

출처: TI TPS62130 데이터시트, Figure 9-30



I_{OUT} = 10 mA

ure 9-37. Typical Operation In Power Save Mode

PSM 동작 파형, I_{OUT}=10mA. SW 5V/칸, V_{OUT} 20mV/칸, 2μs/칸

출처: TI TPS62130 데이터시트, Figure 9-37

왼쪽 그림은 부하 전류(보라)를 사인파로 바꾸면서 인덕터 전류(초록)와 출력 전압(파랑)을 본 것이다. 부하가 클 때 인덕터 전류는 일정한 폭의 띠(PWM 리플)이고, 부하가 작아지는 골짜기에서 띠가 짙은 덩어리로 바뀐다. 이 구간이 **펄스를 띄엄띄엄 내는 PSM**이다. 출력 전압 띠의 폭도 모드에 따라 조금 달라진다.

오른쪽 그림이 그 PSM을 확대한 것이다. 스위칭 펄스가 수 μs 간격으로 하나씩 나오고, 펄스 직후 SW 노드(하늘색)가 작게 울린다. 인덕터 전류가 0이 된 뒤 인덕터와 스위치의 C_{oss}(4.3절)가 공진하는 것이므로 **고장이 아니다**. 출력 전압은 펄스마다 조금 올랐다가 다음 펄스까지 천천히 내려가는 톱니 모양이다.

펄스 간격은 부하에 따라 바뀐다. 부하가 더 작아지면 간격이 길어져 스위칭 주파수가 **kHz 대역(가청 대역)**까지 내려올 수 있다. 특정 부하에서만 잡음이 보이거나, 인덕터나 세라믹 커패시터에서 소리가 나거나, 오디오와 아날로그 센서에 잡음이 섞인다면 모드 전환을 의심해야 한다. 이런 잡음은 아날로그 쪽으로 넘어가는 경로(8장)와 함께 봐야 한다. **강제 PWM 모드로 바꿔 증상이 사라지는지**가 가장 빠른 확인 방법이다.




Figure 9-31. Load Transient Response

부하 스텝 0.5→3→0.5A. V_{OUT} 200mV/칸, 100μs/칸

출처: TI TPS62130 데이터시트, Figure 9-31




Figure 9-35. Start-Up Into 3 A

3A 부하로 기동. EN, PG 5V/칸, V_{OUT} 1V/칸, 400μs/칸

출처: TI TPS62130 데이터시트, Figure 9-35

왼쪽 그림에서 부하가 0.5A에서 3A로 뛰는 순간 출력 전압이 아래로 찍히고, 3A에서 0.5A로 떨어지는 순간 위로 튄다. 크기는 둘 다 세로 한 칸(200mV) 안팎이고, 수십 μs 안에 원래 값으로 돌아온다. 인덕터 전류(초록)는 루프가 따라가는 속도만큼 기울어져 올라간다. 처짐 크기와 회복 시간이 루프 성능이고, **출력 커패시터의 실효 용량**(5장)과 위상 여유(9장 시뮬레이션)가 이것을 정한다. NPU 추론이 시작되는 순간처럼 부하가 급변하는 제품에서는 이 처짐이 **리셋 문턱(PGOOD, SoC 저전압 감시)**에 닿는지 확인해야 한다.

오른쪽 그림에서 EN이 올라가고 잠시 뒤 출력 전압이 경사로 올라간다. 경사 구간은 약 4칸, 즉 **약 1.5ms다(소프트 스타트)**. 출력이 목표값에 닿을 때 PG가 올라간다. 인덕터 전류는 출력 커패시터 충전 전류와 3A 부하 전류를 합한 만큼 흐른다. 소프트 스타트가 짧거나 출력 커패시터가 크면 이 돌입 전류가 커져 전류 제한에 걸리고, 기동이 실패하거나 스위치 SOA(4.3절)를 압박한다. PG가 올라가는 시점은 다음 단계(다른 레일의 EN, SoC 리셋 해제, DDR 초기화, 15장)의 출발점이므로, **기동 파형은 항상 PG와 함께 찍어야 한다**.




Figure 9-28. Power Supply Rejection Ratio

입력 리플 제거비(PSRR) vs 주파수. V_{OUT}=3.3V, 1A, C_{IN}=10μF, C_{OUT}=22μF

출처: TI TPS62130 데이터시트, Figure 9-28

입력 12V, 17V에서 PSRR은 100Hz에서 약 75dB, 1kHz에서 약 70dB, 10kHz에서 약 65dB이고, 50kHz 이상에서 빠르게 떨어져 **1MHz에서는 약 20dB**다. 입력 5V(출력 3.3V와 차이가 작음)에서는 10~20kHz에서 약 43dB로 먼저 떨어진다. 20dB는 입력 잡음의 1/10이 출력에 남는다는 뜻이다.
앞단 컨버터(어댑터, PoE 모듈의 DC-DC)의 스위칭 잡음은 수백 kHz 이상에 있으므로, **벅 하나로는 충분히 걸러지지 않는다**. 카메라 센서의 아날로그 전원이나 ADC 기준 전압처럼 잡음에 민감한 레일에 LDO나 LC 필터를 한 단 더 두는 이유가 이것이다(8장). 출력에 잡음이 보이면 입력에도 같은 주파수가 있는지 **두 채널로 함께 재야 한다**(9장).

7. Capacitor Failure — 전원은 정상인데 커패시터가 타는 경우

현장에서 레귤레이터 출력은 정상인데 커패시터 하나가 타 있거나, 커패시터가 단락되어 레일 전체가 내려가 있는 경우가 꽤 있다. 커패시터는 전원 회로에서 가장 수가 많고, 기판 굽힘, 납땜 열, 습기, 과전압, 리플 발열을 직접 받는 부품이다. **원인은 크게 네 가지로 나눠 생각해야 한다**.

7.1 Flex Crack — 기판이 휘어 MLCC가 갈라진다




Figure 1. Typical Flex Crack

전형적인 굽힘 균열(flex crack) 단면

출처: KEMET, "Flex Crack Mitigation," Tech Topics, 2008, Figure 1





Figure 4. Parts located near connectors can be susceptible to board flex stress.


커넥터 근처 부품은 굽힘 응력을 받기 쉽다

출처: KEMET, Flex Crack Mitigation, Figure 4



균열이 서로 다른 극성의 전극을 이으면 단락이 된다

출처: KEMET, Flex Crack Mitigation, Figure 5



균열 모양으로 원인을 구분한다: 빨강 굽힘, 초록 열충격, 파랑 기계 손상


출처: KEMET, Flex Crack Mitigation, Figure 6

KEMET 자료에 따르면 **고객 불만 중 1위 고장 모드가 굽힘 균열로 인한 절연 저항 저하**다. 세라믹은 단단하고 잘 깨지는데 PCB는 휘기 때문에, 기판이 휘면 응력이 납땜부를 통해 세라믹 몸체로 그대로 전달된다. 응력이 생기는 때는 **커넥터 체결과 사용, 패널 분리(V-cut, 라우팅), 나사 체결과 하우징 조립**이다.


굽힘 균열은 단자 가장자리 근처에서 시작해 단자 면 쪽으로 비스듬히 올라가는 특징이 있다(오른쪽 아래 빨간 선). 균열이 생겼다고 바로 고장 나지는 않는다. 균열 틈으로 **습기나 이온이 들어가** 서로 다른 극성의 전극 사이에 전류 경로가 생겨야 고장이 된다. 그래서 출하 시험을 통과하고 **설치 후 습한 환경에서 시간이 지나 단락되는 경우**가 생긴다.

단락 저항이 낮으면 레귤레이터가 전류 제한이나 hiccup으로 들어가 레일이 내려간다. **단락 저항이 애매하게 높으면**(수 Ω~수십 Ω) 레귤레이터는 전압을 유지한 채 그 커패시터로 계속 전류를 밀어 넣는다. 이때 **커패시터 한 점에 열이 집중되어 타게 된다**. 전원은 정상인데 커패시터만 탄 경우가 대개 이 경우다. 입력 쪽(어댑터 12V, PoE 48V)은 전압과 공급 전류가 커서 타는 정도도 심하다.


현장 대책은 부품 배치에서 시작해야 한다. KEMET은 MLCC를 **기판 가장자리, 나사, 스루홀 커넥터에서 멀리 두고**, 기판 가장자리와 평행하게 배치하고, 솔더 양을 줄이고, 작은 칩을 쓰라고 한다. 입력처럼 단락되면 안 되는 위치에는 균열이 나도 단락되지 않게 설계한 부품(**플렉시블 단자, 오픈 모드, 직렬 전극형**)을 쓸 수 있다.



a) Manufacturing defect: CDR 0.1 µF 100 V capacitor that failed due to delamination at ~1.5 kohm during board-level testing



b) Manufacturing defect: voids and delaminations (knit line cracks).




c) Assembly-related defect: flex crack.



d) Assembly-related defect: thermal shock cracking.



e) Cracking caused by manual soldering.



f) Cracking caused by touch-up after reflow soldering.

Figure 1.2 Different types of cracks in MLCCs

MLCC 균열의 종류: (a) (b) 제조 결함, (c) 조립 중 굽힘 균열, (d) 열충격 균열, (e) 수납땜으로 인한 균열, (f) 리플로 후 인두 수정으로 생긴 균열 (X-ray)

출처: A. Teverovsky, "Cracking Problems in Low-Voltage Chip Ceramic Capacitors," NASA NEPP, 2018, Figure 1.2

NASA 보고서는 우주용 전자장비에서도 MLCC 고장의 주원인이 균열이라고 정리한다. 균열은 조립, 취급, 시험 중에 생기는 경우가 많고, 특히 **수납땜과 재작업이 상황을 악화시킨다**. 또 **표준 절연 저항 시험은** 상온에서 흡수 전류가 지배적이라 균열에 둔감해서, **균열이 있는 부품을 걸러 내지 못할 수 있다**고 지적한다. 현장 수리에서 인두로 MLCC를 다시 붙였다면 그 부품은 처음부터 의심해야 하고, 리볼링 (16장) 처럼 재작업이 들어간 보드는 같은 이유로 신뢰성이 낮다고 봐야 한다.




Figure 5. An overall (a) and close-up (b) views of a shorting crack in 0.1 µF 16 V PME capacitor. The part was tested at 6 V and started showing increased and unstable leakage currents after 110 hr at room temperature and the failed eventually short circuit due to silver electromigration after 50 hr at 60 °C. (Pictures courtesy of Ron

균열을 따라 은 (Ag) 이 이동해 단락된 0.1μF 16V 커패시터 단면

출처: Teverovsky, NASA NEPP 2018, Figure 5




Figure 5.2. An example of a catastrophic failure caused by copper dendrites growth on a surface of a BME, 1 µF 50 V, case size 1812, capacitor. These dendrites grew for 5 min at 3 V, 95% RH, but the short circuit failure occurred when a rated voltage was applied after the testing. An overall SEM image is overlapped with EDS mapping and the top insert shows the area of a blown dendrite resulted in damage of ceramic, and the bottom shows a clos-up of a copper dendrite.

표면 덴드라이트 성장 후 정격 전압에서 터진 1μF 50V 1812 커패시터

출처: Teverovsky, NASA NEPP 2018, Figure 5.2

왼쪽은 6V로 시험한 부품이 110시간 뒤 누설 전류가 불안정해지고, 60°C에서 50시간 뒤 **은 이동(electromigration)**으로 결국 단락된 사례다. 오른쪽은 습도 85%, 3V에서 구리 덴드라이트가 5분 만에 자랐고, 시험 후 정격 전압을 걸자 덴드라이트가 터지며 세라믹이 손상된 사례다. 보고서는 가는 덴드라이트가 단락을 만들었다가 전류에 녹아 끊어지는 일이 반복되면 **간헐적인 고장**이 된다고 설명한다. 현장에서 **습한 날 가끔 리셋되고 마르면 괜찮아지는 증상**이 있다면 이 메커니즘을 의심해야 한다. 굵은 덴드라이트가 생기면 단락 저항이 낮아져 큰 전력이 한 점에 몰리고, **국부적으로 녹거나 타는 고장**이 된다.

7.2 Hot-Plug Overvoltage — 세라믹 입력 커패시터가 만드는 과전압





Figure 1. Block Diagram of Wall Adapter and Portable Device Connection

어댑터를 먼저 켜고 기기에 꽂는 상황의 등가 회로

출처: G. Perica, "Ceramic Input Capacitors Can Cause Overvoltage Transients," Linear Technology AN88, 2001, Figure 1



2. Input Voltage Transients Across Ceramic Capacitors

24V 입력, 세라믹 C_{IN}에서 측정한 과도 전압(최대 57.2V)

출처: Linear Technology AN88, Figure 2, Table 1

어댑터를 콘센트에 먼저 꽂아 두고 출력 잭을 기기에 꽂으면, **케이블 인덕턴스(1~10μH)와 세라믹 입력 커패시터가 직렬 공진 회로**가 된다. 세라믹은 ESR이 매우 작아(5장) 감쇠가 거의 없으므로, 커패시터 전압이 **입력 전압의 거의 두 배**까지 솟는다. AN88의 측정에서 24V 입력, 10μF와 1μH 조합은 **57.2V까지 올라갔고**, 22μF에서는 약 41V였다. 10μF와 10μH에서는 약 50V에서 컨버터의 동기 MOSFET이 애벌런치로 에너지를 받는 평평한 구간이 보였다. 즉 스위치가 **SOA(4.3절) 밖에서 동작한 것이다**.

이 과전압은 레귤레이터 IC를 죽이기도 하지만, **입력 커패시터와 TVS를 반복해서 때린다**. 정격 전압에 가깝게 고른 세라믹이 반복 과전압을 받으면 유전체가 약해지고, 균열이 있는 부품이라면 단락으로 이어질 수 있다. 전원 IC는 살아 있는데 입력 커패시터만 탄 현장에서는 **어댑터 핫플러그와 케이블 길이를 먼저 물어봐야 한다**.

is added across the input.




Figure 4. Optimizing Input Circuit Waveforms for Reduced Peak Voltage


Table 3. Peak Voltages of Waveforms In Figure 4 with 22µF Input Ceramic Capacitor and Added Snubber

TRACE	SNUBBER TYPE	V_{IN} PEAK (V)
R1	None	40.8
R2	22µF Ceramic + 0.5Ω In Series	30
R3	22µF Tantalum AVX, TPS Series	33
R4	30V TVS, P6KE30A	35
Ch1	47µF, 35V Aluminum Electrolytic Capacitor	25

댐핑 방법별 피크 전압: 대책 없음 40.8V, 세라믹+0.5Ω 직렬 30V, 탄탈 33V, TVS 35V, 47μF 알루미늄 전해 25V

출처: Linear Technology AN88, Figure 4, Table 3 (22μF 세라믹, 24V 입력)

12V 어댑터 핫플러그 (이상화 시뮬레이션)



numpy 모델: 케이블 2μH, 루프 저항 50mΩ, 세라믹 10μF. AN88의 대책(47μF 전해, ESR 0.44Ω)을 같은 모델에 넣었다. 실제 값은 케이블, 커넥터, 부품마다 다르다.

대책은 공진을 감쇠시키는 것이다. 세라믹과 병렬로 **ESR이 있는 전해 커패시터**를 두거나, 세라믹에 작은 저항(약 0.5Ω)을 직렬로 넣은 가지를 하나 더 두면 된다. TVS는 피크를 자르지만 동작 전압과 클램프 전압 사이의 여유가 작아서 **단독 대책으로는 부족하다.** 12V 어댑터 제품이라면 입력 부품은 최소 25V급, PoE(최대 57V) 입력이라면 100V급을 기준으로 생각해야 하고, **실제 케이블을 꽂아 입력 파형을 스코프로 찍어 확인해야 한다**(9장, 싱글 트리거).

7.3 Ripple Heating & Electrolytic Wear-out — 열이 수명을 깎는다

전해 커패시터는 **리플 전류가 ESR에서 만드는 열**($I_{rms}^2 \cdot ESR$)과 주변 온도로 수명이 정해진다. Cornell Dubilier의 응용 가이드는 고장률 모델에 $2^{(T_c - T_m)/10}$ 항을 넣어, 내부(core) 온도가 10°C 오를 때마다 **노화가 두 배로 빨라진다**고 설명한다. ROHM 자료도 같은 경험칙(10°C마다 수명 절반)을 쓴다. 이 식의 온도는 주변 온도가 아니라 **커패시터 내부 온도**이므로, 리플 발열과 옆 부품의 열이 모두 들어간다. 105°C 2000시간 정격 부품을 65°C에서 쓰면 이론상 약 16배(약 3.6년)가 되지만, 85°C 기구 안에서는 **4배(약 8000시간, 1년이 안 됨)**밖에 안 된다.
수명이 다해 가는 전해 커패시터는 전해액이 말라(dry-out) **ESR이 커지고 용량이 준다**. 그러면 리플이 커지고, 리플이 ESR에서 더 큰 열을 만들어 **노화가 빨라지는 되먹임**이 생긴다. 끝에는 압력 방출 밴트가 부풀거나 터진다. 현장에서 오래 쓴 장비의 리플이 커지고 부하 스텝에서 리셋이 나기 시작했다면(14장 사용 기간과 오류의 관계와 같은 모양) **전해 커패시터의 ESR을 재 봐야 한다**. 상단이 부풀었는지 눈으로 먼저 본다.
MLCC도 리플 전류로 발열한다. 입력 커패시터 하나가 리플을 대부분 받도록 배치되었거나, DC 바이어스로 실효 용량이 줄어 리플 전압이 커지면 그 부품만 뜨거워진다. 열화상 카메라로 보면 정상 동작 중에도 **커패시터 하나만 밝게 보이는 경우**가 있다.

7.4 Field Procedure — 탄 커패시터를 만났을 때


순서	할 일과 이유
1. 사진과 위치	타기 전에 무엇이었는지(입력, 출력, 아날로그 필터)와 주변 부품(커넥터, 나사, 기판 가장자리)을 기록한다. 굽힘 균열인지 판단하는 첫 근거다
2. 단락 위치 찾기	레일이 단락이면 저항계로는 어느 부품인지 모른다. 낮은 전압·전류 제한(예: 1V, 1A)으로 레일에 전류를 넣고 열화상이나 손끝으로 뜨거운 부품을 찾는다. 같은 레일의 커패시터 중 하나가 원인이다
3. 레일 조건 확인	그 레일의 정상 전압, 핫플러그 과도 전압, 리플을 잰다. 정격 대비 여유와 공진 감쇠가 있는지 본다
4. 환경	습도, 결로, 온도 사이클, 설치 시 나사 체결이나 브래킷 휨이 있었는지 묻는다
5. 재작업 이력	수납땜, 인두 수정, 리볼링 이력이 있으면 기록한다
6. 본사 분석	같은 위치에서 반복되면 부품을 떼어 단면 분석(균열 모양으로 굽힘, 열충격, 기계 손상 구분)을 의뢰한다

8. Analog – Digital Boundary — 아날로그와 디지털이 만나는 곳

AI CCTV 보드에는 이미지 센서 아날로그 전원, 오디오 코덱, ADC, PLL 같은 아날로그 블록과 SoC, NPU, DDR 같은 디지털 블록이 함께 있다. 두 영역이 만나는 곳을 그냥 연결하면(같은 레일을 필터 없이 나눠 쓰거나, 접지를 아무 데서나 잇거나, 신호가 접지 분할을 가로지르면) **디지털 전류가 아날로그 쪽으로 넘어간다**. 증상은 **영상 줄무늬, 오디오 잡음, ADC 값 흔들림, PLL 락 실패**처럼 소프트웨어 문제로 보이는 형태로 나타난다.

8.1 Return Path — 접지 분할을 가로지르는 신호


Figure 1. Signal traces crossing a split on ground plane



신호선이 접지면 분할을 가로지르면 귀환 전류가 우회한다

출처: S. Pithadia, S. More, "Grounding in mixed-signal systems demystified, Part 2," TI Analog Applications Journal, 2Q 2013 (SLYT512), Figure 1

Figure 2. Split planes connected at power supply




두 접지면을 전원에서만 이으면 귀환 루프가 가장 커진다

출처: TI SLYT512, Figure 2

고주파 신호의 귀환 전류는 **신호선 바로 아래 접지면을 따라 돌아오려고 한다.** 그런데 신호선 아래 접지면이 아날로그와 디지털로 갈라져 있으면, 귀환 전류는 **두 접지면이 이어진 곳까지 돌아가야 한다.** 이 큰 루프는 인덕턴스가 커서 접지 전위를 흔들고, 전자파를 내보내고, 근처의 작은 아날로그 신호에 잡음을 넣는다. TI 자료는 **두 접지면을 전원에서만 이으면 루프가 가장 커지고**, 길게 이어진 두 접지면이 **안테나처럼 동작한다**고 설명한다.


Figure 4. Ground-plane layouts



(a) 분할 접지면, (b) 하나의 접지면을 영역으로 나눈 배치

출처: TI SLYT512, Figure 4


Figure 5. Improperly routed digital signal trace



디지털 신호를 아날로그 영역으로 잘못 배선한 경우

출처: TI SLYT512, Figure 5

TI가 권하는 방법은 **접지면은 하나로 두고, 부품과 배선을 아날로그 영역과 디지털 영역으로 나눠 배치**하는 것이다(오른쪽 (b)). 그러면 디지털 귀환 전류가 디지털 신호선 아래에만 머문다. 대신 오른쪽 그림처럼 디지털 신호선이 아날로그 영역을 지나가면 귀환 전류도 따라 들어오므로 배선 규칙을 지켜야 한다. 꼭 분할해야 한다면 **한 곳에 다리(bridge)를 만들고** 모든 신호가 그 위로 지나가게 한다.




혼합 신호 소자의 접지: AGND와 DGND를 소자 바로 아래에서 짧게 잇는다

출처: TI SLYT512, Figure 6

ADC나 코덱처럼 아날로그 핀과 디지털 핀을 함께 가진 소자는, **그 소자 바로 아래에서 AGND와 DGND를 가장 짧게 잇는다.** 이 점이 시스템의 기준 접지점(star point)이 된다. 회로도에서 AGND와 DGND가 다른 이름으로 그려져 있으면, 레이아웃에서 **실제로 어디에서 이어졌는지 확인해야 한다.** 이어진 곳이 전원 입력 근처 한 점뿐이라면 위의 큰 루프 문제가 생긴다.

8.2 Shared Rail & Ferrite Bead — 레일을 나눠 쓸 때의 공진



e 6. ADP5071 spectral output at 5 mA load.

비드+10nF 필터(감쇠 없음): 약 2.5MHz에서 오히려 잡음이 커진다

출처: J. Eco, A. Limjoco, "Ferrite Beads Demystified," Analog Dialogue 50-02, 2016, Figure 6





Figure 9. ADP5071's spectral output plus a bead and capacitor low-

같은 회로에 감쇠 가지(1μF+2Ω)를 더한 결과: 2.4MHz 리플 5dB 감소

출처: Analog Dialogue 50-02, Figure 9

디지털 레일을 아날로그 블록과 나눠 쓸 때 흔히 페라이트 비드와 커패시터로 필터를 만든다. ADI 자료는 **이 필터가 오히려 잡음을 키울 수 있다**고 보여 준다. 비드는 수십 MHz 아래에서는 손실이 거의 없는 인덕터처럼 동작하고, 여기에 ESR이 작은 세라믹 커패시터가 붙으면 **Q가 높은 LC 공진기**가 된다. 공진 주파수가 보통 0.1~10MHz에 생기는데, 이 대역이 **DC-DC 컨버터의 스위칭 주파수와 겹친다**. 왼쪽 그림에서 공진이 약 2.5MHz에 생겨 2.4MHz 스위칭 리플이 줄기는커녕 **약 10dB 커졌다**. 경부하일수록 더 나쁘다.

또 비드에 DC 전류가 흐르면 **인덕턴스와 임피던스가 크게 준다**. ADI는 정격 전류의 약 20%에서 쓰라고 권하는데, 그 20% 전류에서도 인덕턴스가 **6A 비드는 약 30%, 3A 비드는 약 15%**로 떨어진 예를 보여 준다. **정격 전류는 온도 상승 기준일 뿐** 필터로 쓸 수 있는 동작점이 아니다. 데이터시트의 100MHz 임피던스 값만 보고 고르면 실제 동작 전류에서는 필터가 거의 동작하지 않을 수 있다.



numpy 모델: 비드 0.405μH(ADI 예의 공진 2.5MHz에 맞춤), 손실 30Ω 병렬, 부하 1kΩ. 측정값(약 10dB)과 크기는 다르지만 경향은 같다.

감쇠 가지가 공진을 누르는 **원리는 핫플러그 과전압**(7장)과 같다. ESR이 작은 세라믹만으로 만든 LC 회로는 어디에 있든 공진하고, **저항 성분을 하나 넣어야 감쇠된다**. 그래서 아날로그와 디지털이 만나는 곳을 볼 때 다음 순서로 확인해야 한다.

확인할 곳	문제가 될 때의 모습	측정과 대책
아날로그 전원을 디지털 레일에서 바로 가져왔는가	영상 줄무늬, 오디오 험, ADC 값 흔들림. 스위칭 주파수나 DDR, NPU 동작 주기와 같은 주기의 잡음	아날로그 레일 AC 결합 측정, FFT로 주파수 확인. LDO나 감쇠된 LC 필터 추가
비드+세라믹 필터에 감쇠가 있는가	필터를 넣었더니 특정 주파수 잡음이 더 커짐	필터 앞뒤를 동시에 측정. 전해 커패시터나 RC 감쇠 가지 추가
AGND와 DGND가 어디서 이어졌는가	디지털 부하가 바뀔 때 아날로그 기준이 같이 움직임	두 접지 사이 전압을 짧은 접지 스프링으로 측정
신호가 접지 분할을 가로지르는가	특정 인터페이스(MIPI, I2S, SPI)가 동작할 때만 잡음, 전자파 시험 불합격	레이아웃 확인. 다리 위로 배선하거나 접지면 연결
경계의 커패시터 정격	경계 필터 커패시터가 과전압·공진 리플로 발열 또는 소손	공진 주파수에서 커패시터 전압과 온도 확인(7장)

Part III-0. Measurement

9. Oscilloscope Practice — 전원을 재는 법

9.1 Probing Artifacts — 측정이 측정 대상을 바꾼다

주제	현장에서의 의미
접지 리드	15cm 접지 리드는 그 자체가 수백 nH 루프다. 스위칭 노드 근처에서 실제로 **없는 링잉을 만든다**. 리플과 링잉은 접지 스프링(팁-배럴 방식)으로 잰다.
대역 제한	리플 사양은 보통 20MHz 대역 제한 조건이다. 사양과 비교할 때는 대역 제한을 켜고, 링잉과 스파이크를 볼 때는 끈다. 둘을 섞어 보고하면 논쟁이 생긴다.
프로브 감쇠	10:1 프로브는 작은 리플에서 스코프 바닥 잡음이 10배로 보인다. mV 단위 리플은 1:1 패시브 프로브나 전용 레일 프로브가 낫다.
결합 방식	AC 결합으로 리플을 확대해 보되, 레일의 DC 레벨과 처짐은 DC 결합으로 따로 본다. AC 결합은 느린 처짐(부하 스텝 뒤 회복)을 왜곡한다.
접지 전위	스코프 접지는 보통 대지 접지에 연결된다. 측정 대상의 GND가 대지 전위가 아니면 접지 클립을 대는 순간 단락이 된다(현장에서 차단기가 내려가는 사고). 차동 프로브나 절연 입력 스코프를 쓴다.

9.2 Trigger Strategy — 가끔 일어나는 일을 잡는 법


- **리셋을 기준으로 잡는다**: RESET# 또는 PGOOD 하강 에지에 노멀 트리거를 걸고, 프리트리거 구간을 넓게(화면의 70~90%) 둔다. 리셋 직전에 어느 레일이 먼저 흔들렸는지가 보인다.
- **레일 처짐을 기준으로 잡는다**: 의심 레일에 "정상값의 −5% 아래로 내려가면" 트리거(에지 또는 런트, 윈도 트리거). 몇 시간 걸어 두고 잡히는지 본다. 끝까지 안 잡히면 그 레일은 원인 후보에서 낮춰도 된다.
- **세그먼트 메모리**: 드물게 반복되는 이벤트를 여러 번 잡아 겹쳐 본다. 매번 같은 모양이면 같은 원인이다.
- **소프트웨어 신호를 트리거로 쓴다**: 펌웨어에서 GPIO 하나를 의심 동작 직전에 토글하게 만들면, **코드의 위치와 파형을 같은 시간축에 놓을 수 있다**. 가장 강력하고 가장 싼 방법이다.


9.3 Channel Plan — 무엇을 같은 화면에 놓는가

4채널이면 대개 이렇게 쓴다: **입력 전압, 의심 레일, 리셋 또는 PGOOD, 소프트웨어 마커 GPIO**. 전류가 궁금하면 전류 프로브나 작은 션트 저항을 레일에 넣는다. 원인과 결과를 한 화면에 두어야 순서를 말할 수 있다.

9.4 Reading Waveforms — 파형을 읽는 이론

보이는 파형	물리적 의미	다음 확인
입력이 먼저 처지고 PMIC 출력이 따라 처짐	입력 쪽 공급 능력 부족, 케이블·커넥터 저항, 어댑터 전류 제한	입력 전류 파형, 어댑터 사양, 입력 커패시터
PMIC 출력만 처지고 입력은 정상	레귤레이터 전류 제한, 루프 응답 부족, 출력 커패시터 부족	PMIC 폴트 레지스터, 부하 전류, 출력 커패시터 실효값
부하 스텝 뒤 감쇠 진동	위상 여유 부족	출력 커패시터 변경 이력, 피드포워드 커패시터
수백 MHz 링잉	핫 루프 인덕턴스 또는 측정 아티팩트	접지 스프링으로 다시 측정, 레이아웃
레일이 꺼졌다 다시 켜짐 (hiccup)	과전류 보호 반복	단락, 돌입 전류, 큰 부하 커패시터
서서히 떨어지다 꺼짐	열 셧다운 가능성	칩 온도, 꺼진 뒤 식으면 다시 켜지는지






numpy로 만든 이상화 모델 (“전원 기초 학습 가이드” 시뮬레이션 B, E). 현장 파형을 볼 때 비교 기준으로 쓴다.

Part III. Memory: Device Physics


10. Reference Schematic — 실제 DDR 회로 읽기



BeagleBone Black DDR3 Memory 시트 (4Gb DDR3L, 16비트 한 칩)


출처: beagleboard/beaglebone-black, BBB-SCH.pdf, Sheet 7 (Rev D1)

왼쪽은 AM335x의 DDR 컨트롤러 신호(주소, 뱅크, 클럭, DQ0~15, DQS0/1, DM)이고, 오른쪽은 16비트 폭 DDR3L 칩 하나다. 칩이 하나라서 여러 칩 사이의 fly-by 지연 차이는 없다. 그래도 클럭과 DQS의 배선 길이 차이는 남으므로, **컨트롤러에는 이 보드 배선에 맞춘 설정값이 들어가야 한다**(15장 Write Leveling). 이 칩의 전원 VDDS_DDR은 PMIC의 DCDC1(3장)에서 온다.



확대: VREF 분압(R98, R100), 필터(C123, C124), ZQ 저항(R99)

출처: 같은 회로도 Sheet 7 일부



확대: VDDS_DDR 디커플링(C107~C122)

출처: 같은 회로도 Sheet 7 일부

왼쪽 그림에서 VDDS_DDR은 **R98 10k(1%)와 R100 10k(1%)로 반으로 나뉘어 DDR_VREF**가 되고, 이 하나의 노드가 VREF_CA(M8 핀)와 VREF_DQ(H1 핀)에 함께 들어간다. C123 1nF는 R100과 병렬, C124 100nF는 VREF 핀 가까이에 있다. **ZQ 핀(L8)은 R99 240Ω 1%로 접지된다.**

VREF를 같은 레일의 절반으로 만드는 이유는 DDR3의 종단 방식 때문이다. **DDR3 신호는 VDDQ/2를 중심으로 흔들리므로**, 기준 전압도 VDDQ를 따라 움직여야 비교가 맞는다. 분압 저항이 1%인 것은 기준 전압 오차가 곧 판정 마진이 줄어드는 것이기 때문이다. 다만 커패시터 때문에 VREF는 VDDQ의 느린 변화는 따라가지만 빠른 잡음은 따라가지 않는다. 메모리 시험 중 VDDQ에 고주파 잡음이 있으면 신호와 기준의 차이가 순간적으로 줄어든다. 그래서 메모리 문제를 볼 때는 **VDDQ와 VREF를 함께 재야 한다.**

DDR4는 다르다. DDR4의 데이터 신호는 VDDQ로 종단되므로(15장 등가 회로) 신호의 중심이 VDDQ/2가 아니고, **VREFDQ는 칩 안에서 만들어 트레이닝으로 맞춘다.** DDR4 보드에서는 VREF_DQ 분압 회로가 없고 VREFCA만 외부에 있다. 회로도를 볼 때 이 차이를 알아야 무엇을 재야 할지 정할 수 있다.

오른쪽 그림에서 100nF 11개(C107~C117)는 VDD, VDDQ 핀마다 가까이 두는 고주파 디커플링이고, C118~C122(10μF 2개 포함)는 저주파 대용량이다. 작은 용량은 높은 주파수에서, 큰 용량은 낮은 주파수에서 임피던스를 낮춘다(5장 임피던스 곡선). 그보다 낮은 주파수는 PMIC 루프가 맡는다. 1.5V 레일이라 DC 바이어스 감소는 작지만, 부품 누락이나 균열(7장)이 있으면 **특정 바이트 레인에서만 오류**가 날 수 있다.

보이는 것	왜 이렇게 했나	현장에서 볼 점
VDDS_DDR → R98 / R100 10k(1%) → VREF_CA, VREF_DQ	기준 전압이 레일을 따라가게 한다(DDR3 중심 종단)	VREF가 VDDQ의 절반인지, 메모리 시험 중 VREF 잡음
C123 1nF, C124 100nF	VREF의 고주파 잡음을 거른다	커패시터 누락, 납땜 불량
ZQ → R99 240Ω 1% → GND	출력 임피던스와 ODT 보정 기준(15장)	값, 허용 오차, 납땜. 틀리면 모든 신호의 레벨이 바뀐다
C107~C117 100nF × 11	핀별 고주파 디커플링	실장 누락, 배치 거리
C118~C122 (10μF 포함)	저주파 대용량	실효 용량, 균열
DDR_RESETn, DDR_CKE, 풀업·풀다운 저항	전원이 안정되기 전 메모리를 리셋 상태로 묶어 둔다	전원 순서 측정 때 레일과 함께 본다(15장)

회로도에 1.5V로 표기되어 있다. DDR3L은 1.35V와 1.5V를 모두 지원하는 부품이 많으므로 실제 설정 전압은 보드에서 재서 확인해야 한다.

11. DRAM Cell & Sense Amplifier — 왜 DRAM은 원래 잊어버리는가




Figure 1: DRAM system organization




Figure 2: DRAM row activation (arrows indicate flow of charge)

위: 메모리 계층(프로세서 → 채널 → 모듈 → 랭크 → 칩)과 뱅크 구조. 아래: 행 활성화 4단계


출처: Liu et al., "An Experimental Study of Data Retention Behavior in Modern DRAM Devices," ISCA 2013, Figure 1, 2

위 오른쪽 그림에서 가로선이 워드라인(행), 세로선이 비트라인(열)이고, 교차점마다 트랜지스터 하나와 커패시터 하나로 된 셀이 있다. 아래쪽 센스 앰프 줄이 행 버퍼다.

아래 그림은 1이 저장된 셀(커패시터 V_{DD})을 읽는 순서다. (a) 비트라인을 $V_{DD}/2$로 맞춰 둔다(프리차지). (b) 워드라인을 올려 트랜지스터를 켠다. (c) 셀 전하가 훨씬 큰 비트라인과 나뉘어 비트라인이 $V_{DD}/2+\delta$로 아주 조금 오른다(전하 공유). 이때 셀 전압도 내려가므로 **읽기는 파괴적이다**. (d) 센스 앰프가 δ를 증폭해 비트라인을 V_{DD}로 올리고, 그 전압이 셀로 다시 써진다.

δ가 작다는 것이 모든 문제의 출발이다. 셀 전하가 누설로 조금만 줄어도(12장 온도), 이웃 행의 반복 활성화로 전하가 빠져도(13장 Row Hammer), 센싱 순간 전원과 기준 전압에 잡음이 있어도(10장 VDDQ와 VREF) 0과 1을 틀린다. 그림에서는 워드라인을 V_{DD}로 그렸지만 실제 DRAM은 트랜지스터를 확실히 켜려고 더 높은 전압을 쓴다. DDR4에서는 이 전압이 **별도 전원 VPP(2.5V)**로 들어오고, 그래서 초기화 순서(15장)에 VPP가 따로 나온다.

12. Retention & Temperature — 뜨거우면 더 빨리 잊는다



(a) Temperature stability during testing

(b) Normalized retention time vs. temperature

Figure 7: Impact of temperature

(a) 시험 중 50~70°C 온도 유지, (b) 50°C 기준 정규화 보존 시간 vs 온도

출처: Liu et al., ISCA 2013, Figure 7

(a)는 FPGA 시험 장치에서 50, 55, 60, 65, 70°C를 7시간 동안 약 ± 1°C 안으로 유지한 기록이다. 온도가 흔들리면 보존 시간 측정이 흔들리므로, 이 그림은 측정 조건을 믿을 수 있다는 근거다. (b)에서 50°C의 보존 시간을 1로 놓으면 **60°C에서 약 0.6, 70°C에서 약 0.4**가 된다. **10°C 오를 때마다 약 40%씩 줄어드는 지수 관계**다. 회색 점은 약한 셀들의 분포다.

전해 커패시터 수명(7장)과 같은 모양이다. **둘 다 온도에 지수적으로 반응하는 물리 현상**이라, 밀폐 기구 안 온도 10°C 차이가 결과를 크게 바꾼다.




Figure 11: Retention time of a typical VRT cell

3. *Complexity of circuit organization.* Even if mappings are known,

VRT 셀 하나의 보존 시간을 10시간 동안 반복 측정

출처: Liu et al., ISCA 2013, Figure 11

able 51: ^{t}REFI and ^{t}RFC Parameters

Refresh Mode	Parameter		2Gb	4Gb	8Gb	16Gb	Units
	^{t}REFI (base)		7.8	7.8	7.8	7.8	µs
1x mode	^{t}REFI1	0°C ≤ T_C ≤ 85°C	^{t}REFI(base)	^{t}REFI(base)	^{t}REFI(base)	^{t}REFI(base)	µs
		85°C ≤ T_C ≤ 95°C	^{t}REFI(base)/2	^{t}REFI(base)/2	^{t}REFI(base)/2	^{t}REFI(base)/2	µs
	^{t}RFC1		160	260	350	550	ns
2x mode	^{t}REFI2	0°C ≤ T_C ≤ 85°C	^{t}REFI(base)/2	^{t}REFI(base)/2	^{t}REFI(base)/2	^{t}REFI(base)/2	µs
		85°C ≤ T_C ≤ 95°C	^{t}REFI(base)/4	^{t}REFI(base)/4	^{t}REFI(base)/4	^{t}REFI(base)/4	µs
	^{t}RFC2		110	160	260	350	ns
4x mode	^{t}REFI4	0°C ≤ T_C ≤ 85°C	^{t}REFI(base)/4	^{t}REFI(base)/4	^{t}REFI(base)/4	^{t}REFI(base)/4	µs
		85°C ≤ T_C ≤ 95°C	^{t}REFI(base)/8	^{t}REFI(base)/8	^{t}REFI(base)/8	^{t}REFI(base)/8	µs
	^{t}RFC4		90	110	160	260	ns

DDR4 리프레시 주기(t_{REFI})와 리프레시 소요 시간(t_{RFC})

출처: Micron 8Gb DDR4 데이터시트, Table 51

왼쪽 그림의 셀은 보존 시간이 대부분 약 6.2초인데, **아무 규칙 없이 약 2.5~4초로 떨어졌다가 돌아온다**. 이것이 VRT(가변 보존 시간)다. 출하 때 한 번 시험해 약한 셀을 모두 찾는 것은 불가능하고, 표준 리프레시 주기에는 이를 견디는 여유가 들어 있다. 그래서 메모리는 한 번 시험을 통과했다고 안심하면 안 되고, **조건을 바꿔 오래 반복해서 봐야 한다**(17.4절 마진 시험).

오른쪽 표에서 t_{REFI} 기본값은 용량과 관계없이 7.8μs다. 64ms 동안 8192번 리프레시 명령을 내는 간격이다. 케이스 온도 85~95°C에서는 **절반(3.9μs)으로 줄여야 한다**. t_{RFC1}은 리프레시 한 번에 뱅크가 묶여 있는 시간으로 8Gb에서 350ns, 16Gb에서 550ns다. 8Gb 기준으로 리프레시가 차지하는 시간은 350ns/7.8μs, **약 4.5%이고, 85°C를 넘으면 약 9%**가 된다. 뜨거워지면 **메모리 대역폭이 줄고 전력이 느는 것**이다. NPU 처리량이 고온에서 떨어진다면 열 스로틀링과 함께 이 리프레시 증가도 원인 후보로 생각해야 한다.

Table 77: Temperature Range

Symbol	Parameter	Min	Max	Unit	Notes
T_{OPER}	Normal operating temperature range	0	85	°C	1
	Extended temperature range (optional)	>85	95	°C	2

Notes:
1. The normal temperature range specifies the temperatures at which all DRAM specifications will be supported. During operation, the DRAM case temperature must be maintained between 0°C to 85°C under all operating conditions for the commercial offering; The industrial temperature offering allows the case temperature to go below 0°C to -40°C.
2. Some applications require operation of the commercial and industrial temperature DRAMs in the extended temperature range (between 85°C and 95°C case temperature). Full specifications are supported in this range, but the following additional conditions apply:

DDR4 동작 온도: 정상 0~85°C, 확장 85~95°C(선택, 추가 조건 필요)

출처: Micron 8Gb DDR4 데이터시트, Table 77

여기서 온도는 주변 온도가 아니라 **DRAM 케이스 온도(T_C)**다. 주 1은 상용 등급이 동작 중 0~85°C 케이스 온도를 유지해야 하고, 산업용은 -40°C까지 내려갈 수 있다고 적는다. 주 2는 85~95°C 확장 범위에서도 사양을 지원하지만 추가 조건(리프레시 주기 단축 등)이 붙는다고 적는다. 밀폐 CCTV에서는 **DRAM 상판에 열전대를 붙여** 실제 케이스 온도를 재고, 85°C에 가깝다면 컨트롤러의 확장 온도 리프레시 설정과 부품의 온도 등급을 함께 확인해야 한다.

13. Disturbance — Row Hammer




Figure 3. Normalized number of errors vs. manufacture date

제조 시기별 오류 수(10^9 셀당). A, B, C 세 제조사 모듈

출처: Kim et al., "Flipping Bits in Memory Without Accessing Them," ISCA 2014, Figure 3

lowest RI_{th}: 8.2*ms*, 9.8*ms*, and 14.7*ms*. This translates into 7.8×, 6.5×, and 4.3× increase in the frequency of refreshes.




Figure 4. Number of errors as the refresh interval is varied

리프레시 주기에 따른 오류 수와 거듭제곱 맞춤

출처: Kim et al., ISCA 2014, Figure 4

한 행을 아주 자주 열고 닫으면 **이웃 행 셀의 전하가 빠져 비트가 뒤집힌다**(11장의 작은 δ). 왼쪽 그림에서 2010년 이전 모듈은 오류가 거의 0이고, 2011~2013년 모듈에서는 10^9 셀당 $10^3 \sim 10^5$ 개 이상까지 나왔다. **셀이 작아지고 촘촘해지면서** 나타난 문제라는 뜻이다.

오른쪽 그림은 대표 모듈 하나씩에 대해 리프레시 주기를 바꾼 결과다. 오류 수가 **주기의 약 6~7제곱에 비례**해 늘고, 주기를 줄이면 빠르게 줄어 각각 약 8.2, 9.8, 14.7ms 아래에서 사라졌다. 표준 64ms보다 7.8배, 6.5배, 4.3배 자주 리프레시해야 한다는 뜻이다. 리프레시는 누설로 잃은 전하를 채우는 동작이므로, 보존 시간(12장)과 Row Hammer는 **같은 전하 손실 문제를 다른 쪽에서 본 것**이다.

현장에서는 **특정 접근 패턴**(좁은 메모리 영역을 반복해서 두드리는 코드)에서만 나는 오류가 있다는 뜻이고, 보안 문제이기도 하다. 이후 세대에는 완화 기능이 들어갔지만, 이를 우회하는 패턴을 보고한 후속 연구도 있다. 같은 소프트웨어가 특정 보드에서만 죽는다면 **메모리 부품 로트와 리프레시 설정**을 함께 확인해야 한다.

14. Field Data — 실제 서버에서 메모리는 어떻게 틀리는가




Figure 7: The effect of temperature: *The left graph shows the normalized monthly rate of experiencing a correctable error as a function of the monthly average temperature, in deciles. The middle and right graph show the monthly rate of experiencing a correctable error as a function of memory usage and CPU utilization, respectively, depending on whether the temperature was high (above median temperature) or low (below median temperature). We observe that when isolating temperature by controlling for utilization, it has much less of an effect.*

왼쪽: 온도와 정정 가능 오류(CE)율. 가운데·오른쪽: CPU 사용률, 메모리 사용량별로 고온·저온을 나눈 CE율

출처: Schroeder, Pinheiro, Weber, "DRAM Errors in the Wild," SIGMETRICS 2009, Figure 7




Figure 8: The effect of utilization: *The normalized monthly CE rate as a function of CPU utilization (left) and memory allocated (right).*

CPU 사용률(왼쪽), 할당 메모리(오른쪽)와 월간 CE율

출처: Schroeder et al., SIGMETRICS 2009, Figure 8




Figure 10: The effect of age: *The normalized monthly rate of experiencing a CE as a function of age by platform (left) and for four common DIMM configurations (right). We consider only DIMMs manufactured after July 2005, to exclude very old platforms (due to a rapidly decreasing population).*

사용 기간(개월)과 월간 CE율

출처: Schroeder et al., SIGMETRICS 2009, Figure 10


구글 서버의 대규모 기록이다. 그림 7 왼쪽에서는 온도가 높을수록 CE율이 올라가는 것처럼 보인다. 그런데 가운데와 오른쪽에서 사용률이 같은 조건끼리 고온과 저온을 비교하면 두 선이 거의 겹친다. 논문은 **사용률을 통제하면 온도의 영향이 훨씬 작다**고 결론짓는다. **뜨거운 장비는 대개 바쁜 장비**라서, 온도와 부하가 함께 움직였던 것이다. 그림 8에서는 CPU 사용률과 할당 메모리가 늘수록 CE율이 정규화 값 약 0.2~0.5에서 2~3까지 올라간다. 그림 10에서는 처음 약 10개월 동안 낮던 CE율이 **10~20개월 이후 뚜렷하게 오른다**.

이 결과를 현장에 옮기면 세 가지를 생각해야 한다. 첫째, 온도가 높으니 메모리 탓이라고 단정하지 말고 **부하 조건을 함께 기록해야 한다**. 이 논문의 결과는 실험실 Liu 논문(12장)의 온도 의존성과 모순이 아니다. 표준 리프레시 여유 안에서는 온도보다 사용 패턴이 더 드러난다는 뜻이다. 둘째, **부하를 함께 거는 시험(stressapptest)**이 메모리 단독 시험보다 현실에 가깝다(17.4절). 셋째, 오래 쓴 장비라면 **사용 기간도 원인 후보**로 함께 생각해야 한다. 전해 커패시터 노화(7장)와 솔더 피로(16장)도 시간이 지나며 나빠지는 요인이다.

서버는 ECC가 있어서 정정 가능 오류를 세어 볼 수 있다. ECC가 없는 카메라 SoC에서는 같은 오류가 **조용한 데이터 손상이나 랜덤 커널 패닉**으로 나타난다. 그래서 ECC 없는 제품에서는 **패닉 로그(pstore)와 메모리 자가 시험 결과**를 남기는 것이 더 중요하다(18장).

15. Power-up, Initialization & Training — DDR이 깨어나는 순서

Figure 14: RESET and Initialization Sequence at Power-On Ramping




DDR4 전원 투입과 초기화 순서(Ta~Tk)

출처: Micron 8Gb DDR4 데이터시트, Figure 14


그림을 시간 순서로 읽으면 다음과 같다. Ta에서 VPP, VDD, VDDQ가 올라오는 동안 **RESET_n은 낮게 묶여 있다** ($t_{PW_RESET_L}$, 데이터시트 본문 기준 전원 안정 후 최소 200μs). Tb 무렵 CKE가 낮게 정해진 상태에서 RESET_n이 올라가고, 그 뒤 500μs를 기다린다. 클럭이 안정된 뒤(t_{CKSRX}) Td에서 CKE를 올린다. t_{XPR} 뒤 모드 레지스터 쓰기(MRS)를 t_{MRD} 간격으로 여러 번 하고, **ZQCL 명령으로 ZQ 보정**을 한 뒤 t_{ZQinit}과 DLL 고정 시간(t_{DLLK})을 기다리면 Tk에서 정상 명령을 받을 수 있다.

전원 쪽과 이어 보면, 레일이 늦게 오르거나 RESET_n이 레일 안정 전에 풀리면 **초기화가 가끔만 실패한다**. PMIC의 PG 신호(6장 기동 파형)와 SoC 리셋 해제, **DDR RESET_n의 순서를 스코프 한 화면에 함께 찍어야 하는** 이유다(9장). ZQCL은 회로도의 240Ω 저항(10장)을 기준으로 출력 저항과 ODT를 맞추는 단계이므로, 이 저항이 틀리면 이후 모든 신호 레벨이 바뀐다. 이 과정 전체는 부팅 체인의 SPL 단계(2장)에서 일어난다.



Write Leveling: DRAM에 도착한 CK와 DQS의 시간 차이를 맞춘다

출처: Micron 8Gb DDR4 데이터시트, Figure 21




DDR4 상태도(간략). 실선은 명령, 점선은 자동 전이

출처: Micron 8Gb DDR4 데이터시트, Figure 13


왼쪽 그림의 위쪽(Source)은 컨트롤러가 보낸 신호, 아래쪽(Destination)은 DRAM에 도착한 신호다. 클럭은 fly-by 배선을 거쳐 늦게 도착한다. Write Leveling 모드에서 DRAM은 **DQS 상승 에지 순간의 클럭 값을 DQ로 돌려준다**. 처음에는 DQ가 0이고, 컨트롤러가 DQS를 조금씩 늦추다 **DQ가 0에서 1로 바뀌는 지점**을 찾으면 그 지연값이 DQS와 클럭의 정렬점이 된다. 이 값은 배선 길이로 정해지므로 **보드 리비전이나 메모리 부품이 바뀌면 달라진다**.

오른쪽 상태도에서 Power-On → Reset procedure → Initialization → ZQ calibration → Idle 순서가 위 초기화 그림과 같다. Idle에서 MRS로 MPR, Write Leveling, VREFDQ 트레이닝 상태에 들어간다. 트레이닝은 이 상태들을 오가며 하는 것이다. ACT로 행을 열고(11장의 행 활성화) 읽기·쓰기 뒤 프리차지로 닫는다. REF가 리프레시, SRE가 셀프 리프레시(CKE 낮음)다. 대기 모드에서 메모리는 셀프 리프레시로 스스로 데이터를 지키므로, **대기 중 온도가 높으면 깨어날 때 데이터가 깨져 있을 수 있다**(12장).



VREFDQ 범위: 신호 진폭(작음/큼)과 시스템 편차에 따라 최적 기준이 달라진다

출처: Micron 8Gb DDR4 데이터시트, Figure 64




VREFDQ 등가 회로: 구동 저항 R_{ON}, VDDQ로의 ODT, 수신기

출처: Micron 8Gb DDR4 데이터시트, Figure 72

오른쪽 등가 회로가 DDR4에서 VREFDQ를 트레이닝해야 하는 이유를 보여 준다. 송신 쪽이 1을 보내면 수신 노드 Vx는 VDDQ다. 0을 보내면 아래 트랜지스터(R_{ON})와 VDDQ로 연결된 ODT가 분압기가 되어 $V_x = V_{DDQ} \cdot R_{ON}/(R_{ON}+R_{ODT})$가 된다. 예를 들어 R_{ON}=34Ω, R_{ODT}=60Ω라면 0 레벨은 약 0.36 VDDQ, **신호의 중심은 약 0.68 VDDQ**다. 중심이 VDDQ/2가 아니고 저항 설정에 따라 바뀌므로, **고정 분압으로는 맞출 수 없다**.
왼쪽 그림이 그 결과다. 신호 진폭이 작은 경우(빨강)와 큰 경우(파랑)에 눈의 가운데가 다르고, 짙은 회색의 시스템 편차까지 포함하는 넓은 범위에서 VREF를 고를 수 있어야 한다. R_{ON}과 ODT 값은 ZQ 보정(240Ω 기준)으로 정해지므로, **ZQ 저항 오차는 신호 중심을 옮기고 최적 VREF도 옮긴다**. 트레이닝 결과값이 SPL 로그에 나온다면, 정상 보드와 문제 보드의 값을 나란히 놓고 **범위 끝에 붙어 있는지** 확인해야 한다. 끝에 붙어 있으면 마진이 작다.

16. Assembly — BGA 솔더 접합과 리볼링



솔더볼 접합이 만들어지는 과정(예시): 볼 올리기 → 1차 리플로 → 기판 얹기 → 2차 리플로 → 스페이서 제거 → 완성

출처 확인하지 못함(사용자 제공 이미지). 연구용 시편 제작 과정이며 실제 리볼링 공정과 같지는 않다.

그림의 접합부 하나를 만드는 데도 **리플로가 두 번 들어간다**. 리볼링 칩은 이미 출하 시 리플로, 첫 실장, 떼어 내기, 새 볼 붙이기, 재실장으로 열을 여러 번 겪는다. 접합부는 칩과 PCB의 **열팽창 차이로 온도 사이클마다 조금씩 변형**되고, 균열은 보통 패드 근처의 금속간화합물 층을 따라 시작해 자란다. 처음에는 시험을 통과하고, 낮과 밤의 온도 차가 큰 실외 CCTV에서 **몇 달 뒤 간헐 불량**이 되는 것이 전형적인 모습이다.
증상은 VRT(12장)처럼 무작위로 보이지만 원인은 다르다. 접합부 문제는 **기판을 누르거나 온도를 바꿀 때 오류가 같이 변하는** 경향이 있다. 의심되면 문제 보드와 정상 보드의 메모리를 맞바꿔 **문제가 칩을 따라가는지** 보고, 가능하면 X-ray나 단면 분석을 의뢰해야 한다. 재작업이 들어간 보드는 MLCC 균열(7장)과 같은 이유로 신뢰성이 낮다고 봐야 한다.

17. Memory in the Field — 현장에서 메모리를 다루는 법

17.1 Requirements — DRAM이 요구하는 것

요구	내용
전원	DDR4는 VDD/VDDQ 1.2V, VPP 2.5V, 종단 전압 VTT와 기준 전압 VREF는 VDDQ의 절반 근처. LPDDR4는 VDD1 1.8V, VDD2 1.1V, VDDQ 1.1V(LPDDR4X는 0.6V). 정확한 값과 허용 오차, 켜는 순서는 JEDEC 표준과 칩 데이터시트를 따른다.
타이밍	칩마다 tRCD, tRP, tRFC 같은 타이밍 파라미터가 있고, 컨트롤러 설정이 이 값보다 빠르면 가끔 틀린다. "다른 회사 칩으로 바꿨더니 가끔 죽는다"의 흔한 원인이다.
트레이닝	고속 DDR은 부팅 때마다 데이터 신호와 스트로브 사이의 지연, 기준 전압을 탐색해 눈(eye)의 가운데를 찾는다. 여유가 작은 보드는 트레이닝이 가끔 실패하거나, 통과해도 가장자리에서 동작한다.
리프레시	DRAM 셀은 전하가 새므로 주기적으로 다시 써야 한다. 고온에서는 누설이 커져 더 자주 리프레시해야 한다(DDR4는 85°C 이상 확장 온도에서 리프레시 주기 절반). 설정이 온도를 따라가지 않으면 뜨거울 때만 틀린다.
임피던스 보정	ZQ 핀의 정밀 저항(보통 240Ω 1%)을 기준으로 출력 임피던스를 맞춘다. 이 저항이 틀리거나 납땜이 나쁘면 신호 품질 전체가 나빠진다.

17.2 Symptoms — 메모리를 의심하는 신호

- 커널 oops, 세그폴트가 매번 다른 함수, 다른 프로세스에서 난다.
- 압축 해제 실패, 체크섬 오류, 파일 손상이 가끔 생긴다.
- 온도가 오르거나 CPU·NPU 부하가 커질 때 빈도가 늘어난다.
- 특정 보드 개체나 특정 생산 로트에서만 난다(납땜, 부품 로트, 리볼링 칩).

17.3 Scope Limits — 스코프로 메모리를 어디까지 보나

데이터 신호의 눈(eye)을 제대로 보려면 수 GHz 대역의 스코프와 전용 인터포저가 필요하다. 현장 장비로는 대개 불가능하다. 그래서 현장 엔지니어는 **메모리 신호가 아니라 메모리의 조건**을 잰다.

- DDR 레일(VDD, VDDQ, VTT, VREF)의 DC 값과 리플, 특히 메모리 시험 중의 리플.
- 전원 순서와 리셋, CKE 같은 느린 제어 신호의 순서.

- 칩과 PCB 온도.

그리고 신호 품질은 **소프트웨어로 마진을 깎아 보며** 간접적으로 판단한다(아래).

17.4 Margin Testing — 조건을 바꿔 원인을 몰아붙인다

바꾸는 조건	방법	해석
온도	히트건, 냉각 스프레이, 항온 챔버	특정 온도에서만 난다면 리프레시 설정, 납땜(열팽창), 타이밍 마진
DDR 주파수	SPL/부트로더 DDR 설정에서 주파수를 한 단계 낮춘 이미지로 부팅	주파수를 낮췄더니 사라지면 신호 무결성이나 타이밍 마진 부족. 진단용일 뿐 해결책은 아님
부하	메모리 시험과 CPU·NPU 부하를 동시에	부하에서만 나면 전원 잡음(레일 리플, 접지 바운스)이 메모리 마진을 먹는 것
전압	데이터시트 허용 범위 안에서만	허용 범위 안의 작은 변화에 민감하면 마진이 원래 작다
개체 교체	문제 보드의 메모리를 정상 보드와 맞바꿈	문제가 칩을 따라가면 칩, 보드에 남으면 보드

Part IV. Firmware View

18. Bootloader, Device Tree & Linux — 펌웨어로 보는 법

18.1 Device Tree — 전원과 동작점을 읽는다

```
pmic@25 {
    compatible = "nxp,pca9450c";
    reg = <0x25>;
    regulators {
        buck1: BUCK1 {
            regulator-name = "vdd_soc";
            regulator-min-microvolt = <800000>;
            regulator-max-microvolt = <1000000>;
            regulator-boot-on;
            regulator-always-on;
            regulator-ramp-delay = <3125>;
        };
    };
};
cpu0: cpu@0 { operating-points-v2 = <&cpu_opp>; cpu-supply = <&buck2>; };
cpu_opp: opp-table {
    compatible = "operating-points-v2";
    opp-1200000000 { opp-hz = /bits/ 64 <1200000000>; opp-microvolt = <900000>; };
};
```

구조를 보이기 위한 예시. 실제 값은 보드의 DTS를 볼 것.

속성	트러블슈팅에서의 의미
`regulator-always-on`	없으면 커널이 쓰지 않는 레귤레이터로 보고 끌 수 있다. 커널은 부팅 뒤 일정 시간(**최근 커널은 30초**)이 지나면 아무도 요청하지 않은 레귤레이터를 끈다. 부팅 30초쯤 뒤 장치가 사라진다면 이 속성부터 확인해야 한다.
`regulator-min/max-microvolt`	커널이 설정할 수 있는 범위. OPP 표의 전압이 이 범위를 벗어나면 DVFS가 실패한다.
`regulator-ramp-delay`	전압을 바꿀 때 기다리는 속도. 실제 PMIC보다 빠르게 적혀 있으면, **전압이 다 오르기 전에 클럭이 먼저 올라** 고부하 전환 순간에 멈춘다.
`opp-microvolt`	주파수별 코어 전압. 마진이 작은 개체에서 최고 주파수일 때만 죽는다면 여기를 본다.
`*-supply`	장치가 어느 레귤레이터를 쓰는지. 회로도와 맞는지 대조한다.

18.2 U-Boot — 커널 이전에 확인한다

```
=> bdinfo                # DRAM 시작 주소와 크기
=> dm tree               # 드라이버 모델로 잡힌 장치(PMIC 포함)
=> pmic list ; pmic dev 이름◇ ; pmic dump   # PMIC 레지스터 설정에( 따라)
=> i2c dev 0 ; i2c probe ; i2c md 0x25 0x0 0x40   # PMIC 레지스터 직접 읽기
=> mtest 0x48000000 0x4c000000   # 간단한 메모리 시험 설정에( 따라)
=> fdt addr ${fdtcontroladdr} ; fdt print /soc   # 쓰이는 DT 확인
```

명령 지원 여부는 보드의 U-Boot 설정(CONFIG_CMD_PMIC, CONFIG_CMD_MEMTEST 등)에 따라 다르다. 주소는 예시.

SPL의 DRAM 초기화 로그는 메모리 문제의 첫 단서다. SoC 제조사마다 형식이 다르지만, **트레이닝 결과(성공 여부, 지연 값, 기준 전압 값)**를 출력하게 할 수 있는 경우가 많다. 정상 보드와 문제 보드의 로그를 나란히 놓고 값의 차이를 본다. 문제 보드만 값이 한쪽 끝에 붙어 있다면 마진이 작은 것이다.

18.3 Linux — 런타임에 확인한다

```
# 전원
cat /sys/kernel/debug/regulator/regulator_summary   # 레귤레이터, 사용자, 전압, 켜짐 수
ls /sys/class/regulator/ ; cat /sys/class/regulator/regulator.*/name
i2cdump -y 0 0x25          # PMIC 레지스터 드라이버가( 잡고 있으면 -f 필요, 주의)
# 와DVFS 열
cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_cur_freq
cat /sys/class/thermal/thermal_zone*/temp
# 메모리
memtester 512M 5           # 사용자 공간 메모리 시험
stressapptest -s 600 -M 512 -W   # 메모리+CPU 부하를 함께
dmesg ¦ grep -iE "oops¦bad page¦edac¦ecc"
# 디바이스트리 원본 확인
dtc -I fs /proc/device-tree > live.dts
```

- **리셋 원인 레지스터**: 대부분의 SoC와 PMIC는 마지막 리셋 원인(파워온, 워치독, 저전압, 과열, 소프트웨어)을 레지스터에 남긴다. 리셋 직후 부트로더나 커널에서 이 값을 읽어 로그로 남기면, 현장에서 재현하지 않아도 원인 범주를 안다. **가장 먼저 해 둘 일이다.**
- **pstore/ramoops**: 커널 패닉 로그를 재부팅 후에도 남아 있는 메모리 영역에 기록해 두는 기능이다. 시리얼을 연결하지 않은 현장 장비에서 마지막 순간의 로그를 회수할 수 있다.
- **GPIO 마커**: 앞의 트리거 전략처럼, 의심 코드 경로에서 GPIO를 토글해 스코프와 코드의 시간축을 맞춘다.

Part V. Putting It Together

19. Field Scenarios — 전형적인 시나리오

아래는 실제 특정 사건이 아니라, 현장에서 자주 만나는 유형을 이론으로 풀어 본 것이다.

Scenario 1. Reset under load

"NPU 추론을 돌리면 가끔 리셋된다"

1. 가설: 부하 급증 → 코어 레일 처짐 → PMIC 저전압 리셋, 또는 입력 어댑터 처짐.
2. 측정: CH1 입력, CH2 NPU 코어 레일, CH3 RESET#, CH4 추론 시작 GPIO 마커. RESET# 하강에 트리거.
3. 판정: CH1이 먼저 처지면 입력 쪽(어댑터, 케이블). CH2만 처지면 PMIC 출력 쪽(전류 제한, 루프, 출력 커패시터). 둘 다 정상인데 리셋이면 리셋 원인 레지스터로 워치독인지 과열인지 본다.
4. 펌웨어 쪽 확인: DVFS 전환 순간이라면 `regulator-ramp-delay`와 OPP 전압.

Scenario 2. Device vanishes after boot

"부팅하고 30초쯤 뒤 카메라 센서가 사라진다"

1. 가설: 센서 전원 레귤레이터를 어떤 드라이버도 요청하지 않았고 `always-on`도 아니라서, 커널이 사용하지 않는 레귤레이터로 보고 껐다.
2. 확인: `regulator_summary`에서 해당 레귤레이터의 사용자 수가 0인지, 30초 전후로 꺼지는지. 스코프로 그 레일을 걸고 부팅 후 30초 근처를 본다.
3. 해결: 센서 드라이버의 DT 노드에 `*-supply`를 연결해 드라이버가 요청하게 하거나, 정말 항상 켜야 하는 레일이면 `regulator-always-on`.

Scenario 3. Hangs only when hot

"여름에만 현장 장비가 가끔 멈춘다"

1. 가설: 밀폐 기구 내부 온도 상승 → DRAM 마진 감소(리프레시, 타이밍, 약한 납땜) 또는 열 셧다운.
2. 확인: 항온 챔버나 히트건으로 기구 내부 온도를 재현하면서 `stressapptest`. 열 존 온도와 리셋 원인 레지스터를 함께 기록.
3. 판정: 리셋 원인이 과열이면 열 설계. 오류가 메모리 시험에서 나오고 DDR 주파수를 낮추면 사라지면 메모리 마진. 특정 개체만이면 납땜과 부품 이력(리볼링 여부)을 확인.

Scenario 4. Boot fails after DRAM second-source

"메모리를 다른 회사 칩으로 바꾼 뒤 가끔 부팅이 안 된다"

1. 가설: DDR 타이밍 파라미터나 트레이닝 설정이 이전 칩 기준.
2. 확인: SPL의 DDR 설정이 새 칩 데이터시트의 타이밍을 만족하는지 대조. 트레이닝 로그를 이전 칩 보드와 비교.

3. 해결: SoC 제조사의 DDR 설정 도구로 새 칩용 설정을 다시 만들고, 온도·전압 마진 시험을 다시 한다.

Scenario 5. Burnt capacitor, regulator OK

"전원 IC는 멀쩡한데 입력 커패시터가 타 있다"

1. 가설: (a) 굽힘 균열 후 습기로 저항성 단락, (b) 어댑터·PoE 핫플러그 과전압, (c) 리플 발열이나 전해 노화.
2. 확인: 탄 위치가 커넥터, 나사, 기판 가장자리 근처인지 사진으로 기록. 같은 모델 정상품에 실제 케이블을 꽂으며 입력 전압을 싱글 트리거로 찍어 피크와 부품 정격 비교. 설치 환경의 습도와 결로, 재작업 이력 확인.
3. 해결: 피크가 정격에 가까우면 감쇠 가지(전해 커패시터 또는 직렬 저항 가지)와 정격 상향. 위치가 굽힘 응력 영역이면 배치 이동이나 플렉시블 단자 부품. 같은 위치가 반복되면 단면 분석 의뢰(7장).

Scenario 6. Noise only in analog block

"영상에 가로줄이 생기고, NPU를 돌리면 더 심해진다"

1. 가설: 센서 아날로그 전원을 디지털 레일에서 필터 없이 가져왔거나, 비드 필터가 공진하거나, AGND와 DGND 연결 위치가 잘못됨.
2. 확인: 센서 아날로그 레일을 AC 결합으로 재서 잡음 주파수를 FFT로 확인(벅 스위칭 주파수, PSM 펄스 주기, NPU 부하 주기 중 무엇과 같은지). 필터 앞뒤를 동시에 측정해 필터가 줄이는지 키우는지 확인. 강제 PWM으로 바꿔 변화를 본다.
3. 해결: 감쇠 가지 추가, 아날로그 전용 LDO, 접지 연결 위치와 배선 수정(8장).

20. Field Kit & Checklist — 현장 키트와 체크리스트

장비	용도
4채널 스코프, 접지 스프링, 1:1 프로브	레일, 리셋, 마커 동시 측정, 작은 리플
차동 프로브 또는 절연 입력	대지 전위가 아닌 GND 측정
전류 프로브 또는 션트 저항	부하 전류와 돌입 전류
USB-시리얼, 여분 케이블	부트로더·커널 로그
열화상 또는 열전대, 히트건, 냉각 스프레이	온도 재현과 측정
전류 제한 가변 전원	단락 레일에 낮은 전압·전류를 넣어 뜨거운 부품으로 단락 위치 찾기(7장)
ESR 미터 또는 LCR 미터	전해 커패시터 노화, MLCC 실효 용량 확인
진단용 이미지: DDR 주파수 낮춘 SPL, 리셋 원인 출력, GPIO 마커가 들어간 빌드	현장에서 바로 가설을 바꿔 시험

□ 증상을 "재현성, 조건, 단계" 세 가지로 다시 적었는가.

□ 측정 전에 "무엇이 보이면 가설이 맞는지" 적었는가.

□ 리셋 원인 레지스터를 읽었는가.

☐ 입력, 의심 레일, 리셋, 마커를 한 화면에 놓았는가.

☐ 측정 방법(접지 리드, 대역 제한, 결합)이 결론을 왜곡하지 않았는가.

☐ 정상 보드와 비교했는가.

☐ 탄 부품이 있다면 위치와 주변(커넥터, 나사, 기판 가장자리)을 사진으로 남겼는가.

☐ 아날로그 블록 잡음이라면 그 레일과 접지 연결 위치를 확인했는가.

☐ 결론을 "현상 → 측정 근거 → 원인 → 조치 → 재발 확인"으로 기록했는가.

21. References — 출처

- BeagleBoard.org, BeagleBone Black 회로도 BBB-SCH.pdf (Rev D1), github.com/beagleboard/beaglebone-black. 오픈 하드웨어 (OSHWA US000236).
- Vishay Siliconix, AN608A "Power MOSFET Basics: Understanding Gate Charge and Using it to Assess Switching Performance."
- Texas Instruments, CSD17577Q3A 데이터시트 (SLPS515A); TPS62130 데이터시트 (SLVSAG7F).
- ROHM, 앱노트 62AN089E "The Important Points of Multi-layer Ceramic Capacitor Used in Buck Converter circuit."
- Micron Technology, 8Gb DDR4 SDRAM 데이터시트 (x4, x8, x16).
- J. Liu, B. Jaiyen, Y. Kim, C. Wilkerson, O. Mutlu, "An Experimental Study of Data Retention Behavior in Modern DRAM Devices," ISCA 2013.
- Y. Kim et al., "Flipping Bits in Memory Without Accessing Them: An Experimental Study of DRAM Disturbance Errors," ISCA 2014.
- B. Schroeder, E. Pinheiro, W.-D. Weber, "DRAM Errors in the Wild: A Large-Scale Field Study," SIGMETRICS 2009.
- G. Perica, "Ceramic Input Capacitors Can Cause Overvoltage Transients," Linear Technology Application Note 88, 2001.
- J. Eco, A. Limjoco, "Ferrite Beads Demystified," Analog Dialogue 50-02, Analog Devices, 2016.
- S. Pithadia, S. More, "Grounding in mixed-signal systems demystified, Part 2," TI Analog Applications Journal 2Q 2013 (SLYT512).
- B. Sloka, "Flex Crack Mitigation," KEMET Tech Topics, 2008.
- A. Teverovsky, "Cracking Problems in Low-Voltage Chip Ceramic Capacitors," NASA NEPP, 2018 (NTRS 20190001592); 같은 저자, NEPP Workshop 2019 발표 자료 (NTRS 20190028881).
- Cornell Dubilier, "Aluminum Electrolytic Capacitor Application Guide."
- JEDEC JESD79-4(DDR4), JESD209-4(LPDDR4).
- 함께 볼 문서: "전원 기초 학습 가이드" (벅, 루프 보상, LDO, 열, 레이아웃).