Verilog HDL

- continuare -

2. Repetiția – Instrucțiunile for, while și repeat.

```
for(i = 0; i < 10; i = i + 1)
begin
$display("i= %0d", i);
end
```

```
repeat (5)
  begin
  $display(''i= %0d'', i);
  i = i + 1;
end
```



'instructiunea parameter permite programatorului sa dea unei constante un nume.

```
parameter byte_size = 8;
reg [byte_size - 1:0] A, B;
```




atribuirea continuă assign comandă variabile de tip wire, fiind evaluate și actualizate ori de cate ori o intrare operand își modifică valoarea.

assign out =
$$\sim$$
(in1 & in2);



atribuiri procedurale blocante și nonblocante



evalueaza termenul din dreapta, pentru unitatea curenta de timp, si atribuie valoarea obtinuta termenului din stanga, la sfarsitul unitatii de timp (operator <=).

întreaga instrucțiune este efectuată înainte de a trece controlul la următoarea instrucțiune (operator =).

Exemplu:

```
// se presupune că inițial \mathbf{a} = \mathbf{1}.
// testarea atribuirii blocante
always @(posedge clk)
          begin
                    a = a+1;
                                         //în acest moment a=2
                    a = a+2;
                                         //în acest moment a=4
                                         //rezultat final a=4
          end
// testarea atribuirii nonblocante
always @(posedge clk)
          begin
                                        //în acest moment a=2
                    a <= a+1;
                    a \le a+2;
                                         //în acest moment a=3
          end
                                         //rezultat final a=3
                                   // se folosesc vechile valori ale variabilelor, de la
                                   // începutul unității curente de timp
```

Construcții procedurale

Blocurile initial și always au aceeași construcție dar diferă prin comportament:

- ❖ blocurile *initial* sunt utilizate pentru iniţializarea variabilelor, pentru efectuarea funcţiilor legate de aplicarea tensiunii de alimentare, pentru specificarea stimulilor iniţiali, monitorizare, generarea unor forme de undă;
- ❖ un bloc *initial* se execută o singură dată; după terminarea tuturor instrucțiunilor din blocul dat, fluxul ia sfârșit, fiind reluat odata cu simularea;
- blocurile always sunt utilizate pentru a descrie comportamentul sistemului;
- ❖ un bloc *always* este executat în mod repetat, într-o buclă infinită pană la terminarea simulării specificată printr-o funcție sau task de system: \$finish, \$stop.
- este important ca blocul *always* să conțină cel puțin o instrucțiune cu întârziere sau controlată de un eveniment, în caz contrar blocul se va repeta la timpul zero, blocând simularea.

Task-uri și funcții

Task-urile sunt asemănătoare procedurilor din alte limbaje de programare. **Funcțiile** se comportă ca subrutinele din alte limbaje de programare.

Excepţii:

- 1. O funcție Verilog trebuie să se execute într-o unitate de timp simulat. Nu vor exista instrucțiuni de control al timpului: comanda întârzierii (#), comanda de eveniment (@) sau instrucțiunea wait. Un task poate conține instrucțiuni controlate de timp.
- 2. O funcție Verilog *nu* poate invoca (call, enable) un task, în timp ce un task poate apela alte task-uri și funcții.

Definiție task:

```
task <nume_task >;
  <porturi argumente>
  <declaratii>
  <instructiuni>
endtask
```

Invocare task:

```
<nume_task > (task of porturi>);
```

```
module tasks;
task parity;
          input [3:0] x;
          output z;
          z = ^{\land} x;
endtask;
initial begin: init1
          reg r;
          parity(4'b 1011,r); // invocare task
          $display("p= %b", r);
end
endmodule
task factorial;
          input [3:0] n;
          output [31:0] outfact;
```

```
input [3:0] n;
output [31:0] outfact;
integer count;
begin
    outfact = 1;
    for (count = n; count>0; count = count-1)
        outfact = outfact * count;
end
endtask
```

Scopul unei *funcții* este acela de a returna o valoare, care urmează să fie folosită într-o expresie.

Definiție funcție:

```
module functions;
function parityf;
         input [3:0] x;
         parityf = ^x;
endfunction;
initial begin: init1
         reg r;
         parityf(4'b 1011,r);
                   // invocarea task-ului
         $display("p= %b", r);
end
endmodule
```

endfunction

Controlul sincronizării/Timing-ului.

Limbajul Verilog oferă trei tipuri explicite de control al sincronizării, atunci când urmează să apară instrucțiuni procedurale.

comanda întârzierii în care o expresie specifică durata de timp între prima
apariție a instrucțiunii și momentul în care ea se execută.
expresia eveniment , care permite execuția instrucțiunii.
instrucțiunea wait, care asteaptă modificarea unei variabile specifice.

Timpul de simulare poate progresa *numai* în una din următoarele situații:

- 1. specificarea întârzierii pe poartă sau fir;
- 2. un control al întârzierii, introdus prin simbolul #;
- 3. un eveniment de control, introdus prin simbolul @;
- 4. instrucțiunea wait.

Controlul întârzierii:

#10 A = A + 1; specifică o întârziere de 10 unități de timp înainte de a executa instrucțiunea de asignare procedurală.

Apariția unui eveniment cu nume:


Instrucțiunea wait



permite întârzierea unei instrucțiuni procedurale sau a unui bloc, până ce condiția specificată devine adevărată:

```
wait (A == 3)
begin
    A = B&C;
end
```

Exemplul 1: Implementarea unui bistabil de tipul D



```
module ffd(d, ce, clr, clk, q);
           input
                                 ce, clr, clk;
                                 [3:0] d;
           input
                     [3:0] q;
           output
                                 [3:0] q;
           reg
always @(clr)
           q <= 0;
always @(posedge clk)
begin
           if (ce)
                      q \ll d;
end
```

```
Exemplul 2: Instanțierea unui modul
    module modul_de_instanţiat(a, b, c, d, e);
               input a, b, c;
               output d, e;
               reg d, e;
               always @(a, b, c)
               begin
                          d = a xor b:
                          e = b xor c;
               end;
    endmodule
    module pentru_test;
               wire dout, eout;
                                               //ieşirile circuitului final
               reg in1, in2, in3; //intrările circuitului
               modul_de_instanţiat test(in1, in2, in3, dout, eout);
```

```
Exemplul 3: Testarea unui modul
module sumator(a, b, cin, sum, cout);
          input a, b, cin;
          output cout, sum;
          reg cout, sum;
          always @(a or b or cin)
                    \{cout, sum\} = a + b + cin;
endmodule
module simulare
                    a, b, cin;
          reg
          wire
                    cout, sum;
          sumator inst1(a, b, cin, sum, cout);
                                                   //instanțiere
          initial begin
                    a = 0; b = 0; cin = 0;
                    #10 a=0; b=0; cin=1;
                    #10 a=1; b=1; cin=1;
                    #10 $finish
          end
          initial
              $monitor($time, "Suma este %b iar transportul este %b", sum, cout);
endmodule
```


Exemplul 4: Un semi-sumator descris structural

```
module semiSumator(sum, cout, a, b);
                                                                         input a, b;
                                                                        output cout, sum;
                                                                        xor #2(sum, a, b);
                                                                         and #2(cout, a, b);
   endmodule
module testSumator (a, b, cout, sum);
                                                                        wire sum, cout;
                                                                         reg a, b;
                                                                         semiSumator inst1 (sum, cout, a, b);
                                                                         initial begin
                                                                                                                                                    $monitor(time, "a = \%b, b = \%b, sum = \%b, 
                                                                                                                                                                                                                            cout = %b", a, b, sum, cout);
                                                                                                                                                   a = 0, b = 0;
                                                                                                                                                  #10 b = 1:
                                                                                                                                                  #10 a = 1;
                                                                                                                                                  #10 b = 0;
                                                                                                                                                  #10 $finish;
                                                                                                                                                   end
```

Exemplul 5: Un multiplexor descris structural

```
module mux( f, a, b, sel);
    input a, b, sel;
    output f;
    wire nsel, f1, f2;

and    #5 g1(f1, a, nsel), g2(f2, b, sel);
    or    #5 g3(f, f1, f2);
    not    g4 (nsel, sel)
endmodule
```



Exemplul 6: Un comparator mai mic sau egal

```
module comparator_LEQ(a, b ,c);

parameter Width = 8;
input [Width-1:0] a,b;
output c;

assign c = (a<=b)?1:0;
endmodule</pre>
```

```
Exemplul 7: Un registru pe 8 biţi
```

Exemplul 8: Shift register in Verilog

