
گزارش کار شماره 7 آزمایشگاه منطقی

سروين نامى 9931103 آبتين زندى 9931071

آزمایش اول: در طراحی fullAdder مطابق کد زیر ما دور خروجی Sum و Cout که برای حاصل جمع دو بایت ورودی ما هستند را داریم که برای جمع کردن از دو گیت xor و and برای نمایش حاصل جمع و بیت ناقل استفاده می کنیم مطابق مدار زیر:

fullAdder circuit:



در کد زیر برای گیت های and و or 5 نانو ثانیه و برای گیت 10 xor نانو ثانیه تاخیر در نظر گرفتیم:

fullAdder verilog code:

```
module fullAdder (input A, input B, input Cin, output Sum, output Cout);
22
23
         wire tempWire;
24
         wire tempWireAnd1;
         wire tempWireAnd2;
25
26
         xor #(10) (tempWire, A, B);
27
         xor #(10) (Sum,tempWire,Cin);
28
         and #(5) (tempWireAnd1, tempWire, Cin);
29
         and #(5) (tempWireAnd2,A,B);
30
         or #(5) (Cout, tempWireAnd1, tempWireAnd2);
31
32
33
    endmodule
```

fullAdder Truth Table:

Full Adder Truth Table				
A	В	Cin	Cout	Sum
0	0	0	0	0
1	0	0	0	1
0	1	0	0	1
1	1	0	1	0
0	0	1	0	1
1	0	1	1	0
0	1	1	1	0
1	1	1	1	1

fullAdder Verilog code TestBench:

```
#100;

#50 A=0; B = 0; Cin = 0;

#50 A=0; B = 0; Cin = 1;

#50 A=0; B = 1; Cin = 0;

#50 A=0; B = 1; Cin = 1;

#50 A=1; B = 0; Cin = 0;

#50 A=1; B = 0; Cin = 1;


#50 A=1; B = 1; Cin = 0;


#50 A=1; B = 1; Cin = 1;


#100;

$finish;
```

fullAdder Verilog code TimeLine:







```
module adderSubtractor(
    input a,
    input b,
    input s,
    input cin,
    output cout,
    output sum
    );

wire e;
    xor #(10) (e, s, b);
    fullAdder f(a, e, cin, cout, sum);
endmodule
```

```
module adderSubtractor4bit(
   input [0:3] a,
   input [0:3] b,
   input sel,
   output cout,
   output [0:3] s
   wire cl, c2, c3;
   adderSubtractor al(.a(a[0]), .b(b[0]), .s(sel), .cin(sel), .sum(s[0]), .cout(cl));
   adderSubtractor\ a2 (.a(a[1]),\ .b(b[1]),\ .s(sel),\ .cin(cl),\ .sum(s[1]),\ .cout(c2));\\
   adderSubtractor\ a3(.a(a[2]),\ .b(b[2]),\ .s(sel),\ .cin(c2),\ .sum(s[2]),\ .cout(c3));\\
   adderSubtractor a4(.a(a[3]), .b(b[3]), .s(sel), .cin(c3), .sum(s[3]), .cout(cout));
endmodule
        .cout (cout),
        .s(s)
    );
    initial begin
       // Initialize Inputs
       a = 0;
       b = 0;
       sel = 0;
       // Wait 100 ns for global reset to finish
       #100;
       #50 a = 1101;b = 0100;sel = 1;
       #50 a = 1101;b = 1010;sel = 0;
       #50 a = 0011;b = 0011;sel = 0;
       #50 a = 0100;b = 0100;sel = 0;
```

end

#300; \$finish;

// Add stimulus here

endmodule

```
module fullAdder(
    input x,
    input y,
    input cin,
    output cout,
    output s
    );

wire el, e2, e3;

xor #(10) (s, x, y, cin);

and #(5) (e1, x, y);
    and #(5) (e2, x, cin);
    and #(5) (e3, y, cin);
    or #(5) (cout, e1, e2, e3);

endmodule
```

