




STM32F405xx STM32F407xx

ARM Cortex-M4 32b MCU+FPU, 210DMIPS, 高达1MB闪存/192+4KB RAM, USB OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 15 comm. interfaces & camera

Datasheet - production data



功能

- ① 核心 : ARM 32位Cortex™-带FPU的M4 CPU, 自适应实时加速器 (ART加速器™) 允许从闪存执行0等待状态, 频率高达168 MHz, 内存保护单元, 210 DMIPS/1.25 DMIPS/MHz (Dhrystone 2.1) 和 DSP 指令
- ① 回忆
 - 高达1M字节的闪存
 - 高达192+4千字节的SRAM, 包括64千字节的CCM (核心耦合存储器) 数据RAM
 - 灵活的静态存储器控制器, 支持 Compact Flash、SRAM、PSRAM、NOR和NAND存储器
- ① LCD并行接口, 8080/6800模式
- ① 时钟、重置和供应管理
 - 1.8 V至3.6 V应用电源和I/O
 - POR、PDR、PVD和BOR
 - 4至26 MHz晶体振荡器
 - 内部16 MHz工厂微调RC (1%精度)
 - 带校准的RTC 32 kHz振荡器
 - 带校准的内部32 kHz RC
- ① 低功耗
 - 睡眠、停止和待机模式
 - 用于RTC的VBAT电源, 20×32位备份寄存器+可选的4 KB备份SRAM
- ① 3×12位, 2.4 MSPS A/D转换器 : 最多24个通道, 三重交错模式下7.2 MSPS
- ① 2×12位D/A转换器
- ① 通用DMA : 具有FIFO和突发支持的16流DMA控制器
- ① 最多17个定时器 : 最多12个16位和两个32位定时器, 最高168 MHz, 每个定时器最多4个

IC/OC/PWM或脉冲计数器和正交 (增量) 编码器输入

- ① 调试模式
 - 串行线调试 (SWD) 和JTAG接口
 - Cortex-M4嵌入式跟踪宏单元™
- ① 最多140个具有中断功能的I/O端口
 - 高达136个快速I/O, 最高可达84 MHz
 - 多达138个5 V容错I/O
- ① 多达15个通信接口
 - 多达3×I2C接口 (SMBus/PMBus)
 - 最多4个USART/2个UART (10.5 Mbit/s, ISO 7816接口, LIN, IrDA, 调制解调器控制)
 - 最多3个SPI (42 Mbits/s), 2个具有多路复用全双工I2S, 通过内部音频PLL或外部时钟实现音频类精度
 - 2×CAN接口 (2.0B有源)
 - SDIO接口
- ① 高级连接
 - 带片上PHY的USB 2.0全速设备/主机/OTG控制器
 - USB 2.0高速/全速设备/主机/OTG控制器, 带专用DMA、片上全速PHY和ULPI
 - 10/100以太网MAC和专用DMA : 支持IEEE 1588v2硬件、MII/RMII
- ① 8至14位并行摄像头接口, 最高可达54兆字节/秒
- ① 真随机数生成器
- ① CRC计算单元
- ① 96位唯一ID
- ① RTC : 亚秒精度, 硬件日历

表1. 设备摘要

参考	零件编号
STM32F405xx	STM32F405RG、stm32f4405vg、STM32F405ZG、STM32F405OG、stm32f305oe
STM32F407xx	STM32F407VG、stm32f4407ig、STM32F407ZG、STM32F407VE、stm32f2407ze、stm32f307ie

目录

1	简介	11
2	说明	12
2.1	全系列完全兼容	15
2.2	设备概述	18
2.2.1	ARM®Cortex™-M4F内核,带嵌入式闪存和	SRAM19
2.2.2	自适应实时内存加速器™)	19
2.2.3	记忆保护	第十九单元
2.2.4	嵌入式闪存	19
2.2.5	CRC (循环冗余校验) 计算	第二十单元
2.2.6	嵌入式SRAM20	
2.2.7	多AHB总线矩阵	x20
2.2.8	DMA控制器 (DMA)	21
2.2.9	柔性静态存储器控制器 (FSMC)	22
2.2.10	嵌套矢量中断控制器 (NVIC)	22
2.2.11	外部中断/事件控制器 (EXTI)	22
2.2.12	时钟和启动	22
2.2.13	引导模式	23
2.2.14	电源方案	23
2.2.15	供电监督员	23
2.2.16	电压调节器	25
2.2.17	调节器ON/OFF和内部复位ON/OFF可用性	28
2.2.18	实时时钟 (RTC)、备份SRAM和备份寄存器	28
2.2.19	低功耗模式	29
2.2.20	VBAT操作	30
2.2.21	计时器和看门狗	30
2.2.22	内部集成电路接口 (I ² C)	33
2.2.23	通用同步/异步接收发射机 (USART)。	33
2.2.24	串行外围接口 (SPI)	34
2.2.25	内部集成声音 (I2S)	34
2.2.26	音频PLL (PLLI2S)	34
2.2.27	安全数字输入/输出接口 (SDIO)	35
2.2.28	以太网MAC接口,支持专用DMA和IEEE 1588。	35
2.2.29	控制器局域网 (bxCAN)	36



2.2.30	通用串行总线全速运行 (OTG_FS)	36
2.2.31	高速通用串行总线 (OTG_HS)	36
2.2.32	数码相机接口 (DCMI)	37
2.2.33	随机数生成器 (RNG)	37
2.2.34	通用输入/输出 (GPIO)	37
2.2.35	模数转换器 (ADC)	37
2.2.36	温度传感器	37
2.2.37	数模转换器 (DAC)	38
2.2.38	串行线JTAG调试端口 (SWJ-DP)	38
2.2.39	嵌入式跟踪单元™	38
3	引脚和引脚说明	39
4	内存映射	69
5	电气特性	74
5.1	参数条件	74
5.1.1	最小值和最大值	74
5.1.2	典型值	74
5.1.3	典型曲线	74
5.1.4	负载电容器	74
5.1.5	引脚输入电压	74
5.1.6	电源方案	75
5.1.7	电流消耗测量	76
5.2	绝对最大比率	76
5.3	操作条件	77
5.3.1	一般操作条件	77
5.3.2	VCAP_1/VCAP_2外部电容器	79
5.3.3	通电/断电 (调节器开启)时的操作条件	80
5.3.4	通电/断电 (调节器关闭)时的操作条件	80
5.3.5	嵌入式复位和电源控制块特性	80
5.3.6	电源电流特性	82
5.3.7	低功率模式的唤醒时间	95
5.3.8	外部时钟源特性	96
5.3.9	内部时钟源特性	99
5.3.10	PLL特性	100
5.3.11	PLL扩频时钟生成 (SSCG)特性	102

5.3.12	内存特性	104
5.3.13	EMC特性	106
5.3.14	绝对最大额定值 (电气灵敏度)	108
5.3.15	I/O 电流注入特性	109
5.3.16	I/O port characteristics	109
5.3.17	NRST引脚特性	113
5.3.18	TIM定时器特性	114
5.3.19	通信接口	116
5.3.20	12位ADC特性	129
5.3.21	温度传感器特性	134
5.3.22	VBAT监控特性	134
5.3.23	嵌入式参考电压	135
5.3.24	DAC电气特性	135
5.3.25	FSMC特征	137
5.3.26	摄像头接口 (DCMI) 时序规格	155
5.3.27	SD/SDIO MMC卡主机接口 (SDIO) 特性	156
5.3.28	RTC特性	157
6	包装特征	158
6.1	包装机械数据	158
6.2	热特性	169
7	零件号	170
附录A	应用程序框图	171
A.1	USB OTG全速 (FS) 接口解决方案	171
A.2	USB OTG高速 (HS) 接口解决方案	173
A.3	以太网接口解决方案	174
8	修订历史	176



表格列表

表1.	设备摘要	1
表2.	STM32F405xx和STM32F407xx : 功能和外围设备数量	13
表3.	调节器ON/OFF和内部复位ON/OFF可用性	28
表4.	定时器功能比较	30
表5.	USART特性比较	34
表6.	引出线表中使用的	图
例/bb说明	44	
表7.	STM32F40x销和球定义	45
表8.	FSMC引脚定义	57
表9.	替代功能映射	60
表10.	STM32F40x寄存器边界地址	70
表11.	电压特性	76
表12.	电流特性	77
表13.	热特性	77
表14.	一般操作条件	77
表15.	取决于工作电源范围的	限
制	79	
表16.	VCAP_1/VCAP_2运行条件	80
表17.	通电/断电 (调节器开启)时的	工
作条件	80	
表18.	通电/断电 (调节器关闭)时的	操
作条件。	80	
表19.	嵌入式复位和电源控制块特性	81
表20.	运行模式下	的
		典
	型和最大	电
		流
	消耗,具有	从
	闪存 (启用ART加速器)	
	或	R
	AM83运行的数据处理	的
		代
	码	
表21.	运行模式下	的
		典
	型和最大电流消耗,数据处理	从
	闪存运行的代码	
		(
	ART加速器禁用)	84
表22.	睡眠模式下的	典
	型和最大电流消耗	87
表23.	停止模式下的	典
	型和最大电流消耗	88
表24.	待机模式下的	典
	型和最大电流消耗	88
表25.	VBAT模式下的	典
	型和最大电流消耗	89
表26.	开关输出I/O电流消耗	92
表27.	外围电流消耗	93
表28.	低功率模式唤醒时间	95
表29.	高速外部用户时钟特性	96
表30.	低速外部用户时钟特性	96

表31.	HSE 4-26 MHz振荡器特性	98
表32.	LSE振荡器特性 ($f_{LSE}=32.768\text{ kHz}$)	99
表33.	HSI振荡器特性	99
表34.	LSI振荡器特性	100
表35.	主要PLL特性	101
表36.	PLLI2S (音频PLL)特性	101
表37.	SSCG参数约束	102
表38.	闪存特性	104
表39.	闪存编程	104
表40.	使用VPP106进行	闪存
编程		
表41.	闪存耐久性和数据保持	106
表42.	EMS特性	107
表43.	EMI特性	108
表44.	ESD绝对最大比率	108
表45.	电敏感性	109
表46.	I/O电流注入敏感性	109



表47.	I/O静态特性	110
表48	输出电压特性	11
表49.	输入/输出交流特性	112
表50.	NRST引脚特性	114
表51.连接到APB1域的TIMx的	特性	115
表52.连接到APB2域的TIMx的	特性	116
表53.	I2C特性	116
表54.	SCL频率 ($f_{PCLK1}=42\text{ MHz}$, $V_{DD}=3.3\text{ V}$)	118
表55.	SPI动态特性	118
表56.	I2S动态特性	122
表57.	USB OTG FS启动时间	124
表58.	USB OTG FS直流电特性	124
表59.	USB OTG FS电气特性	125
表60.	USB HS直流电特性	125
表61.	USB HS时钟时序参数	125
表62.	ULPI计时	126
表63.	以太网直流电特性	127
表64.	动态特性 : SMI127的Ehternet MAC信号	
表65.	动态特性 : RMI128的以太网MAC信号	
表66.	动态特性 : MII128的以太网MAC信号	
表67.	ADC特性	129
表68.	$f_{ADC}=30$	MHz131时的
	ADC精度	
表69.	温度传感器特性	134
表70.	温度传感器校准值	134
表71	V_{BAT} 监测特性	134
表72.	嵌入式内部参考电压	135
表73.	内部参考电压校准值	135
表74.	DAC特性	135
表75.异步非多路复用SRAM/PSRAM/NOR读取时序		138
表76.异步非多路复用SRAM/PSRAM/NOR写入时序		139
表77.	异步	多路复用PSRAM/NOR读取时序
	140	
表78.	异步多路复用PSRAM/NOR写入时序	141
表79.	同步多路	复用NOR/PSRAM读取时序
	143	
表80.	同步多路复用PSRAM写入时序	144
表81.	同步非	复用NOR/PSRAM读取时序
	145	
表82.	同步非	多
	路复用PSRAM写入时序	147
表83.PC卡/CF读写周期的	切换特性	
	在属性/公共空间	151
表84.PC卡/CF读写周期的	切换特性	
	在I/O空间中	152
表85.NAND闪存读取周期的	开关特性	154
表86.NAND闪存写入周期的	开关特性	155
表87.	DCMI特征	155
表88	动态特性 : SD/MMC特性	157
表89.	RTC特性	157
表90.	WLCSP90-0.400 mm间距晶圆级芯片尺寸封装机械数据	159
表91.	LQFP64-10 x 10 mm 64引脚薄型四平面封装机械数据	160

表92. LQPF100-14 x 14 mm 100引脚薄型四平面封装机械数据 162

表93. LQFP144 ,20 x 20 mm , 144引脚薄型四平面封装机械数据 164

表94. UFBGA176+25-超薄细间距球栅阵列10×10×0.6 mm
机械数据 166

表95. LQFP176 ,24 x 24 mm , 176引脚薄型四平面封装机械数据
167



表96	包装热特性	169
表97.	订购信息方案	170
表98.	文件修订历史	176

数字列表

图1.用于LQFP6415的STM32F10xx/STM32F4xx之间的	兼容板设计
图2. 兼容板设计STM32F10xx/STM32F2xx/STM32F4xx 用于LQFP100包装	16
图3 STM32F10xx/STM32F2xx/STM32F4xx之间的	兼容板设计
用于LQFP144包	16
图4.STM32F22xx和STM32F4xx之间的	兼容板设计
适用于LQFP176和BGA176封装	17
图5. STM32F40x方块图	18
图6.多重 AHB矩阵	21
图7.带内部复位	OFF24的
电源监控器互连	
图8. PDR_ON和NRST控制带内部复位	OFF25
图9. 调节器	OFF26
图10.在调节器关闭模式下	启动:VDD斜率缓慢
- VCAP_1/VCAP_2稳定后电源下降复位上升	27
图11.在调节器关闭模式下	启动:快速VDD斜率
- 断电复位在VCAP_1/VCAP_2稳定之前上升	28
图12.8. STM32F40x LQFP64引脚	39
图13. STM32F40x LQFP100引脚	40
图14.3/ STM32F40x LQFP144引脚	41
图15. STM32F40x LQFP176引脚	42
图16.4. STM32F40x UFBGA176气球	43
图17. TM32F40x WLCSP90气球	44
图18. STM32F40x内存映射	69
图19. 引脚负载条件	74
图20. 引脚输入电压	74
图21. 电源方案	75
图22. 电流消耗测量方案	76
图23. 外部电容器	CEXT80
图24. 典型电流消耗与温度、运行模式、带数据的代码 从Flash (ART加速器打开)或RAM运行的处理,以及外围设备关闭	85
图25. 典型电流消耗与温度、运行模式、带数据的代码 从Flash (ART加速器打开)或RAM以及外设	ON85运行的处理
图26. 典型电流消耗与温度、运行模式、带数据的代码 从Flash (ART加速器关闭)或RAM运行的处理,以及外围设备关闭	86
图27. 典型电流消耗与温度、运行模式、带数据的代码 从Flash (ART加速器关闭)或RAM运行的处理,以及外设	ON86
图28. 典型VBAT电流消耗 (LSE和RTC开启/备份RAM关闭)	89
图29. 典型VBAT电流消耗 (LSE和RTC开启/备份RAM开启)	90
图30. 高速外部时钟源交流时序图	97
图31. 低速外部时钟源交流时序图	97
图32.8 MHz晶体的	典型应用
98	
图33 32.768 kHz晶体的	典型应用
99	
图34. ACCLSI与温度的关系	100
图35.中心扩展模式下的	PLL输出时钟波形
103	
图36.下扩展模式下的	PLL输出时钟波形
104	
图37. 输入/输出交流特性定义	113
图38. 推荐的NRST引脚保护	114

图39. I2C总线交流波形和测量电路 117



图40.	SPI时序图-从模式和CPHA=	0120
图41.	SPI时序图-从模式和CPHA=	1120
图42.	SPI时序图-主模式	121
图43.	I2S从时序图(飞利浦协议)	123
图44.	I2S主时序图(飞利浦协议) ⁽¹⁾	123
图45.	USB OTG FS时序:数据信号上升和下降时间的定义	124
图46.	ULPI时序图	126
图47.	以太网SMI时序图	127
图48.	以太网RMII时序图	127
图49.	以太网MII时序图	128
图50.	ADC精度特性	131
图51.	使用ADC132的	典型连接图
图52.	电源和参考去耦(VREF+未连接到VDDA)	133
图53.	电源和参考去耦(VREF+连接到VDDA)	133
图54.	.12位缓冲/非缓冲	DAC137
图55.	异步非多路复用SRAM/PSRAM/NOR读取波形	138
图56.	异步非多路复用SRAM/PSRAM/NOR写入波形	139
图57.	异步多路复用PSRAM/NOR读取波形	140
图58.	异步多	路复用PSRAM/NOR写入波形
	141	
图59.	同步多路NOR/PSRAM读取定时	143
图60.	同步多路复用PSRAM写入时序	144
图61.	同步非	复用NOR/PSRAM读取定时
	145	
图62.	同步非多路复用PSRAM写入时序	146
图63.	通用存储器读取访问的	PC卡/CompactFlash控制器波形
	148	
图64.	通用存储器写入访问的	PC卡/CompactFlash控制器波形
	148	
图65.	属性存储器读取的	PC卡/CompactFlash控制器波形
	access	149
图66.	属性存储器写入的	PC卡/CompactFlash控制器波形
	access	150
图67.	I/O空间读取访问的	PC卡/CompactFlash控制器波形
	150	
图68.	I/O空间写入访问的	PC卡/CompactFlash控制器波形
	151	
图69.	读取访问的	NAND控制器波形
	153	
图70.	写入访问的	NAND控制器波形
	153	
图71.	常见存储器读取访问的	NAND控制器波形
	154	
图72.	常见存储器写入访问的	NAND控制器波形
	154	
图73.	DCMI时序图	155
图74.	SDIO高速模式	156
图75.	SD默认模式	157
图76.	WLCSP90-0.400 mm间距晶圆级芯片尺寸封装外形	159
图77.	LQFP64-10 x 10 mm 64引脚薄型四平面封装外形	160
图78.	LQFP64推荐足迹	161
图79.		LQFP100, 14 x 14 mm 100引脚薄型四平面封装外形
	162	
图80.	LQFP100推荐足迹	163
图81.		LQFP144, 20 x 20 mm, 144引脚薄型四平面封装外形
	164	

图82.	LQFP144推荐足迹	165
图83.	UFBGA176+25-超薄细间距球栅阵列10×10×0.6 mm , 程序包大纲	166
图84.	LQFP176 24 x 24 mm , 176引脚薄型四平面封装外形	167
图85.	LQFP176推荐足迹	168
图86.	USB控制器仅配置为外围设备并使用 处于全速模式	171
图87.	USB控制器仅配置为主机并在全速模式下使用。	171



图 88.	USB 控制器配置在双模式下并在全速模式下使用	172
图 89.	USB 控制器配置为外设、主机或双模 并用于高速模式	173
图 90.	使用 25 MHz 晶体的	MII 模式 174
图 91		RMII 与 50 MHz 振荡器 174
图 92.	RMII , 带 25 MHz 晶体和 PHY , 带 PLL	175



1 介绍

本数据表提供了STM32F405xx和STM32F407xx系列微控制器的说明。有关整个STMicroelectronics STM32的更多信息™ 家庭，请参阅第2.1节：[整个家庭的完全兼容性](#)。

STM32F405xx和STM32F407xx数据表应与STM32F4xx参考手册一起阅读。

参考手册和Flash编程手册均可从STMicroelectronics网站www.st.com获取。

有关Cortex的信息™-M4核心，请参考Cortex™-M4编程手册 (PM0214) 可从www.st.com获得。

2 描述

STM32F405xx和STM32F407xx系列基于高性能ARM®Cortex™-M4 32位RISC核心，工作频率高达168MHz。Cortex-M4内核具有浮点单元（FPU）单精度，支持所有ARM单精度数据处理指令和数据类型。它还实现了一套完整的DSP指令和一个增强应用程序安全性的内存保护单元（MPU）。带FPU的Cortex-M4内核在本文件中称为Cortex-M4F。

STM32F405xx和STM32F407xx系列包含高速嵌入式存储器（高达1M字节的闪存，高达192K字节的SRAM）、高达4K字节的备份SRAM，以及连接到两条APB总线、三条AHB总线和一個32位多AHB总线矩阵的一系列增强型I/O和外围设备。

所有设备都提供三个12位ADC、两个DAC、一个低功耗RTC、十二个通用16位定时器，包括两个用于电机控制的PWM定时器和两个通用32位定时器。真实随机数生成器（RNG）。它们还具有标准和高级通信接口。

- ④ 最多三个I2C
- ④ 三个SPI，两个I2S全双工。为了实现音频类精度，I2S外围设备可以通过专用的内部音频PLL或外部时钟进行计时，以实现同步。
- ④ 四个USART加两个UART
- ④ USB OTG全速和具有全速能力的USB OTG高速（具有ULPI），
- ④ 两个CAN
- ④ SDIO/MMC接口
- ④ 以太网和摄像头接口仅在STM32F407xx设备上可用。

新的高级外围设备包括SDIO、增强型柔性静态存储器控制（FSMC）接口（适用于100引脚及以上封装的设备）、CMOS传感器的摄像头接口。请参阅[表2:STM32F405xx和STM32F407xx](#)：每个零件号上可用的外围设备列表的功能和[外围设备计数](#)。

STM32F405xx和STM32F407xx系列在-40至+105°C的温度范围内工作，电源电压为1.8至3.6 V。当设备使用外部电源监控器在0至70°C的温度范围内运行时，电源电压可能降至1.7 V：请参阅[第 7 节：内部重置关闭](#)。一套全面的节能模式允许设计低功耗应用程序。

STM32F405xx和STM32F407xx系列提供从64引脚到176引脚的各种封装的设备。所包含的外围设备集会随着所选设备的变化而变化。

这些功能使STM32F405xx和STM32F407xx微控制器系列适用于广泛的应用：

- ④ 电机驱动和应用控制
- ④ 医疗设备
- ④ 工业应用：PLC、逆变器、断路器
- ④ 打印机和扫描仪
- ④ 报警系统、视频对讲和暖通空调
- ④ 家用音响设备



图5显示了设备系列的一般框图。

表2. STM32F405xx和STM32F407xx: 功能部件和外围设备计数

外围设备		STM32F405RG	STM32F405OG	STM32F405VG	STM32F405ZG	STM32F405OE	STM32F407Vx		STM32F407Zx		STM32F407Ix	
闪存 (KB)		1024				512	512	1024	512	1024	512	1024
SRAM (KB)	系统	192 (112+16+64)										
	备份	4.										
FSMC内存控制器		不	是 ⁽¹⁾									
以太网		不					对					
计时器	一般用途	10										
	先进的-控制	2.										
	基本的	2.										
	IWDG	对										
	WWDG	对										
	RTC	对										
随机数生成器		对										



表2. STM32F405xx和STM32F407xx: 功能部件和外围设备计数

外围设备		STM32F405RG	STM32F405OG	STM32F405VG	STM32F405ZG	STM32F405OE	STM32F407Vx	STM32F407Zx	STM32F407Ix
通信接口	SPI/I2S	3/2 (full duplex) ⁽²⁾							
	I ² C	3.							
	USART/ UART	4/2							
	USB OTG FS	对							
	USB OTG-HS	对							
	罐头	2.							
	SDIO	对							
摄像头接口		不					对		
GPIO		51	72	82	114	72	82	114	140
12位ADC 通道数量		3.							
		16	13	16	24	13	16	24	24
12位DAC 通道数量		是2							
最大CPU频率		168兆赫							
工作电压		1.8至3.6伏 ⁽³⁾							
工作温度		环境温度: -40至+85°C/-40至+105°C							
		接头温度: -40至+125°C							
包裹		LQFP64	WLCSP90	LQFP100	LQFP144	WLCSP90	LQFP100	LQFP144	UFBGA176 LQFP176

1. 对于LQFP100和WLCSP90包, 只有FSMC Bank1或Bank2可用。Bank1只能支持使用NE1芯片选择的多路复用NOR/PRAM存储器。Bank2只能支持使用NCE2芯片选择的16位或8位NAND闪存。由于端口G在此程序包中不可用, 因此无法使用中断线。
2. SPI2和SPI3接口提供了在SPI模式或I2S音频模式中以排他性方式工作的灵活性。
3. 当设备在降低的温度范围内运行, 并使用外部电源监控器时, 可获得1.7V的VDD/VDDA最小值 参见 [章节: 内部复位OFF](#)。

2.1 在整个家庭中完全兼容

STM32F405xx和STM32F407xx是STM32F4系列的一部分。它们与STM32F22xx设备完全引脚对引脚、软件和功能兼容，允许用户在开发周期中尝试不同的内存密度、外围设备和性能（FPU、更高频率），以获得更大的自由度。

STM32F405xx和STM32F407xx设备与整个STM32F10xxx系列保持着紧密的兼容性。所有功能引脚都是引脚对引脚兼容的。然而，STM32F405xx和STM32F407xx并不是STM32F10xxx设备的直接替代品：这两个系列的电源方案不同，因此它们的电源引脚也不同。尽管如此，从STM32F10xxx到STM32F40x系列的转换仍然很简单，因为只有少数引脚受到影响。

图4、图3、图2和图1给出了STM32F40x、STM32F22xxx和STM32F10xxx系列之间的兼容板设计。

图1. 用于LQFP64的STM32F10xx/STM32F4xx之间的兼容板设计




图2:兼容板设计, 适用于LQFP100封装的STM32F10xx/STM32F2xx/STM32F4xx






图3. 用于LQFP144封装的STM32F10xx/STM32F2xx/STM32F4xx之间的兼容板设计

图4。用于LQFP176和BGA176封装的STM32F22xx和STM32F4xx之间的兼容板设计



2.2 设备概述

图5. STM32F40x框图



Description

STM32F405xx, STM32F407xx

		FCLK	HCLK	PCLK1
DMA1	4	e x t. S C K / C K N S S / W S, M C K 作 为 A F	S	C
	个			
DMA1	通	L、	S	D
	道、			
DMA1	E	16b	16b	16b
	T			
DMA1	R	A、	S	M
	为			
DMA1	A	B	A	F
	F			
UA	4	A、	S	M
RT4	个			
UA	通	16b	16b	16b
RT5	TIM6			
DMA1	道	A	S	M
	TIM7			
DMA1	2个通道	A	S	M
	DAC1			
DMA1	DAC2	B	A	F
	1个通道			
DMA1	作为AF	A	S	M
	bxCAN1 ^R _X			
DMA1	bxCAN2 _X	A	S	M
	作			
DMA1	为	A	S	M
	AF			
DMA1	CT	A	S	M
	RTS			
DMA1	作	A	S	M
	为			
DMA1	AF	A	S	M
	RX、TX			
DMA1	作为AF	A	S	M
	RX、TX			
DMA1	作为AF	A	S	M
	OS			
DMA1	I/S	A、	S	M
	D、M			
DMA1	I/S	A、	S	M
	O/S			
DMA1	D	A	S	M
	e			
DMA1	x	A	S	M
	t.			
DMA1	S	A	S	M
	C			
DMA1	K	A	S	M
	/			
DMA1	C	A	S	M
	K			
DMA1	作	A	S	M
	为			
DMA1	AF	A	S	M
	XT			
DMA1	OS	A	S	M
	I/S			
DMA1	D、M	A	S	M
	I/S			
DMA1	O/S	A	S	M
	D			
DMA1	-	A	S	M
	-			

DAC1_OUT DAC2_OUT
作为AF 作为AF

MS19920V3

- 1. 连接到APB2的定时器从TIMxCLK计时至168 MHz，而连接到APB1的定时器则从TIMxCLK计时至84 MHz或168 MHz，具体取决于RCC_DCCFGR寄存器中的TIMPRE位配置。
- 2. 摄像头接口和以太网仅在STM32F407xx设备上可用。



2.2.1 ARM®Cortex™-M4F内核，带嵌入式闪存和SRAM

ARM Cortex-M4F处理器是用于嵌入式系统的最新一代ARM处理器。它的开发目的是提供一个低成本的平台，满足MCU实现的需求，减少引脚数量和低功耗，同时提供出色的计算性能和对中断的高级响应。

ARM Cortex-M4F 32位RISC处理器具有卓越的代码效率，在通常与8位和16位设备相关的内存大小中提供ARM内核所期望的高性能。

处理器支持一组DSP指令，这些指令允许有效的信号处理和复杂的算法执行。

它的单精度FPU（浮点单元）通过使用元语言开发工具加快了软件开发，同时避免了饱和。

STM32F405xx和STM32F407xx系列与所有ARM工具和软件兼容。

[图5](#)显示了STM32F40x系列的总体框图。

注意：Cortex-M4F与Cortex-M3二进制兼容。

2.2.2 自适应实时内存加速器™)

ART加速器™ 是一款针对STM32行业标准ARM®Cortex进行优化的内存加速器™-M4F处理器。它平衡了ARM Cortex-M4F相对于闪存技术的固有性能优势，闪存技术通常需要处理器在更高的频率下等待闪存。

为了在这个频率下释放处理器完整的210 DMIPS性能，加速器实现了指令预取队列和分支高速缓存，这提高了128位闪存的程序执行速度。基于CoreMark基准测试，ART加速器的性能相当于在CPU频率高达168MHz的情况下从闪存执行0等待状态程序。

2.2.3 内存保护单元

内存保护单元（MPU）用于管理CPU对内存的访问，以防止一个任务意外损坏任何其他活动任务使用的内存或资源。该存储区域被组织成多达8个保护区域，这些保护区域又可以被划分为多达8个子区域。保护区域的大小在32字节和整个4GB的可寻址内存之间。

MPU特别有助于那些必须保护某些关键或认证代码免受其他任务不当行为影响的应用程序。它通常由RTOS（实时操作系统）管理。如果程序访问MPU禁止的存储位置，RTOS可以检测到它并采取行动。在RTOS环境中，内核可以根据要执行的进程动态更新MPU区域设置。

MPU是可选的，对于不需要它的应用程序，可以绕过它。

2.2.4 嵌入式闪存

STM32F40x设备嵌入512 KB或1 MB的闪存，可用于存储程序和数据。



2.2.5 CRC (循环冗余校验) 计算单元

CRC (循环冗余校验) 计算单元用于从32位数据字和固定生成器多项式中获得CRC码。

在其他应用中，基于CRC的技术用于验证数据传输或存储的完整性。在EN/IEC 60335-1标准的范围内，它们提供了一种验证闪存完整性的方法。CRC计算单元帮助在运行时间期间计算软件签名，将其与在链路时间生成并存储在给定存储器位置的参考签名进行比较。

2.2.6 嵌入式SRAM


所有STM32F40x产品均嵌入：

- ⌚ 高达192 KB的系统SRAM, 包括64 KB的CCM (核心耦合存储器) 数据RAM
RAM存储器以CPU时钟速度访问 (读/写)，等待状态为0。
- ⌚ 4 KB的备份SRAM
此区域只能从CPU访问。它的内容受到保护，不受可能的不必要写入访问的影响，并保留在待机或VBAT模式下。

2.2.7 多AHB总线矩阵

32位多AHB总线矩阵将所有主设备 (CPU、DMA、以太网、USB HS) 和从设备 (闪存、RAM、FSMC、AHB和APB外围设备) 互连，即使在几个高速外围设备同时工作时，也能确保无缝高效的操作系统。

图6. 多AHB矩阵



2.2.8 DMA控制器

该设备具有两个通用双端口DMA (DMA1和DMA2)，每个DMA具有8个流。它们能够管理存储器到存储器、外围设备到存储器以及存储器到外围设备的传输。它们具有用于APB/AHB外围设备的专用FIFO，支持突发传输，并设计用于提供最大外围带宽 (AHB/APB)。

这两个DMA控制器支持循环缓冲区管理，因此当控制器到达缓冲区时不需要特定的代码。这两个DMA控制器还具有双缓冲功能，可以自动使用和切换两个内存缓冲区，而不需要任何特殊代码。

每个流都连接到专用的硬件DMA请求，并支持每个流上的软件触发。配置由软件进行，源和目标之间的传输大小是独立的。

DMA可与主要外围设备一起使用：

- ④ SPI和I2S
- ④ I²C
- ④ USART
- ④ 通用、基本和高级控制定时器TIMx
- ④ DAC
- ④ SDIO
- ④ 摄像头接口 (DCMI)
- ④ ADC。

2.2.9 灵活的静态内存控制器 (FSMC)

FSMC嵌入STM32F405xx和STM32F407xx系列中。它有四个芯片选择输出,支持以下模式: PCCard/Compact Flash、SRAM、PSRAM、NOR Flash和NAND Flash。

功能概述:

- ④ 写入FIFO
- ④ 同步访问的最大FSMC_CLK频率为60 MHz。

LCD并行接口

FSMC可以配置为与大多数图形LCD控制器无缝对接。它支持英特尔8080和摩托罗拉6800模式,并且足够灵活,可以适应特定的LCD接口。这种LCD并行接口功能使使用带有嵌入式控制器的LCD模块或使用带有专用加速度的外部控制器的高性能解决方案轻松构建具有成本效益的图形应用程序。

2.2.10 嵌套矢量中断控制器 (NVIC)

STM32F405xx和STM32F407xx嵌入了一个嵌套的矢量中断控制器,能够管理16个优先级,并处理多达82个可屏蔽中断通道以及Cortex的16条中断线™-M4F。

- ④ 紧密耦合的NVIC提供低延迟中断处理
- ④ 直接传递给核心的中断条目矢量表地址
- ④ 允许早期处理中断
- ④ 处理延迟到达、优先级较高的中断
- ④ 支撑尾链
- ④ 处理器状态自动保存
- ④ 中断退出时恢复中断条目,没有指令开销

该硬件块提供了具有最小中断延迟的灵活中断管理功能。

2.2.11 外部中断/事件控制器 (EXTI)

外部中断/事件控制器由23条边缘检测器线组成,用于生成中断/事件请求。每条线可以独立配置以选择触发事件(上升沿、下降沿,两者都有),并且可以独立屏蔽。挂起的寄存器保持中断请求的状态。EXTI可以检测具有比内部APB2时钟周期短的脉冲宽度的外部线路。多达140个GPIO可以连接到16条外部中断线。

2.2.12 时钟和启动

复位时,选择16 MHz内部RC振荡器作为默认CPU时钟。16 MHz内部RC振荡器经过工厂微调,可提供1%的精度温度范围。然后,应用程序可以选择RC振荡器或外部4-26MHz时钟源作为系统时钟。可以监控此时钟的故障。如果检测到故障,系统会自动切换回内部RC振荡器,并生成软件中断(如果启用)。该时钟源被输入到PLL,从而允许将频率增加到168MHz。类似地,PLL的完全中断管理

时钟输入在必要时可用（例如，如果间接使用的外部振荡器发生故障）。

几个预分频器允许配置三个AHB总线、高速APB（APB2）和低速APB（APB1）域。三条AHB总线的最大频率为168MHz，而高速APB域的最大频率则为84兆赫。低速APB域的最大允许频率是42MHz。

这些设备嵌入了一个专用PLL（PLLI2S），可以实现音频类性能。在这种情况下，^{I2S}主时钟可以生成从8kHz到192kHz的所有标准采样频率。

2.2.13 引导模式

启动时，引导引脚用于从三个引导选项选择一个：

- ⌚ 从用户Flash启动
- ⌚ 从系统内存启动
- ⌚ 从嵌入式SRAM启动

引导加载程序位于系统内存中。它用于使用USART1（PA9/PA10）、USART3（PC10/PC11或PB10/PB11）、CAN2（PB5/PB13）、USB对闪存进行重新编程
OTG FS通过DFU（设备固件升级）处于设备模式（PA11/PA12）。

2.2.14 供电方案

- ⌚ VDD=1.8至3.6 V：I/O和内部调节器的外部电源（启用时），通过VDD引脚从外部提供。
- ⌚ VSSA、VDDA=1.8至3.6 V：用于ADC、DAC、复位块、RC和PLL的外部模拟电源。VDDA和VSSA必须分别连接到VDD和VSS。
- ⌚ VBAT=1.65至3.6 V：当VDD不存在时，RTC、外部时钟32 kHz振荡器和备份寄存器的电源（通过电源开关）。

有关更多详细信息，请参阅[图21：电源方案](#)。

注：当设备在降低的温度范围内运行，并使用外部电源监控器时，可获得1.7V的VDD/VDDA最小值（请参阅“[内部复位关闭](#)”一节）。

请参阅[表2](#)，以确定支持该选项的软件包。

2.2.15 电源监督员

内部复位开启

在嵌入PDR_On引脚的封装上，通过将PDR_On保持为高电平来启用电源监控器。在所有其他软件包上，电源管理器始终处于启用状态。

该设备具有集成的通电复位（POR）/断电复位（PDR）电路，该电路与断电复位（BOR）电路耦合。上电时，POR/PDR始终处于活动状态，并确保从1.8V开始正常运行。达到1.8V POR阈值水平后，启动选项字节加载过程，以确认或修改默认BOR阈值水平，或永久禁用BOR。通过选项字节可获得三个BOR阈值。当VDD低于指定阈值VPOR/PDR或VBOR时，设备保持在重置模式，而不需要外部重置电路。


该设备还具有嵌入式可编程电压检测器 (PVD)，该检测器监测VDD/VDDA电源并将其与VPVD阈值进行比较。当VDD/VDDA下降到低于VPVD阈值时和/或当VDD/VDEA高于VPVD阈值的时候，可以产生中断。中断服务例程然后可以生成警告消息和/或将MCU置于安全状态。PVD由软件启用。

内部复位OFF

此功能仅在具有PDR_on引脚的软件包上可用。内部通电复位 (POR)/断电复位 (PDR) 电路通过PDR_on引脚禁用。

外部电源监控器应监控VDD，并且只要VDD低于指定阈值，就应将设备保持在重置模式。PDR_ON应连接到此外部电源监控器。请参阅图7 :内部复位关闭的电源监控器互连。

图7。内部复位关闭的电源监控器互连



1. PDR=1.7 V，用于降低温度范围；PDR=1.8 V，适用于所有温度范围。


VDD指定的阈值为1.8 V（见图7）。当设备在0至70°C的温度范围。

一套全面的节能模式允许设计低功耗应用程序。当内部重置关闭时，不再支持以下集成功能：

- 集成上电复位 (POR)/断电复位 (PDR) 电路被禁用
- 断电复位 (BOR) 电路被禁用
- 嵌入式可编程电压检测器 (PVD) 被禁用
- VBAT功能不再可用，VBAT引脚应连接到VDD

除LQFP64和LQFP100外，所有封装都允许通过PDR_ON信号禁用内部复位。

图8。内部复位关闭的PDR_ON和NRST控制



1.对于降低的温度范围 ,PDR=1.7V ;PDR=1.8 V ,适用于所有温度范围。

2.2.16 电压调节器

调节器有四种操作模式：

- ① 调节器开启
 - 主调节器模式 (MR)
 - 低功率调节器 (LPR)
 - 断电
- ② 调节器关闭

调节器开启

在嵌入BYPASS_REG引脚的封装上,通过保持BYPASS_REG为低电平来启用调节器。在所有其他软件包上,调节器始终处于启用状态。

当调节器打开时,软件配置了三种电源模式：

- ① MR用于标称调节模式 (运行中具有不同的电压缩放)
在主调节器模式 (MR模式)中,提供不同的电压缩放,以达到最大频率和动态功耗之间的最佳折衷。
参见 [表14 :一般操作条件](#)。
- ② LPR用于停止模式
当进入停止模式时,低压调节器模式由软件配置。
- ③ 电源关闭用于待机模式。
断电模式仅在进入待机模式时激活。调节器输出处于高阻抗,内核电路断电,导致零功耗。寄存器和SRAM的内容丢失)

两个外部陶瓷电容器应连接在VCAP_1和VCAP_2引脚上。提到图21：电源方案和图16：VCAP_1/VCAP_2运行条件。

所有机组都具有调节器开启功能。

调节器关闭

此功能仅在具有BYPASS_REG引脚的软件包上可用。将BYPASS_REG保持在高电平可禁用调节器。调节器OFF模式允许通过V_{CAP_1}和V_{CAP_2}引脚向外部提供V_{I/O}电压源。

由于内部电压缩放不在内部管理，因此外部电压值必须与目标最大频率对齐。参见 [表14：一般操作条件](#)。

两个2.2 μ F陶瓷电容器应更换为两个100 nF去耦电容器。


参见 [图21 : 电源方案](#)

当调节器关闭时，V12不再有内部监控。应使用外部电源监控器来监控逻辑电源域的V12。PA0引脚应用于此目的，并作为V12电源域上的上电重置。

在调节器关闭模式下,不再支持以下功能:

- ② PA0不能用作GPIO引脚,因为它允许重置未被NRST引脚重置的V12逻辑电源域的一部分。
- ③ 只要PA0保持在低电平,在通电复位的情况下就不能使用调试模式。因此,如果需要重置或预重置下的调试连接,则必须分别管理PA0和NRST引脚。

图9. 调节器关闭




必须遵守以下条件：

- ⌚ VDD应始终高于VCAP_1和VCAP_2，以避免功率域之间的电流注入。
- ⌚ 如果VCAP_1和VCAP_2达到V12最小值的时间比VDD达到1.8V的时间快，则应将PA0保持在较低水平，以覆盖这两种情况：直到VCAP_1、VCAP_2到达V12最小数值，直到VDD达到1.8 V（见 图10）。
- ⌚ 否则，如果VCAP_1和VCAP_2达到V12最小值的时间比VDD达到1.8V的时间慢，则可以 从外部断言PA0为低（见 图11）。
- ⌚ 如果VCAP_1和VCAP_2低于V12最小值，并且VDD高于1.8V，则必须在PA0引脚上断言复位。


注：V12的最小值取决于应用中的最大目标频率（见 表14：一般操作条件）。

图10。在调节器关闭模式下启动：VDD斜率缓慢
- power-down reset risen after VCAP_1/VCAP_2 stabilization



1. 无论内部复位模式（开启或关闭）如何，此数字均有效。
2. PDR=1.7 V，适用于降低的温度范围；PDR=1.8 V，适用于所有温度范围。

图11. 在调节器关闭模式下启动 : 快速VDD斜率
- power-down reset risen before VCAP_1/VCAP_2 stabilization



1. 无论内部复位模式 (开启或关闭) 如何, 此数字均有效。
2. PDR=1.7 V ,适用于降低的温度范围 ;PDR=1.8 V ,适用于所有温度范围。

2.2.17 调节器开/关和内部复位开/关可用性

表3. 调节器开/关和内部复位开/关可用性

	调节器开启	调节器关闭	内部复位开启	内部复位OFF
LQFP64 LQFP100	对	不	对	不
LQFP144 LQFP176			是PDR_ON 设置为 VDD	是 PDR_ON 连接到 外部电源监控器
WLCSP90 UFBGA176	对 BYPASS_REG设 置为VSS	对 BYPASS_REG设 置为VDD		

2.2.18 实时时钟 (RTC)、备份SRAM和备份寄存器

STM32F405xx和STM32F407xx的备份域包括：

- ① 实时时钟 (RTC)
- ② 4 KB的备份SRAM
- ③ 20个备份寄存器

实时时钟 (RTC) 是一个独立的BCD定时器/计数器。专用寄存器包含BCD (二进制编码的十进制) 格式的秒、分钟、小时 (12/24小时)、周、日、月、年。将自动执行当月28、29 (闰年)、30和31天的校正。RTC提供可编程报警和可编程周期性中断, 从停止和待机模式唤醒。子秒值也有二进制格式。

它由32.768kHz的外部晶体、谐振器或振荡器、内部低功率RC振荡器或高速外部时钟除以128来计时。内部低速RC

具有32kHz的典型频率。RTC可以使用外部512 Hz输出进行校准，以补偿任何自然石英偏差。

两个报警寄存器用于在特定时间生成报警，日历字段可以独立屏蔽以进行报警比较。为了生成周期性中断，提供了一个具有可编程分辨率的16位可编程二进制自动重新加载下计数器，允许从每120μs到每36小时自动唤醒和周期性警报。

20位预分频器用于时基时钟。默认情况下，它被配置为根据32.768kHz的时钟生成1秒的时基。

4K字节的备份SRAM是一个类似EEPROM的存储区域。它可以用于存储在V_{BAT}和待机模式下需要保留的数据。默认情况下，此内存区域被禁用，以最大限度地减少功耗（请参阅第2.2.19节：低功耗模式）。它可以通过软件启用。

备份寄存器是32位寄存器，用于在V_{DD}电源不存在时存储80字节的用户应用程序数据。备份寄存器不会被系统、电源重置或设备从待机模式唤醒时重置（见第2.2.19节：低功耗模式）。

额外的32位寄存器包含可编程报警子秒、秒、分钟、小时、天和日期。

与备份SRAM一样，RTC和备份寄存器是通过开关提供的，该开关在存在时由V_{DD}电源供电，或由V_{BAT}引脚供电。

2.2.19 低功耗模式

STM32F405xx和STM32F407xx支持三种低功耗模式，以在低功耗、短启动时间和可用唤醒源之间实现最佳折衷：

睡眠模式

在睡眠模式下，只有CPU停止。所有外围设备都会继续运行，并且在发生中断/事件时可以唤醒CPU。

停止模式

停止模式在保留SRAM和寄存器内容的同时实现了最低的功耗。停止V₁₂域中的所有时钟，禁用PLL、HSI RC和HSE晶体振荡器。电压调节器也可以置于正常模式或低功耗模式。

设备可以通过任何EXTI线路从停止模式唤醒（EXTI线路源可以是16条外部线路之一、PVD输出、RTC报警/唤醒/篡改/时间戳事件、USB OTG FS/HS唤醒或以太网唤醒）。

待机模式

待机模式用于实现最低功耗。内部电压调节器关闭，从而关闭整个V₁₂域。PLL、HSI RC和HSE晶体振荡器也关闭。进入后

在待机模式下，SRAM和寄存器内容将丢失，但选择备份域中的寄存器和备份SRAM时除外。

当外部复位（NRST引脚）、IWDG复位、WKUP引脚上升沿或RTC报警/唤醒/篡改/时间戳事件发生时，设备退出待机模式。

当嵌入式电压调节器被旁路并且V₁₂域由外部电源控制时，不支持待机模式。

2.2.20 VBAT操作

VBAT引脚允许在不存在外部电池和外部超级电容器时从外部电池、外部超级电容或从V_{DD}向设备VBAT域供电。

当V_{DD}不存在时，VBAT操作被激活。

VBAT引脚提供RTC、备份寄存器和备份SRAM。

注：当微控制器由VBAT供电时，外部中断和RTC报警/事件不会使其退出VBAT操作。

当PDR_ON引脚未连接到VDD（内部复位OFF）时，VBAT功能不再可用，VBAT引脚应连接到VDD。

2.2.21 计时器和看门狗

STM32F405xx和STM32F407xx设备包括两个高级控制定时器、八个通用定时器、两个基本定时器和两个看门狗定时器。

所有计时器计数器都可以在调试模式下冻结。

表4比较了高级控制、通用定时器和基本定时器的特点。

表4. 定时器功能比较

计时器类型	计时器	计数器解析	计数器类型	预分频器因子	DMA请求生成	捕获/比较通道	互补输出	最大接口时钟 (MHz)	最大定时器时钟 (MHz)
先进的-控制	TIM1, TIM8	16位	向上、向下、向上/向下	1之间的任意整数和65536	对	4.	对	84	168

表4. 计时器功能比较 (续)

计时器类型	计时器	计数器解析	计数器类型	预分频器因子	DMA请求生成	捕获/比较通道	互补y输出	最大接口时钟 (MHz)	最大定时器时钟 (MHz)
一般用途	TIM2, TIM5	32位	向上、向下、向上/向下	1之间的任意整数和65536	对	4.	不	42	84
	TIM3, TIM4	16位	向上、向下、向上/向下	1之间的任意整数和65536	对	4.	不	42	84
	TIM9	16位	向上的	1之间的任意整数和65536	不	2.	不	84	168
	TIM10, 时间11	16位	向上的	1之间的任意整数和65536	不	1.	不	84	168
	TIM12	16位	向上的	1之间的任意整数和65536	不	2.	不	42	84
	TIM13, 时间14	16位	向上的	1之间的任意整数和65536	不	1.	不	42	84
基本的	TIM6, TIM7	16位	向上的	1之间的任意整数和65536	对	0	不	42	84

高级控制定时器 (TIM1、TIM8)

高级控制定时器 (TIM1、TIM8) 可以看作是多路复用在6个通道上的三相PWM发生器。它们具有可编程插入死区时间的互补PWM输出。它们也可以被视为完整的通用定时器。它们的4个独立通道可用于:

- ④ 输入捕获
- ④ 输出比较
- ④ PWM生成 (边缘或中心对齐模式)
- ④ 单脉冲模式输出

如果配置为标准的16位定时器, 它们具有与通用TIMx定时器相同的功能。如果配置为16位PWM发生器, 它们具有完全调制能力 (0-100%)。

高级控制定时器可以通过定时器链接功能与TIMx定时器协同工作, 以实现同步或事件链接。

TIM1和TIM8支持独立的DMA请求生成。

通用定时器 (TIMx)

STM32F40x设备中嵌入了十个可同步的通用定时器 (差异见 [表4](#))。

④ TIM2、TIM3、TIM4、TIM5

STM32F40x包括4个功能齐全的通用定时器: TIM2、TIM5、TIM3和TIM4。TIM2和TIM5定时器基于32位自动上下加载计数器和16位预分频器。TIM3和TIM4定时器基于16位自动上/下加载计数器和16位预分频器。它们都具有4个独立通道, 用于输入捕获/输出比较、PWM或一个脉冲模式输出。这在最大的封装上提供了多达16个输入捕获/输出比较/PWM。

TIM2、TIM3、TIM4、TIM5通用定时器可以协同工作, 也可以通过定时器链接功能与其他通用定时器以及高级控制定时器TIM1和TIM8一起工作, 以实现同步或事件链接。

这些通用定时器中的任何一个都可以用于生成PWM输出。

TIM2、TIM3、TIM4、TIM5都具有独立的DMA请求生成。它们能够处理正交 (增量) 编码器信号和1到4个霍尔效应传感器的数字输出。

④ TIM9、TIM10、TIM11、TIM12、TIM13和TIM14

这些定时器基于16位自动重新加载递增计数器和16位预分频器。TIM10、TIM11、TIM13和TIM14具有一个独立通道, 而TIM9和TIM12具有两个独立通道用于输入捕获/输出比较、PWM或一个脉冲模式输出。它们可以与TIM2、TIM3、TIM4、TIM5全功能通用定时器同步。它们也可以用作简单的时基。

基本定时器TIM6和TIM7

这些定时器主要用于DAC触发和波形生成。它们也可以用作通用的16位时基。

TIM6和TIM7支持独立的DMA请求生成。

独立监督机构

独立的看门狗基于12位下计数器和8位预分频器。它由一个独立的32 kHz内部RC计时, 由于它独立于主时钟运行, 因此可以在停止和待机模式下运行。它既可以用作看门狗, 在出现问题时重置设备, 也可以用作应用程序超时管理的自由运行计时器。它可以通过选项字节进行硬件或软件配置。

车窗看门狗

窗口看门狗基于7位下计数器, 可以设置为自由运行。它可以用作看门狗, 在出现问题时重置设备。它是从主时钟开始计时的。它具有早期警告中断功能, 计数器可以在调试模式下冻结。

SysTick计时器

此计时器专用于实时操作系统，但也可以用作标准下计数器。它的特点是：

- ⌚ 24位下计数器
- ⌚ 自动重新加载功能
- ⌚ 计数器达到0时可屏蔽系统中断生成
- ⌚ 可编程时钟源。

2.2.22 内部集成电路接口 (I²C)

多达三个I²C总线接口可以在多主机和从机模式下运行。它们可以支持标准模式（最高100 kHz）和快速模式（最高400 kHz）。它们支持7/10位寻址模式和7位双寻址模式（作为从属）。嵌入了硬件CRC生成/验证。

它们可以由DMA提供服务，并且支持SMBus 2.0/PMBus。

2.2.23 通用同步/异步接收发射机 (USART)

STM32F405xx和STM32F407xx嵌入了四个通用同步/异步接收发射机（USART1、USART2、USART3和USART6）和两个通用异步接收接收机发射机（UART4和UART5）。

这六个接口提供异步通信、IrDA SIR ENDEC支持、多处理器通信模式、单线半双工通信模式，并具有LIN主/从功能。USART1和USART6接口能够以高达10.5Mbit/s的速度进行通信。其他可用接口的通信速度高达5.25 Mbit/s。

USART1、USART2、USART3和USART6还提供CTS和RTS信号的硬件管理、智能卡模式（符合ISO 7816）和类似SPI的通信能力。DMA控制器可以为所有接口提供服务。

表5. USART功能比较

USART 名称	标准功能	调制解 调器 (RTS/C TS)	林	SPI 主人	irDA	智能卡 (SO 7816)	最大波特率 (Mbit/s) (过采 样16)	最大波特率 (Mbit/s) (过采 样8)	APB 映射
USART1	+	+	+	+	+	+	5.25	10.5	APB2 (最大 84 MHz)
USART2	+	+	+	+	+	+	2.62	5.25	APB1 (最大 42 MHz)
USART3	+	+	+	+	+	+	2.62	5.25	APB1 (最大 42 MHz)
UART4	+	-	+	-	+	-	2.62	5.25	APB1 (最大 42 MHz)
UART5	+	-	+	-	+	-	2.62	5.25	APB1 (最大 42 MHz)
USART6	+	+	+	+	+	+	5.25	10.5	APB2 (最大 84 MHz)

2.2.24 串行外围接口 (SPI)

STM32F40x在全双工和单工通信模式下的从模式和主模式下最多具有三个SPI。SPI1可以高达42Mbit/s进行通信，SPI2和SPI3可以高达21Mbit/s通信。3比特预分频器给出8个主模式频率，并且帧可配置为8比特或16比特。硬件CRC生成/验证支持基本的SD卡/MMC模式。DMA控制器可以为所有SPI提供服务。

SPI接口可以被配置为在TI模式下操作，以便在主模式和从模式下进行通信。

2.2.25 内部集成声音 (I2S)

提供了两个标准I2S接口（与SPI2和SPI3多路复用）。它们可以在主模式或从模式、全双工和半双工通信模式下操作，并且可以配置为以16/32位分辨率作为输入或输出通道进行操作。支持从8kHz到192kHz的音频采样频率。当I2S接口中的一个或两个被配置在主模式中时，主时钟可以以256倍的采样频率输出到外部DAC/CODEC。

所有I2Sx都可以由DMA控制器提供服务。

2.2.26 音频PLL (PLLI2S)

这些设备具有用于音频I2S应用的附加专用PLL。它允许在使用USB外围设备的同时，在不影响CPU性能的情况下实现无错误的I2S采样时钟精度。

PLLI2S配置可以修改为管理I2S采样率变化，而无需禁用用于CPU、USB和以太网接口的主PLL（PLL）。

可以用非常低的误差对音频PLL进行编程，以获得8KHz到192KHz范围内的采样率。

除了音频PLL之外，主时钟输入引脚还可用于将I2S流与外部PLL（或编解码器输出）同步。

2.2.27 安全数字输入/输出接口 (SDIO)

SD/SDIO/MMC主机接口可用，支持三种不同数据总线模式下的多媒体卡系统规范4.2版：1位（默认）、4位和8位。

该接口允许高达48 MHz的数据传输，并符合SD存储卡规范2.0版。

SDIO卡规范2.0版还支持两种不同的数据总线模式：1位（默认）和4位。

当前版本在任何时候只支持一个SD/SDIO/MMC4.2卡和一堆MMC4.1或以前版本。

除了SD/SDIO/MMC之外，此接口完全符合CE-ATA数字协议Rev1.1。

2.2.28 以太网MAC接口，支持专用DMA和IEEE 1588

外围设备仅在STM32F407xx设备上可用。

STM32F407xx设备通过行业标准介质无关接口（MII）或精简介质无关接口（RMII）为以太网LAN通信提供符合IEEE-802.3-2002的介质访问控制器（MAC）。STM32F407xx需要一个外部物理接口设备（PHY）来连接到物理LAN总线（双绞线、光纤等）。PHY使用17个MII信号或9个RMII信号连接到STM32F407xx MII端口，并且可以使用STM32F407xx的25 MHz（MII）进行计时。

STM32F407xx包括以下功能：

- ④ 支持10和100 Mbit/s速率
- ④ 专用DMA控制器允许在专用SRAM和描述符之间进行高速传输（有关详细信息，请参阅STM32F40x参考手册）
- ④ 标记的MAC帧支持（VLAN支持）
- ④ 半双工（CSMA/CD）和全双工操作
- ④ MAC控制子层（控制帧）支持
- ④ 32位CRC生成和删除
- ④ 物理和多播地址（多播和组地址）的几种地址过滤模式
- ④ 每个发送或接收帧的32位状态代码
- ④ 缓冲发送和接收帧的内部FIFO。发送FIFO和接收FIFO都是2K字节。
- ④ 支持符合IEEE 1588 2008的硬件PTP（精确时间协议）（PTP V2），时间戳比较器连接到TIM2输入
- ④ 当系统时间大于目标时间时触发中断

2.2.29 控制器局域网 (bxCAN)

这两个CAN符合2.0A和B (有源) 规范, 比特率高达1Mbit/s。它们可以接收和发送具有11位标识符的标准帧以及具有29位标识符的扩展帧。每个CAN有三个传输邮箱、两个带3级的接收FIFOS和28个共享的可扩展滤波器组 (即使使用一个CAN, 也可以使用所有这些)。为每个CAN分配256字节的SRAM。

2.2.30 通用串行总线全速运行 (OTG_FS)

STM32F405xx和STM32F407xx嵌入了一个带集成收发器的USB OTG全速设备/主机/OTG外围设备。USB OTG FS外围设备符合USB 2.0规范和OTG 1.0规范。它具有软件可配置的端点设置, 并支持挂起/恢复。USB OTG全速控制器需要一个专用的48 MHz时钟, 该时钟由连接到HSE振荡器的PLL生成。主要功能包括:

- ④ 具有动态FIFO大小的320×35位的Rx和Tx FIFO组合大小
- ④ 支持会话请求协议 (SRP) 和主机协商协议 (HNP)
- ④ 4个双向端点
- ④ 8个主机通道, 支持定期OUT
- ④ HNP/SNP/IP内部 (不需要任何外部电阻器)
- ④ 对于OTG/主机模式, 如果连接了总线供电的设备, 则需要一个电源开关

2.2.31 高速通用串行总线 (OTG_HS)

STM32F405xx和STM32F407xx设备嵌入了一个USB OTG高速 (高达480 Mb/s) 设备/主机/OTG外围设备。USB OTG HS支持全速和高速操作。它集成了用于全速操作 (12 MB/s) 的收发器, 并具有用于高速操作 (480 MB/s) 的UTMI低引脚接口 (ULPI)。在HS模式下使用USB OTG HS时, 需要连接到ULPI的外部PHY设备。

USB OTG HS外围设备符合USB 2.0规范和OTG 1.0规范。它具有软件可配置的端点设置, 并支持挂起/恢复。USB OTG全速控制器需要一个专用的48 MHz时钟, 该时钟由连接到HSE振荡器的PLL生成。

主要功能包括:

- ④ 组合的Rx和Tx FIFO大小为1 Kbit×35, 具有动态FIFO大小
- ④ 支持会话请求协议 (SRP) 和主机协商协议 (HNP)
- ④ 6个双向端点
- ④ 具有周期性OUT支持的12个主机通道
- ④ 内部FS OTG PHY支持
- ④ 支持SDR模式下ULPI的外部HS或HS OTG操作。OTG PHY通过12个信号连接到微控制器ULPI端口。它可以使用60 MHz的输出进行计时。
- ④ 内部USB DMA
- ④ HNP/SNP/IP内部 (不需要任何外部电阻器)
- ④ 对于OTG/主机模式, 如果连接了总线供电的设备, 则需要一个电源开关

2.2.32 数码相机接口 (DCMI)

STM32F405xx设备中没有摄像头接口。

STM32F407xx产品内置摄像头接口，可通过8位至14位并行接口与摄像头模块和CMOS传感器连接，接收视频数据。相机接口可以在54MHz下维持高达54Mbyte/s的数据传输速率。它的特点是：

- ⌚ 输入像素时钟和同步信号的可编程极性
- ⌚ 并行数据通信可以是8位、10位、12位或14位
- ⌚ 支持8位逐行扫描视频单色或原始拜耳格式、YCbCr 4:2:2逐行扫描视频、RGB 565逐行扫描图像或压缩数据（如JPEG）
- ⌚ 支持连续模式或快照（单帧）模式
- ⌚ 自动裁剪图像的功能

2.2.33 随机数发生器

所有STM32F405xx和STM32F407xx产品都嵌入了一个RNG，该RNG提供由集成模拟电路生成的32位随机数。

2.2.34 通用输入/输出

每个GPIO引脚都可以通过软件配置为输出（推挽或漏极开路，有或没有上拉或下拉）、输入（浮动，有或无上拉或下拉）或外围替代功能。大多数GPIO引脚与数字或模拟替代功能共享。所有GPIO都具有高电流能力，并具有速度选择功能，以更好地管理内部噪声、功耗和电磁发射。

如果需要，可以按照特定的顺序锁定I/O配置，以避免向I/O寄存器进行虚假写入。

快速I/O处理允许最大I/O切换，最高可达84 MHz。

2.2.35 模数转换器 (ADC)

嵌入了三个12位模数转换器，每个ADC共享多达16个外部通道，以单触发或扫描模式执行转换。在扫描模式下，对选定的一组模拟输入执行自动转换。

ADC接口中嵌入的附加逻辑功能允许：

- ⌚ 同时采样和保持
- ⌚ 交错采样和保持

ADC可以由DMA控制器提供服务。模拟看门狗功能允许非常精确地监测一个、一些或所有选定通道的转换电压。当转换后的电压在编程阈值之外时，会产生中断。

为了同步A/D转换和定时器，ADC可以由TIM1、TIM2、TIM3、TIM4、TIM5或TIM8定时器中的任何一个触发。

2.2.36 温度传感器

温度传感器必须产生一个随温度线性变化的电压。转换范围在1.8 V和3.6 V之间。温度传感器位于内部

连接到用于将传感器输出电压转换为数字值的ADC1_IN16输入通道。

由于工艺变化，温度传感器的偏移量因芯片而异，因此内部温度传感器主要适用于检测温度变化而非绝对温度的应用。如果需要精确的温度读数，则应使用外部温度传感器部件。

2.2.37 数模转换器 (DAC)

两个12位缓冲DAC通道可用于将两个数字信号转换为两个模拟电压信号输出。

此双数字接口支持以下功能：

- ⌚ 两个DAC转换器：每个输出通道一个
- ⌚ 8位或12位单调输出
- ⌚ 12位模式下的左或右数据对齐
- ⌚ 同步更新功能
- ⌚ 噪声波产生
- ⌚ 三角波生成
- ⌚ 双DAC通道独立或同时转换
- ⌚ 每个通道的DMA能力
- ⌚ 转换的外部触发器
- ⌚ 输入参考电压 V_{REF+}

设备中使用了八个DAC触发输入。DAC通道通过定时器更新输出触发，定时器更新输出也连接到不同的DMA流。

2.2.38 串行线JTAG调试端口 (SWJ-DP)

ARM SWJ-DP接口是嵌入式的，是一个JTAG和串行线调试端口的组合，可以将串行线调试或JTAG探针连接到目标。

调试仅使用2个引脚，而不是JTAG所需的5个引脚（JTAG引脚可以重新用作具有替代功能的GPIO）：JTAG TMS和TCK引脚分别与SWDIO和SWCLK共享，TMS引脚上的特定序列用于在JTAG-DP和SW-DP之间切换。

2.2.39 嵌入式跟踪单元™

ARM嵌入式跟踪宏单元通过从STM32F40x以非常高的速率通过少量ETM引脚将压缩数据流传输到外部硬件跟踪端口分析器（TPA）设备，从而提高了CPU内核内指令和数据流的可视性。TPA使用USB、以太网或任何其他高速通道连接到主机。实时指令和数据流活动可以被记录，然后被格式化以在运行调试器软件的主机上显示。TPA硬件可从通用开发工具供应商处获得。

嵌入式跟踪宏单元使用第三方调试器软件工具运行。

3 引脚和引脚说明

图12. STM32F40xLQFP64引脚






图13. STM32F40xLQFP100引脚



ai18495c



图14。STM32F40xLQFP144引脚



ai18496b

图15. STM32F40x LQFP176引脚




图16. STM32F40x UFBGA176气球

	1.	2.	3.	4.	5.	6.	7.	8.	9	10	11	12	13	14	15																														
A.	PE3	PE2	PE1	PE0	PB8	PB5	第14页	第13页	PB4	PB3	PD7	PC12	第15页	第14页	第13页																														
B	PE4	PE5	PE6	PB9	PB7	PB6	第15页	第12页	第11页	第10页	PD6	PD0	PC11	PC10	第12页																														
C	VBAT	PI7	PI6	PI5	VDD	PDR_ON	VDD	VDD	VDD	第9页	PD5	PD1	PI3	PI2	第11页																														
D	第13页	PI8	PI9	PI4	VSS	引导0	VSS	VSS	VSS	PD4	PD3	PD2	PH15	PI1	PA10																														
E	第14页	PF0	PI10	PI11	<table><tr><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td></tr><tr><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td></tr><tr><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td></tr><tr><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td></tr><tr><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td></tr><tr><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td><td>VSS</td></tr></table>							VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	PH13	PH14	PI0	第9页
VSS	VSS	VSS	VSS	VSS																																									
VSS	VSS	VSS	VSS	VSS																																									
VSS	VSS	VSS	VSS	VSS																																									
VSS	VSS	VSS	VSS	VSS																																									
VSS	VSS	VSS	VSS	VSS																																									
VSS	VSS	VSS	VSS	VSS																																									
F	PC15	VSS	VDD	PH2	VSS	vcap2	PC9	PA8																																					
G	PH0	VSS	VDD	PH3	VSS	VDD	PC8	PC7																																					
H	PH1	PF2	PF1	PH4	VSS	VDD	第8页	PC6																																					
J	NRST	PF3	PF4	PH5	VDD	VDD	第7页	第6页																																					
K	PF7	PF6	PF5	VDD	PH12	第5页	第4页	第3页																																					
L	PF10	PF9	PF8	旁路_寄存器								PH11	PH10	PD15	第2页																														
M	VSSA	PC0	PC1	PC2	PC3	PB2	第1页	VSS	VSS	VCAP_1	PH6	PH8	PH9	PD14	PD13																														
N	VREF-	PA1	PA0	PA4	PC4	PF13	第0页	VDD	VDD	VDD	PE13	PH7	PD12	PD11	PD10																														
P	VREF+	PA2	PA6	PA5	PC5	PF12	PF15	PE8	PE9	PE11	PE14	PB12	PB13	PD9	PD8																														
R	VDDA	PA3	PA7	PB1	PB0	PF11	PF14	PE7	PE10	PE12	PE15	PB10	PB11	PB14	PB15																														

ai18497b

1.此图显示了包装的俯视图。



图17. STM32F40x WLCSP90气球

	10	9	8.	7.	6.	5.	4.	3.	2.	1.
A.	VBAT	第13页	PDR_ON	引导0	PB4	PD7	PD4	PC12	第14页	VDD
B	第14页	PC15	VDD	PB7	PB3	PD6	PD2	第15页	PI1	vcap2
C	PA0	VSS	PB9	PB6	PD5	PD1	PC11	PI0	第12页	第11页
D	PC2	旁路寄存器	PB8	PB5	PD0	PC10	第13页	PA10	第9页	PA8
E	PC0	PC3	VSS	VSS	VDD	VSS	VDD	PC9	PC8	PC7
F	PH0	PH1	PA1	VDD	PE10	PE14	VCAP_1	PC6	PD14	PD15
G	NRST	VDDA	PA5	PB0	PE7	PE13	PE15	PD10	PD12	PD11
H	VSSA	PA3	PA6	PB1	PE8	PE12	PB10	PD9	PD8	PB15
J	PA2	PA4	PA7	PB2	PE9	PE11	PB11	PB12	PB14	PB13

MS30402V1

1.此图显示程序包凹凸视图。

表6. 引脚表中使用的图例/缩写

名称	缩写	释义
引脚名称	除非引脚名称下方的括号中另有规定，否则重置期间和重置后的引脚功能与实际引脚名称相同	
引脚类型	S	电源引脚
	我	仅输入引脚
	I/O	输入/输出引脚
I/O structure	英尺	5 V容差I/O
	TTa	3.3 V容限I/O直接连接到ADC
	B	专用BOOT0引脚
	RST	带嵌入式弱上拉电阻器的双向复位引脚
备注	除非注释另有规定，否则在重置期间和之后，所有I/O都设置为浮动输入	
备用功能	通过GPIOx_AFR寄存器选择的函数	
附加功能	通过外围寄存器直接选择/启用的功能	



表7. STM32F40x销和球定义

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O结构	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	-	1	1.	A2	1.	PE2	I/O	英尺		TRACECLK/FSMC_A23/ETH_MII_TXD3/EVENTOUT	
-	-	2	2.	A1	2.	PE3	I/O	英尺		TRACED0/FSMC_A19/EVENTOUT	
-	-	3	3.	B1	3.	PE4	I/O	英尺		TRACED1/FSMC_A20/DCMI_D4/EVENTOUT	
-	-	4	4.	B2	4.	PE5	I/O	英尺		TRACED2/FSMC_A21/TIM9_CH1/DCMI_D6/EVENTOUT	
-	-	5	5.	B3	5.	PE6	I/O	英尺		TRACED3/FSMC_A22/TIM9_CH2/DCMI_D7/EVENTOUT	
1.	A10	6	6.	C1	6.	V _{BAT}	S				
-	-	-	-	D2	7.	PI8	I/O	英尺	2) (3)	突发事件	RTC_TAMP1、 RTC_TAMP2、 RTC_TS
2.	A9	7	7.	D1	8.	第13页	I/O	英尺	2) (3)	突发事件	RTC_OUT、 RTC_TAMP1、 RTC_TS
3.	B10	8	8.	E1	9	PC14/OSC32_IN (PC14)	I/O	英尺	2) (3)	突发事件	OSC32_IN (4)
4.	B9	9	9	F1	10	PC15/OSC32_OUT (PC15)	I/O	英尺	2) (3)	突发事件	OSC32_OUT (4)
-	-	-	-	D3	11	PI9	I/O	英尺		CAN1_RX/EVENTOUT	
-	-	-	-	E3	12	PI10	I/O	英尺		ETH_MII_RX_ER/EVENTOUT	
-	-	-	-	E4	13	PI11	I/O	英尺		OTG_HS_ULPI_DIR/EVENTOUT	
-	-	-	-	F2	14	V _{SS}	S				
-	-	-	-	F3	15	V _{DD}	S				
-	-	-	10	E2	16	PF0	I/O	英尺		FSMC_A0/I2C2_SDA/VENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I / O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	-	-	11	H3	17	PF1	I/O	英尺		FSMC_A1/I2C2_SCL/VENTOUT	
-	-	-	12	H2	18	PF2	I/O	英尺		FSMC_A2/I2C2_SMBA/事件输出	
-	-	-	13	J2	19	PF3	I/O	英尺	(4)	FSMC_A3/EVENTOUT	ADC3_IN9
-	-	-	14	J3	20	PF4	I/O	英尺	(4)	FSMC_A4/EVENTOUT	ADC3_IN14
-	-	-	15	K3	21	PF5	I/O	英尺	(4)	FSMC_A5/EVENTOUT	ADC3_IN15
-	C9	10	16	G2	22	V _{SS}	S				
-	B8	11	17	G3	23	V _{DD}	S				
-	-	-	18	K2	24	PF6	I/O	英尺	(4)	TIM10_CH1/FSMC_nord/VENTOUT	ADC3_IN4
-	-	-	19	K1	25	PF7	I/O	英尺	(4)	TIM11_CH1/FSMC_NREG / EVENTOUT	ADC3_IN5
-	-	-	20	L3	26	PF8	I/O	英尺	(4)	TIM13_CH1/FSMC_NIOWR/VENTOUT	ADC3_IN6
-	-	-	21	L2	27	PF9	I/O	英尺	(4)	TIM14_CH1/FSMC_CD/VENTOUT	ADC3_IN7
-	-	-	22	L1	28	PF10	I/O	英尺	(4)	FSMC_INTR/EVENTOUT	ADC3_IN8
5.	F10	12	23	G1	29	PH0/OSC_IN (PH0)	I/O	英尺		突发事件	OSC_IN (4)
6.	F9	13	24	H1	30	PH1/OSC_OUT (PH1)	I/O	英尺		突发事件	OSC_OUT (4)
7.	G10	14	25	J1	31	NRST	I/O	RS T			
8.	E10	15	26	M2	32	PC0	I/O	英尺	(4)	OTG_HS_ULPI_STP/VENTOUT	ADC123_IN10
9	-	16	27	M3	33	PC1	I/O	英尺	(4)	ETH_MDC/EVENTOUT	ADC123_IN11
10	D10	17	28	M4	34	PC2	I/O	英尺	(4)	SPI2_MISO/OTG_HS_ULPI_DIR/ETH_MII_TXD2 / I2S2ext_SD/EVENTOUT	ADC123_IN12

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
11	E9	18	29	M5	35	PC3	I/O	英尺	(4)	SPI2_MOSI/I2S2_SD/OTG_HS_ULPI_NXT/ETH_MII_TX_CLK/EVENTOUT	ADC123_IN13
-	-	19	30	G3	36	V _{DD}	S				
12	H10	20	31	M1	37	V _{SSA}	S				
-	-	-	-	N1	-	V _{REF-}	S				
-	-	21	32	P1	38	V _{REF+}	S				
13	G9	22	33	R1	39	V _{DDA}	S				
14	C10	23	34	N3	40	PA0/WKUP (PA0)	I/O	英尺	(5)	USART2_CTS/UART4_TX/ETH_MII_CRST/TIM2_CH1_ETR/TIM5_CH1/TIM8_ETR/EVENTOUT	ADC123_IN0/WKUP (4)
15	F8	24	35	N2	41	PA1	I/O	英尺	(4)	USART2_RTS/UART4_RX/ETH_RMII_REF_CLK/ETH_MII_RX_CLK/TIM5_CH2/TIM2_CH2/事件输出	ADC123_IN1
16	J10	25	36	第2页	42	PA2	I/O	英尺	(4)	USART2_TX/TIM5_CH3/TIM9_CH1/TIM2_CH3/ETH_MDIO/EVENTOUT	ADC123_IN2
-	-	-	-	F4	43	PH2	I/O	英尺		ETH_MII_CRST/eventout	
-	-	-	-	G4	44	PH3	I/O	英尺		ETH_MII_COL/eventout	
-	-	-	-	H4	45	PH4	I/O	英尺		I2C2_SCL/OTG_HS_ULPI_NXT/EVENTOUT	
-	-	-	-	J4	46	PH5	I/O	英尺		I2C2_SDA/EVENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I / O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
17	H9	26	37	R2	47	PA3	I/O	英尺	(4)	USART2_RX/TIM5_CH4/ TIM9_CH2/TIM2_CH4/OT G_HS_ULPI_D0/ETH_MII _COL/EVENTOUT	ADC123_IN3
18	E5	27	38	-	-	V _{SS}	S				
	D9			L4	48	旁路_REG	我英尺				
19	E4	28	39	K4	49	V _{DD}	S				
20	J9	29	40	N4	50	PA4	I/O	TTa	(4)	SPI1_NSS/SPI3_NSS/US ART2_CK/DCMI_sync/OT G_HS_SOF/i2s_WS/EVE NTOUT	ADC12_IN4 /DAC_OUT1
21	G8	30	41	P4	51	PA5	I/O	TTa	(4)	SPI1_SCK/OTG_HS_ULP I_CK/TIM2_CH1_ETR/TI M8_CH1N/EVENTOUT	ADC12_IN5/DAC_OU T2
22	H8	31	42	P3	52	PA6	I/O	英尺	(4)	SPI1_MISO/TIM8_BKIN/ TIM13_CH1/DCMI_PIXC LK/TIM3_CH1/TIM1_BKI N/EVENTOUT	ADC12_IN6
23	J8	32	43	R3	53	PA7	I/O	英尺	(4)	SPI1_MOSI/TIM8_CH1N /TIM14_CH1/TIM3_CH2/ ETH_MII_RX_DV / TIM1_CH1N / ETH_RMII_CRS_DV/ EVENTOUT	ADC12_IN7
24	-	33	44	N5	54	PC4	I/O	英尺	(4)	ETH_RMII_RX_D0/ETH_ MII_RX_D0/EVENTOUT	ADC12_IN14
25	-	34	45	P5	55	PC5	I/O	英尺	(4)	ETH_RMII_RX_D1/ETH_ MII_RX_D1/事件输出	ADC12_IN15
26	G7	35	46	R5	56	PB0	I/O	英尺	(4)	TIM3_CH3/TIM8_CH2N/O TG_HS_ULPI_D1/ETH_MI I_RXD2/TIM1_CH2N/EV ENTOUT	ADC12_IN8

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
27	H7	36	47	R4	57	PB1	I/O	英尺	(4)	TIM3_CH4/TIM8_CH3N/O TG_HS_ULPI_D2/ETH_M II_RXD3/TIM1_CH3N/EV ENTOUT	ADC12_IN9
28	J7	37	48	M6	58	PB2/BOOT1 (PB2)	I/O	英尺		突发事件	
-	-	-	49	R6	59	PF11	I/O	英尺		DCMI_D12/EVENTOUT	
-	-	-	50	P6	60	PF12	I/O	英尺		FSMC_A6/EVENTOUT	
-	-	-	51	M8	61	V _{SS}	S				
-	-	-	52	N8	62	V _{DD}	S				
-	-	-	53	N6	63	PF13	I/O	英尺		FSMC_A7/EVENTOUT	
-	-	-	54	R7	64	PF14	I/O	英尺		FSMC_A8/EVENTOUT	
-	-	-	55	P7	65	PF15	I/O	英尺		FSMC_A9/EVENTOUT	
-	-	-	56	N7	66	第0页	I/O	英尺		FSMC_A10/EVENTOUT	
-	-	-	57	M7	67	第1页	I/O	英尺		FSMC_A11/EVENTOUT	
-	G6	38	58	R8	68	PE7	I/O	英尺		FSMC_D4/TIM1_ETR/ EVENTOUT	
-	H6	39	59	P8	69	PE8	I/O	英尺		FSMC_D5/TIM1_CH1N/ EVENTOUT	
-	J6	40	60	P9	70	PE9	I/O	英尺		FSMC_D6/TIM1_CH1/ EVENTOUT	
-	-	-	61	M9	71	V _{SS}	S				
-	-	-	62	N9	72	V _{DD}	S				
-	F6	41	63	R9	73	PE10	I/O	英尺		FSMC_D7/TIM1_CH2N/E VENTOUT	
-	J5	42	64	P10	74	PE11	I/O	英尺		FSMC_D8/TIM1_CH2/ 事件输出	
-	H5	43	65	R10	75	PE12	I/O	英尺		FSMC_D9/TIM1_CH3N/E VENTOUT	
-	G5	44	66	N11	76	PE13	I/O	英尺		FSMC_D10/TIM1_CH3/ EVENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I / O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	F5	45	67	P11	77	PE14	I/O	英尺		FSMC_D11/TIM1_CH4/EVENTOUT	
-	G4	46	68	R11	78	PE15	I/O	英尺		FSMC_D12/TIM1_BKIN/EVENTOUT	
29	H4	47	69	R12	79	PB10	I/O	英尺		SPI2_SCK/I2S2_CK/I2C2_SCL/USART3_TX/OTG_HS_ULPI_D3/ETH_MII_RX_ER/TIM2_CH3/EVENTOUT	
30	J4	48	70	R13	80	PB11	I/O	英尺		I2C2_SDA/USART3_RX/OTG_HS_ULPI_D4/ETH_RMII_TX_EN/ETH_MII_TX_EN/TIM2_CH4/EVENTOUT	
31	F4	49	71	M10	81	V _{CAP_1}	S				
32	-	50	72	N10	82	V _{DD}	S				
-	-	-	-	M11	83	PH6	I/O	英尺		I2C2_SMBA/TIM12_CH1/ETH_MII_RXD2/EVENTOUT	
-	-	-	-	N12	84	PH7	I/O	英尺		I2C3_SCL/ETH_MII_RXD3/EVENTOUT	
-	-	-	-	M12	85	PH8	I/O	英尺		I2C3_SDA/DCMI_HSYNC/EVENTOUT	
-	-	-	-	M13	86	PH9	I/O	英尺		I2C3_SMBA/TIM12_CH2/DCMI_D0/事件输出	
-	-	-	-	L13	87	PH10	I/O	英尺		TIM5_CH1/DCMI_D1/EVENTOUT	
-	-	-	-	L12	88	PH11	I/O	英尺		TIM5_CH2/DCMI_D2/事件输出	
-	-	-	-	K12	89	PH12	I/O	英尺		TIM5_CH3/DCMI_D3/EVENTOUT	
-	-	-	-	H12	90	V _{SS}	S				
-	-	-	-	J12	91	V _{DD}	S				



表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I / O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
33	J3	51	73	P12	92	PB12	I/O	英尺		SPI2_NSS/I2S2_WS/I2C2_SMBA/USART3_CK/TIM1_BKIN /CAN2_RX/OTG_HS_ULPI_D5/ETH_RMII_TXD0/ETH_MII_TXD0/OTG_HS_ID/EVENTOUT	
34	J1	52	74	P13	93	PB13	I/O	英尺		SPI2_SCK/I2S2_CK/USART3_CTS/TIM1_CH1N /CAN2_TX/OTG_HS_ULPI_D6/ETH_RMII_TXD1/ETH_MII_TXD1/EVENTOUT	OTG_HS_VBUS
35	J2	53	75	R14	94	PB14	I/O	英尺		SPI2_MISO/TIM1_CH2N/TIM12_CH1/OTG_HS_DM/USART3_RTSTS/TIM8_CH2N/I2S2ext_SD/EVENTOUT	
36	H1	54	76	R15	95	PB15	I/O	英尺		SPI2_MOSI/I2S2_SD/TIM1_CH3N/TIM8_CH3N/TIM12_CH2/OTG_HS_DP/EVENTOUT	再融资
-	H2	55	77	P15	96	PD8	I/O	英尺		FSMC_D13/USART3_TX/EVENTOUT	
-	H3	56	78	P14	97	PD9	I/O	英尺		FSMC_D14/USART3_RX/EVENTOUT	
-	G3	57	79	N15	98	PD10	I/O	英尺		FSMC_D15/USART3_CK/EVENTOUT	
-	G1	58	80	N14	99	PD11	I/O	英尺		FSMC_CLE/FSMC_A16/USART3_CTS/事件输出	
-	G2	59	81	N13	100	PD12	I/O	英尺		FSMC_ALE/FSMC_A17/TIM4_CH1/USART3_RTSTS/EVENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	-	60	82	M15	101	PD13	I/O	英尺		FSMC_A18/TIM4_CH2/事件输出	
-	-	-	83	-	102	V _{SS}	S				
-	-	-	84	J13	103	V _{DD}	S				
-	F2	61	85	M14	104	PD14	I/O	英尺		FSMC_D0/TIM4_CH3/EVENTOUT/EVENTOUT	
-	F1	62	86	L14	105	PD15	I/O	英尺		FSMC_D1/TIM4_CH4/EVENTOUT	
-	-	-	87	L15	106	第2页	I/O	英尺		FSMC_A12/EVENTOUT	
-	-	-	88	K15	107	第3页	I/O	英尺		FSMC_A13/EVENTOUT	
-	-	-	89	K14	108	第4页	I/O	英尺		FSMC_A14/EVENTOUT	
-	-	-	90	K13	109	第5页	I/O	英尺		FSMC_A15/EVENTOUT	
-	-	-	91	J15	110	第6页	I/O	英尺		FSMC_INT2/EVENTOUT	
-	-	-	92	J14	111	第7页	I/O	英尺		FSMC_INT3/USART6_CK/EVENTOUT	
-	-	-	93	H14	112	第8页	I/O	英尺		USART6_RTS/ETH_PPS_OUT/EVENTOUT	
-	-	-	94	G12	113	V _{SS}	S				
-	-	-	95	H13	114	V _{DD}	S				
37	F3	63	96	H15	115	PC6	I/O	英尺		I2S2_MCK/TIM8_CH1/SDIO_D6/USART6_TX/DCMI_D0/TIM3_CH1/事件输出	
38	E1	64	97	G15	116	PC7	I/O	英尺		I2S3_MCK/TIM8_CH2/SDIO_D7/USART6_RX/DCMI_D1/TIM3_CH2/事件输出	
39	E2	65	98	G14	117	PC8	I/O	英尺		TIM8_CH3/SDIO_D0/TIM3_CH3/USART6_CK/DCMI_D2/EVENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
40	E3	66	99	F14	118	PC9	I/O	英尺		I2S_CKIN/MCO2/TI M8_CH4/SDIO_D1/ I2C3_SDA/DCMI_D3/TI M3_CH4/事件输出	
41	D1	67	100	F15	119	PA8	I/O	英尺		MCO1/USART1_CK/TI M1_CH1/I2C3_SCL/O TG_FS_SOF/EVENTO UT	
42	D2	68	101	E15	120	第9页	I/O	英尺		USART1_TX/TIM1_CH2/I2 C3_SMB/DCMI_D0/事件输 出	OTG_FS_VBUS
43	D3	69	102	D15	121	PA10	I/O	英尺		USART1_RX/TIM1_CH3/O TG_FS_ID/DCMI_D1/EVE NTOUT	
44	C1	70	103	C15	122	第11页	I/O	英尺		USART1_CTS/CAN1_RX / TIM1_CH4 / OTG_FS_DM/ EVENTOUT	
45	C2	71	104	B15	123	第12页	I/O	英尺		USART1_RTS/CAN1_ TX/TIM1_ETR/OTG_F S_DP/EVENTOUT	
46	D4	72	105	A15	124	PA13 (JTMS-SWDIO)	I/O	英尺		JTMS-SWDIO/EVEN TOUT	
47	B1	73	106	F13	125	vcap2	S				
-	E7	74	107	F12	126	V _{SS}	S				
48	E6	75	108	G13	127	V _{DD}	S				
-	-	-	-	E12	128	PH13	I/O	英尺		TIM8_CH1N/CAN1_TX/E VENTOUT	
-	-	-	-	E13	129	PH14	I/O	英尺		TIM8_CH2N/DCMI_D4/EV ENTOUT	
-	-	-	-	D13	130	PH15	I/O	英尺		TIM8_CH3N/DCMI_D11/EV ENTOUT	
-	C3	-	-	E14	131	PI0	I/O	英尺		TIM5_CH4/SPI2_NSS/I2S 2_WS/DCMI_D13/EVENT OUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	B2	-	-	D14	132	PI1	I/O	英尺		SPI2_SCK/I2S2_CK/DCMI_D8/EVENTOUT	
-	-	-	-	C14	133	PI2	I/O	英尺		TIM8_CH4/SPI2_MISO/DCMI_D9/I2S2ext_SD/EVENTOUT	
-	-	-	-	C13	134	PI3	I/O	英尺		TIM8_ETR/SPI2_MOSI/I2S2_SD/DCMI_D10/EVENTOUT	
-	-	-	-	D9	135	V _{SS}	S				
-	-	-	-	C9	136	V _{DD}	S				
49	A2	76	109	A14	137	PA14 (JTCK/SWCLK)	I/O	英尺		JTCK-SWCLK/EVENTOUT	
50	B3	77	110	A13	138	PA15 (JTDI)	I/O	英尺		JTDI/SPI3_NSS/I2S3_WS/TIM2_CH1_ETR/SPI1_NSS/EVENTOUT	
51	D5	78	111	B14	139	PC10	I/O	英尺		SPI3_SCK/I2S3_CK/uart_TX/SDIO_D2/DCMI_D8/USART3_TX/EVENTOUT	
52	C4	79	112	B13	140	PC11	I/O	英尺		UART4_RX/SPI3_MISO/SDIO_D3/DCMI_D4/USART3_RX/I2S3ext_SD/EVENTOUT	
53	A3	80	113	A12	141	PC12	I/O	英尺		UART5_TX/SDIO_CK/DCMI_D9/SPI3_MOSI/I2S3_SD/USART3_CK/EVENTOUT	
-	D6	81	114	B12	142	PD0	I/O	英尺		FSMC_D2/CAN1_RX/EVENTOUT	
-	C5	82	115	C12	143	PD1	I/O	英尺		FSMC_D3/CAN1_TX/EVENTOUT	
54	B4	83	116	D12	144	PD2	I/O	英尺		TIM3_ETR/UART5_RX/SDIO_CMD/DCMI_D11/EVENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	-	84	117	D11	145	PD3	I/O	英尺		FSMC_CLK/USART2_CTS/EVENTOUT	
-	A4	85	118	D10	146	PD4	I/O	英尺		FSMC_NOE/USART2_RTS/EVENTOUT	
-	C6	86	119	C11	147	PD5	I/O	英尺		FSMC_NWE/USART2_TX/EVENTOUT	
-	-	-	120	D8	148	V _{SS}	S				
-	-	-	121	C8	149	V _{DD}	S				
-	B5	87	122	B11	150	PD6	I/O	英尺		FSMC_NWAIT/USART2_RX/EVENTOUT	
-	A5	88	123	A11	151	PD7	I/O	英尺		USART2_CK/FSMC_NE1/FSMC_NCE2/事件输出	
-	-	-	124	C10	152	第9页	I/O	英尺		USART6_RX/FSMC_NE2/FSMC_NCE3/EVENTOUT	
-	-	-	125	B10	153	第10页	I/O	英尺		FSMC_NCE4_1/FSMC_NCE3/EVENTOUT	
-	-	-	126	B9	154	第11页	I/O	英尺		FSMC_NCE4_2/ETH_MII_TX_EN/ETH_RMII_TX_EN/EVENTOUT	
-	-	-	127	B8	155	第12页	I/O	英尺		FSMC_NE4/USART6_RTS/EVENTOUT	
-	-	-	128	A8	156	第13页	I/O	英尺		FSMC_A24/USART6_CTS/ETH_MII_TXD0/ETH_RMII_TXD0/EVENTOUT	
-	-	-	129	A7	157	第14页	I/O	英尺		FSMC_A25/USART6_TX/ETH_MII_TXD1/ETH_RMII_TXD1/EVENTOUT	

表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	E8	-	130	D7	158	V _{SS}	S				
-	F7	-	131	C7	159	V _{DD}	S				
-	-	-	132	B7	160	第15页	I/O	英尺		USART6_CTS/DCM I_D13/EVENTOUT	
55	B6	89	133	A10	161	PB3 (JTD O/ TRACESWO)	I/O	英尺		jddo/TRACESWO/SPI3 _SCK/I2S3_CK/TIM2_C H2/SPI1_SCK/EVENTO UT	
56	A6	90	134	A9	162	PB4 (NJTRST)	I/O	英尺		NJTRST/SPI3_MISO/TI M3_CH1/SPI1_MISO/I2S3 ext_SD/EVENTOUT	
57	D7	91	135	A6	163	PB5	I/O	英尺		I2C1_SMBA/CAN2_RX/O TG_HS_ULPI_D7/ETH_P PS_OUT/TIM3_CH 2/SPI1_MOSI/SPI3_MOSI /DCMI_D10/I2S3_SD/EVE NTOUT	
58	C7	92	136	B6	164	PB6	I/O	英尺		I2C1_SCL/TIM4_CH1/CA N2_TX/DCMI_D5/USART 1_TX/EVENTOUT	
59	B7	93	137	B5	165	PB7	I/O	英尺		I2C1_SDA/FSMC_NL/DC MI_VSYNC/USART1_RX/ TIM4_CH2/事件输出	
60	A7	94	138	D6	166	引导0	我	B			V _{PP}
61	D8	95	139	A5	167	PB8	I/O	英尺		TIM4_CH3/SDIO_D4/TIM 10_CH1/DCMI_D6/ETH_ MII_TXD3/I2C1_SCL/CA N1_RX/EVENTOUT	
62	C8	96	140	B4	168	PB9	I/O	英尺		SPI2_NSS/I2S2_WS/TI M4_CH4/TIM11_CH1/S DIO_D5/DCMI_D7/I2C1 _SDA/CAN1_TX/EVENT OUT	



表7. STM32F40x销和球定义 (续)

引脚编号						引脚名称 (重置后的功能) (1)	引脚类型	I/O structure	封装	备用功能	附加功能
LQFP64	WLCSP90	LQFP100	LQFP144	UFBGA176	LQFP176						
-	-	97	141	A4	169	PE0	I/O	英尺		TIM4_ETR/FSMC_NBL0 / DCM1_D2/ EVENTOUT	
-	-	98	142	A3	170	PE1	I/O	英尺		FSMC_NBL1/DCM1_D3/EVENTOUT	
63	-	99	-	D5	-	V _{SS}	S				
-	A8	-	143	C6	171	PDR_ON	我	英尺			
64	A1	100	144	C5	172	V _{DD}	S				
-	-	-	-	D4	173	PI4	I/O	英尺		TIM8_BKIN/DCM1_D5/EVENTOUT	
-	-	-	-	C4	174	PI5	I/O	英尺		TIM8_CH1/DCM1_VSYNC /EVENTOUT	
-	-	-	-	C3	175	PI6	I/O	英尺		TIM8_CH2/DCM1_D6/EVENTOUT	
-	-	-	-	C2	176	PI7	I/O	英尺		TIM8_CH3/DCM1_D7/EVENTOUT	

1. 功能可用性取决于所选设备。
2. PC13、PC14、PC15和PI8通过电源开关供电。由于开关只吸收有限的电流（3mA），GPIO PC13至PC15和PI8在输出模式中的使用受到限制：
 - 最大负载为30 pF时，速度不应超过2 MHz。
 - 这些I/O不得用作电流源（例如，用于驱动LED）。
3. 第一次备份域通电后的主要功能。稍后，即使在重置之后，它也取决于RTC寄存器的内容（因为这些寄存器不会被主重置重置）。有关如何管理这些I/O的详细信息，请参阅STM32F4xx参考手册中的RTC寄存器说明部分，可从STMicroelectronics网站www.st.com获得。
4. FT=5V容限，但在模拟模式或振荡器模式下除外（适用于PC14、PC15、PH0和PH1）。
5. 如果设备是在UFBGA176或WLCSP90中交付的，并且BYPASS_REG引脚被设置为VDD（调节器关闭/内部复位开启模式），则PA0被用作内部复位（低激活）。

表8. FSMC引脚定义

引脚 (1)	FSMC				LQFP100 (2)	WLCSP90 (2)
	CF	NOR/psrm/SRAM	NOR/PSRAM多路复用器	NAND 16位		
PE2		A23	A23		对	
PE3		A19	A19		对	

表8. FSMC引脚定义 (续)

引脚 ⁽¹⁾	FSMC				LQFP100 ⁽²⁾	WLCSP90 ⁽²⁾
	CF	NOR/psm/SRAM	NOR/PSRAM多路复用器	NAND 16位		
PE4		A20	A20		对	
PE5		A21	A21		对	
PE6		A22	A22		对	
PF0	A0	A0			-	-
PF1	A1	A1			-	-
PF2	A2	A2			-	-
PF3	A3	A3			-	-
PF4	A4	A4			-	-
PF5	A5	A5			-	-
PF6	NIORD				-	-
PF7	NREG				-	-
PF8	NIOWR				-	-
PF9	光盘				-	-
PF10	INTR				-	-
PF12	A6	A6			-	-
PF13	A7	A7			-	-
PF14	A8	A8			-	-
PF15	A9	A9			-	-
第0页	A10	A10			-	-
第1页		A11			-	-
PE7	D4	D4	DA4	D4	对	对
PE8	D5	D5	DA5	D5	对	对
PE9	D6	D6	DA6	D6	对	对
PE10	D7	D7	DA7	D7	对	对
PE11	D8	D8	DA8	D8	对	对
PE12	D9	D9	DA9	D9	对	对
PE13	D10	D10	DA10	D10	对	对
PE14	D11	D11	DA11	D11	对	对
PE15	D12	D12	DA12	D12	对	对
PD8	D13	D13	DA13	D13	对	对
PD9	D14	D14	DA14	D14	对	对
PD10	D15	D15	DA15	D15	对	对
PD11		A16	A16	CLE	对	对

表8. FSMC引脚定义 (续)

引脚 ⁽¹⁾	FSMC				LQFP100 ⁽²⁾	WLCSP90 ⁽²⁾
	CF	NOR/psrm/SRAM	NOR/PSRAM多路复用器	NAND 16位		
PD12		A17	A17	麦芽酒	对	对
PD13		A18	A18		对	
PD14	D0	D0	DA0	D0	对	对
PD15	D1	D1	DA1	D1	对	对
第2页		A12			-	-
第3页		A13			-	-
第4页		A14			-	-
第5页		A15			-	-
第6页				INT2	-	-
第7页				INT3	-	-
PD0	D2	D2	DA2	D2	对	对
PD1	D3	D3	DA3	D3	对	对
PD3		CLK	CLK		对	
PD4	否	否	否	否	对	对
PD5	NWE	NWE	NWE	NWE	对	对
PD6	NWAIT	NWAIT	NWAIT	NWAIT	对	对
PD7		NE1	NE1	NCE2	对	对
第9页		NE2	NE2	NCE3	-	-
第10页	NCE4_1	NE3	NE3		-	-
第11页	NCE4_2				-	-
第12页		NE4	NE4		-	-
第13页		A24	A24		-	-
第14页		A25	A25		-	-
PB7		NADV	NADV		对	对
PE0		NBL0	NBL0		对	
PE1		NBL1	NBL1		对	

1. LQFP144、LQFP176和UFBGA176提供完整的FSMC功能。专用软件包列中提供了较小软件包的可用功能。
2. 端口F和G在以100引脚封装交付的设备中不可用。

<p mtid='4819'/><p mtid='4820'/><p mtid='4821'/><p mtid='4822'/><p mtid='4823'/><p mtid='4824'/><p mtid='4825'/>

表9. 替代函数映射

[illegible]



表9. 替代函数映射 (续)

港口 城市	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口B	PB0	TIM1_CH2N	TIM3_CH3	TIM8_CH2N							OTG_HS_ULPI_D 1	ETH_MII_RXD2				突发事件
	PB1	TIM1_CH3N	TIM3_CH4	TIM8_CH3N							OTG_HS_ULPI_D 2	ETH_MII_RXD3				突发事件
	PB2															突发事件
	PB3	JTDO/TRAC ES_WO	TIM2_CH2			SPI1_SCK	SPI3_SCK I2S3_CK									突发事件
	PB4	NJTRST		TIM3_CH1		SPI1_MISO	SPI3_MISO	I2S3ext_SD								突发事件
	PB5			TIM3_CH2		I2C1_SMB A	SPI1_MOSI	SPI3_MOSI I2S3_SD		CAN2_RX	OTG_HS_ULPI_D 7	ETH_PPS_OUT		DCMI_D10		突发事件
	PB6			TIM4_CH1		I2C1_SCL		USART1_TX		CAN2_TX				DCMI_D5		突发事件
	PB7			TIM4_CH2		I2C1_SDA		USART1_RX					FSMC_NL	DCMI_VSYN C		突发事件
	PB8			TIM4_CH3	TIM10_CH1	I2C1_SCL				CAN1_RX		ETH_MII_TXD3	SDIO_D4	DCMI_D6		突发事件
	PB9			TIM4_CH4	TIM11_CH1	I2C1_SDA	SPI2_NSS I2S2_WS			CAN1_TX			SDIO_D5	DCMI_D7		突发事件
	PB10		TIM2_CH3			I2C2_SCL	SPI2_SCK I2S2_CK	USART3_TX			OTG_HS_ULPI_D 3	乙醇				突发事件
	PB11		TIM2_CH4			I2C2_SDA		USART3_RX			OTG_HS_ULPI_D 4	ETH_MII_TX_EN-E TH_RMII_TX_EN				突发事件
	PB12		TIM1_BKIN			I2C2_SMB A	SPI2_NSS I2S2_WS	USART3_CK		CAN2_RX	OTG_HS_ULPI_D 5	ETH_MII_TXD0 ETH_RMII_TXD0	OTG_HS_ID			突发事件
	PB13		TIM1_CH1N			SPI2_SCK I2S2_CK		USART3_CTS		CAN2_TX	OTG_HS_ULPI_D 6	ETH_MII_TXD1 ETH_RMII_TXD1				突发事件
	PB14		TIM1_CH2N		TIM8_CH2N	SPI2_MISO	I2S2ext_SD	USART3_RTS		TIM12_CH1			OTG_HS_DM			突发事件
	PB15	再融 资	TIM1_CH3N		TIM8_CH3N	SPI2_MOSI I2S2_SD				TIM12_CH2			OTG_HS_DP			突发事件

表9. 替代函数映射 (续)

港口 城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口C	PC0											OTG_HS_ULPI_S TP					突发事件
	PC1												ETH_MDC				突发事件
	PC2						SPI2_MISO	I2S2ext_SD				OTG_HS_ULPI_ 目 录	ETH_MII_TXD2				突发事件
	PC3						SPI2_MOSI I2S2_SD					OTG_HS_ULPI_N XT	ETH _MII_TX_CLK				突发事件
	PC4												ETH_MII_RXD0 ETH_RMII_RXD0				突发事件
	PC5												ETH_MII_RXD1 ETH_RMII_RXD1				突发事件
	PC6			TIM3_CH1	TIM8_CH1		I2S2_MCK			USART6_TX				SDIO_D6	DCMI_D0		突发事件
	PC7			TIM3_CH2	TIM8_CH2			I2S3_MCK		USART6_RX				SDIO_D7	DCMI_D1		突发事件
	PC8			TIM3_CH3	TIM8_CH3					USART6_CK				SDIO_D0	DCMI_D2		突发事件
	PC9	MC02		TIM3_CH4	TIM8_CH4	I2C3_SDA	I2S_CKIN							SDIO_D1	DCMI_D3		突发事件
	PC10							SPI3_SCK/ I2S3_OK	USART3_TX/ I2S3ext	UART4_TX				SDIO_D2	DCMI_D8		突发事件
	PC11						I2S3ext_SD	SPI3_MISO/ I2S3_SD	USART3_RX	UART4_RX				SDIO_D3	DCMI_D4		突发事件
	PC12							SPI3_MOSI I2S3_SD	USART3_CK	UART5_TX				SDIO_CK	DCMI_D9		突发事件
	第13 页																突发事件
	第14 页																突发事件
	PC15																突发事件





表9. 替代函数映射 (续)

港口城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口D	PD0										CAN1_RX			FSMC_D2			突发事件
	PD1										CAN1_TX			FSMC_D3			突发事件
	PD2			TIM3_米						UART5_RX				SDIO_CMD	DCMI_D11		突发事件
	PD3								USART2_CTS					FSMC_CLK			突发事件
	PD4								USART2_RTS					FSMC_NOE			突发事件
	PD5								USART2_TX					FSMC_NWE			突发事件
	PD6								USART2_RX					FSMC_NWAIT			突发事件
	PD7								USART2_CK					FSMC_NE1/F SMC_NCE2			突发事件
	PD8								USART3_TX					FSMC_D13			突发事件
	PD9								USART3_RX					FSMC_D14			突发事件
	PD10								USART3_CK					FSMC_D15			突发事件
	PD11								USART3_CTS					FSMC_A16			突发事件
	PD12			TIM4_CH1					USART3_RTS					FSMC_A17			突发事件
	PD13			TIM4_CH2										FSMC_A18			突发事件
	PD14			TIM4_CH3										FSMC_D0			突发事件
	PD15			TIM4_CH4										FSMC_D1			突发事件



表9. 替代函数映射 (续)

港口城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口E	PE0			TIM4_ETR										FSMC_NBL0	DCMI_D2		突发事件
	PE1													FSMC_NBL1	DCMI_D3		突发事件
	PE2	TRACEQL K											ETH_MII_TXD3	FSMC_A23			突发事件
	PE3	TRACED0												FSMC_A19			突发事件
	PE4	迹线1												FSMC_A20	DCMI_D4		突发事件
	PE5	迹线2			TIM9_CH1									FSMC_A21	DCMI_D6		突发事件
	PE6	迹线3			TIM9_CH2									FSMC_A22	DCMI_D7		突发事件
	PE7		TIM1_ETR											FSMC_D4			突发事件
	PE8		TIM1_CH1N											FSMC_D5			突发事件
	PE9		TIM1_CH1											FSMC_D6			突发事件
	PE10		TIM1_CH2N											FSMC_D7			突发事件
	PE11		TIM1_CH2											FSMC_D8			突发事件
	PE12		TIM1_CH3N											FSMC_D9			突发事件
	PE13		TIM1_CH3											FSMC_D10			突发事件
	PE14		TIM1_CH4											FSMC_D11			突发事件
	PE15		TIM1_BKIN											FSMC_D12			突发事件



表9. 替代函数映射 (续)

港口 城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口F	PF0					I2C2_SDA								FSMC_A0			突发事件
	PF1					I2C2_SCL								FSMC_A1			突发事件
	PF2					I2C2_ SIMBA								FSMC_A2			突发事件
	PF3													FSMC_A3			突发事件
	PF4													FSMC_A4			突发事件
	PF5													FSMC_A5			突发事件
	PF6				TIM10_CH1									FSMC_NIORD			突发事件
	PF7				TIM11_CH1									FSMC_NREG			突发事件
	PF8										TIM13_CH1			FSMC_ NIOWR			突发事件
	PF9										TIM14_CH1			FSMC_CD			突发事件
	PF10													FSMC_INTR			突发事件
	PF11														DCMI_D12		突发事件
	PF12													FSMC_A6			突发事件
	PF13													FSMC_A7			突发事件
	PF14													FSMC_A8			突发事件
	PF15													FSMC_A9			突发事件



表9. 替代函数映射 (续)

港口城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口G	第0页													FSMC_A10			突发事件
	第1页													FSMC_A11			突发事件
	第2页													FSMC_A12			突发事件
	第3页													FSMC_A13			突发事件
	第4页													FSMC_A14			突发事件
	第5页													FSMC_A15			突发事件
	第6页													FSMC_INT2			突发事件
	第7页									USART6_CK				FSMC_INT3			突发事件
	第8页									美国航空 航天局			ETH_PPS_OUT				突发事件
	第9页									USART6_RX				FSMC_NE2/F SMC_NCE3			突发事件
	第10 页													FSMC_NCE4_1FS MC_NE3			突发事件
	第11 页												ETH_MII_TX_EN ETH_RMII_TX_E N	FSMC_NCE4_ 2			突发事件
	第12 页									美国航空 航天局				FSMC_NE4			突发事件
	第13 页									UART6_CTS			ETH_MII_TXD0 ETH_RMII_TXD0	FSMC_A24			突发事件
	第14 页									USART6_TX			ETH_MII_TXD1 ETH_RMII_TXD1	FSMC_A25			突发事件
	第15 页									美国第6条					DCMI_D13		突发事件



表9. 替代函数映射 (续)

港口城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口H	PH0																突发事件
	PH1																突发事件
	PH2												ETH_MII_CRS				突发事件
	PH3												ETH_MII_COL				突发事件
	PH4					I2C2_SCL						OTG_HS_ULPI_N XT					突发事件
	PH5					I2C2_SDA											突发事件
	PH6					I2C2_SMB A					TIM12_CH1		ETH_MII_RXD2				突发事件
	PH7					I2C3_SCL							ETH_MII_RXD3				突发事件
	PH8					I2C3_SDA									DCMI_HSYN C		突发事件
	PH9					I2C3_SMB A					TIM12_CH2				DCMI_D0		突发事件
	PH10			TIM5_CH1											DCMI_D1		突发事件
	PH11			TIM5_CH2											DCMI_D2		突发事件
	PH12			TIM5_CH3											DCMI_D3		突发事件
	PH13				TIM8_CH1N						CAN1_TX						突发事件
	PH14				TIM8_CH2N										DCMI_D4		突发事件
	PH15				TIM8_CH3N										DCMI_D11		突发事件



表9。替代函数映射 (续)

港口 城市		AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
		SYS	TIM1/2	时间3/4/5	时间 :8/10/ 1	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2文本	SPI3/I2Sext/ I2S3	USART1/2/3/ I2S3ext	2006年5月 4日	CAN1/C A N 2 / TIM12/ 13/14	OTG_FS/ OTG_HS	ETH	FSMC/SDIO/O TG_FS	DCMI		
端口I	PI0			TIM5_CH4			SPI2_NSS I2S2_WS								DCMI_D13		突发事件
	PI1						SPI2_SCK I2S2_CK								DCMI_D8		突发事件
	PI2				TIM8_CH4		SPI2_MISO	I2S2ext_SD							DCMI_D9		突发事件
	PI3				TIM8_ETR		SPI2_MOSI I2S2_SD								DCMI_D10		突发事件
	PI4				TIM8_BKIN										DCMI_D5		突发事件
	PI5				TIM8_CH1										DCMI_VSYNC		突发事件
	PI6				TIM8_CH2										DCMI_D6		突发事件
	PI7				TIM8_CH3										DCMI_D7		突发事件
	PI8																突发事件
	PI9										CAN1_RX						突发事件
	PI10												ETH_MII_RX_ER				突发事件
	PI11											OTG_HS_ULPI_ 目录					突发事件

4 内存映射

内存映射如图18所示。

图18。STM32F40x内存映射




表10。STM32F40x寄存器边界地址

公共汽车	边界地址	外围设备
	0xE00F FFFF-0xFFFF FFFF	保留
Cortex-M4	0xE000 0000-0xE00F FFFF	Cortex-M4内部外围设备
	0xA000 1000-0xDFFF FFFF	保留
AHB3	0xA000 0000-0xA000 0FFF	FSMC控制寄存器
	0x9000 0000-0x9FFF FFFF	FSMC银行4
	0x8000 0000-0x8FFF FFFF	FSMC银行3
	0x7000 0000-0x7FFF FFFF	FSMC银行2
	0x6000 0000-0x6FFF FFFF	FSMC银行1
	0x5006 0C00-0x5FF FFFF	保留
AHB2	0x5006 0800-0x5006 0BFF	RNG
	0x5005 0400-0x5006 07FF	保留
	0x5005 0000-0x5005 03FF	DCMI
	0x5004 0000-0x5004 FFFF	保留
	0x5000 0000 - 0x5003 FFFF	USB OTG FS
	0x4008 0000- 0x4FFF FFFF	Reserved

表10。STM32F40x寄存器边界地址 (续)

公共 汽车	边界地址	外围设备
AHB1	0x4004 0000-0x4007 FFFF	USB OTG-HS
	0x4002 9400-0x4003 FFFF	保留
	0x4002 9000-0x4002 93FF	以太网MAC
	0x4002 8C00-0x4002 8FFF	
	0x4002 8800-0x4002 87FF	
	0x4002 8400-0x4002 83FF	
	0x4002 8000-0x4002 7FFF	
	0x4002 6800-0x4002 67FF	保留
	0x4002 6400-0x4002 63FF	DMA2
	0x4002 6000-0x4002 5FFF	DMA1
	0x4002 5000-0x4002 4FFF	保留
	0x4002 4000-0x4002 3FFF	BKPSRAM
	0x4002 3C00-0x4002 3BFF	闪存接口寄存器
	0x4002 3800-0x4002 37FF	碾压混凝土
	0x4002 3400-0x4002 33FF	保留
	0x4002 3000-0x4002 2FFF	CRC
	0x4002 2400-0x4002 23FF	保留
	0x4002 2000-0x4002 1FFF	GPIOI
	0x4002 1C00-0x4002 1BFF	GPIOH
	0x4002 1800-0x4002 17FF	GPIOG
	0x4002 1400-0x4002 13FF	GPIOF
	0x4002 1000-0x4002 0FFF	GPIOE
	0x4002 0C00-0x4002 0BFF	GPIOD
	0x4002 0800-0x4002 07FF	GPIOC
	0x4002 0400-0x4002 03FF	GPIOB
	0x4002 0000-0x4002 02FF	GPIOA
	0x4001 5800-0x4001 FFFF	保留

表10。STM32F40x寄存器边界地址 (续)

公共 汽车	边界地址	外围设备
APB2	0x4001 4C00-0x4001 57FF	保留
	0x4001 4800-0x4001 4BFF	TIM11
	0x4001 4400-0x4001 47FF	TIM10
	0x4001 4000-0x4001 43FF	TIM9
	0x4001 3C00-0x4001 3FFF	EXTI
	0x4001 3800-0x4001 3BFF	SYSCFG
	0x4001 3400-0x4001 37FF	保留
	0x4001 3000-0x4001 33FF	SPI1
	0x4001 2C00-0x4001 2FFF	SDIO
	0x4001 2400-0x4001 2BFF	保留
	0x4001 2000-0x4001 23FF	ADC1-ADC2-ADC3
	0x4001 1800-0x4001 1FFF	保留
	0x4001 1400-0x4001 17FF	USART6
	0x4001 1000-0x4001 13FF	USART1
	0x4001 0800-0x4001 0FFF	保留
	0x4001 0400-0x4001 07FF	TIM8
	0x4001 0000-0x4001 03FF	TIM1
	0x4000 7800-0x4000 FFFF	保留



表10。STM32F40x寄存器边界地址 (续)

公共 汽车	边界地址	外围设备
APB1	0x4000 7800-0x4000 7FFF	保留
	0x4000 7400-0x4000 77FF	DAC
	0x4000 7000-0x4000 73FF	压水堆
	0x4000 6C00-0x4000 6FFF	保留
	0x4000 6800-0x4000 6BFF	CAN2
	0x4000 6400-0x4000 67FF	CAN1
	0x4000 6000-0x4000 63FF	保留
	0x4000 5C00-0x4000 5FFF	I2C3
	0x4000 5800-0x4000 57FF	I2C2
	0x4000 5400-0x4000 53FF	I2C1
	0x4000 5000-0x4000 4FFF	UART5
	0x4000 4C00-0x4000 4BFF	UART4
	0x4000 4800-0x4000 47FF	USART3
	0x4000 4400-0x4000 43FF	USART2
	0x4000 4000-0x4000 3FFF	I2S3ext
	0x4000 3C00-0x4000 3BFF	SPI3/I2S3
	0x4000 3800-0x4000 37FF	SPI2/I2S2
	0x4000 3400-0x4000 33FF	I2S2ext
	0x4000 3000-0x4000 2FFF	IWDG
	0x4000 2C00-0x4000 2BFF	WWDG
	0x4000 2800-0x4000 27FF	RTC和BKP寄存器
	0x4000 2400-0x4000 23FF	保留
	0x4000 2000-0x4000 1FFF	TIM14
	0x4000 1C00-0x4000 1BFF	TIM13
	0x4000 1800-0x4000 17FF	TIM12
	0x4000 1400-0x4000 13FF	TIM7
	0x4000 1000-0x4000 0FFF	TIM6
	0x4000 0C00-0x4000 0BFF	TIM5
	0x4000 0800-0x4000 07FF	TIM4
	0x4000 0400-0x4000 03FF	TIM3
	0x4000 0000-0x4000 00FF	TIM2



5 电气特性

5.1 参数条件

除非另有规定，否则所有电压均参考VSS。

5.1.1 最小值和最大值

除非另有规定，否则在环境温度、电源电压和频率的最坏条件下，通过在环境温度为 $T_A=25^{\circ}\text{C}$ 和 $T_A=T_{Amax}$ （由选定的温度范围给定）的100%设备上生产测试，可以保证最小值和最大值。

基于表征结果、设计模拟和/或技术特征的数据显示在表脚注中，未在生产中进行测试。根据特征，最小值和最大值指的是样本测试，代表平均值加上或减去标准偏差的三倍（平均值 $\pm 3\Sigma$ ）。

5.1.2 典型值

除非另有规定，典型数据基于 $T_A=25^{\circ}\text{C}$ ， $V_{DD}=3.3\text{ V}$ （对于 $1.8\text{ V}\leq V_{DD}\leq 3.6\text{ V}$ 电压范围）。它们仅作为设计指南提供，不进行测试。

典型的ADC精度值是通过在整个温度范围内对来自标准扩散批次的一批样品进行表征来确定的，其中95%的器件的误差小于或等于指示值（平均值 $\pm 2\Sigma$ ）。

5.1.3 典型曲线

除非另有规定，否则所有典型曲线仅作为设计指南，不进行测试。


5.1.4 负载电容器

用于引脚参数测量的负载条件如图19所示。

5.1.5 引脚输入电压


设备引脚上的输入电压测量如图20所示。

图19。引脚负载条件图20。引脚输入电压



5.1.6 供电方案

图21。供电方案




MS19911V2

1. 每个电源对必须与如上所示的滤波陶瓷电容器去耦。这些电容器必须尽可能靠近或低于PCB下侧的适当引脚，以确保设备的良好功能。
2. 要连接BYPASS_REG和PDR_ON引脚，请参阅第2.2.16节：电压调节器和表2.2.15：电源监控器。
3. 当电压调节器关闭时，两个2.2μF陶瓷电容器应更换为两个100 nF去耦电容器。
4. 4.7μF陶瓷电容器必须连接到其中一个VDD引脚。
5. VDDA = VDD并且VSSA = VSS。

5.1.7 电流消耗测量

图22。电流消耗测量方案



5.2 绝对最大额定值

表11：电压特性、表12：电流特性和表13：热特性中列出的绝对最大额定值以上的应力可能会对设备造成永久性损坏。这些只是应力额定值，并不意味着设备在这些条件下的功能操作。长时间暴露在最大额定条件下可能会影响设备的可靠性。

表11。电压特性

象征	额定值	最小	最大	单元
$V_{DD}-V_{SS}$	外部主电源电压（包括VDDA、VDD） ⁽¹⁾	-0.3	4	五、
V_{IN}	五伏容限引脚 ⁽²⁾ 上的输入电压	$V_{SS}-0.3$	$V_{DD}+4$	
	任何其他引脚上的输入电压	$V_{SS}-0.3$	4	
$ \Delta V_{DDx} $	不同VDD电源引脚之间的变化	-	50	mV
$ V_{SSx}-V_{SS} $	所有不同接地引脚之间的变化	-	50	
VESD (HBM)	静电放电电压（人体模型）	参见 第5.3.14节：绝对最大额定值（电气灵敏度）		

1. 所有主电源（VDD、VDDA）和接地（VSS、VSSA）引脚必须始终连接到允许范围内的外部电源。
2. 必须始终遵守VIN最大值。关于最大允许注入电流的值，请参阅表12。

表12. 电流特性

象征	额定值	最大	单元
I_{VDD}	进入VDD电源线的总电流 (电源) ⁽¹⁾	150	毫安
I_{VSS}	VSS接地线的总电流 (汇点) ⁽¹⁾	150	
I_{IO}	任何I/O和控制引脚消耗的输出电流	25	
	任何I/O和控制引脚的输出电流源	25	
I_{INJ} (引脚) ⁽²⁾	在5伏容限I/O上注入电流 ⁽³⁾	-5/+0	
	在任何其他引脚 ⁽⁴⁾ 上注入电流	±5	
ΣI_{INJ} (引脚) ⁽⁴⁾	总注入电流 (所有I/O和控制引脚的总和) ⁽⁵⁾	±25	

1. 所有主电源 (VDD、VDDA) 和接地 (VSS、VSSA) 引脚必须始终连接到允许范围内的外部电源。
2. 负注入会干扰设备的模拟性能。参见第5.3.20节中的注释：[12位ADC特性](#)。
3. 在这些I/O上不可能进行正注入。VIN > VSS会导致负注入。不得超过IINJ (PIN)。有关最大允许输入电压的值，请参阅[表11](#)。
4. VIN > VDD引起正注入，而VIN < VSS引起负注入。不得超过IINJ (PIN)。有关最大允许输入电压的值，请参阅[表11](#)。
5. 当几个输入被提交到电流注入时，最大ΣIINJ (PIN) 是正和负注入电流 (瞬时值) 的绝对和。

表13. 热特性

象征	额定值	价值	单元
T _{STG}	储存温度范围	-65至+150	°C
T _J	最高结温	125	°C

5.3 操作条件

5.3.1 一般操作条件

表14. 一般操作条件

象征	参数	条件	最小	Typ	最大	单元
f_{HCLK}	内部AHB时钟频率	PWR_CR寄存器中的VOS位=0 ⁽¹⁾	0		144	MHz
		PWR_CR寄存器中的VOS位=1	0		168	
f_{PCLK1}	内部APB1时钟频率		0		42	
f_{PCLK2}	内部APB2时钟频率		0		84	
V _{DD}	标准工作电压		1.8 ⁽²⁾		3.6	五、
$V_{DD(1.0/1.2/1.8)}$	模拟工作电压 (ADC限制为120万个样本)	必须与VDD ⁽⁵⁾ 电位相同	1.8 ⁽²⁾		2.4	五、
	模拟工作电压 (ADC限制为140万个样本)		2.4		3.6	
V _{BAT}	备用工作电压		1.65		3.6	五、

表14。一般操作条件 (续)

象征	参数	条件	最小	Typ	最大	单元
V_{12}	调节器开启： VCAP_1/VCAP_2引脚上的1.2 V内部电压	PWR_CR寄存器中的VOS位=0 ⁽¹⁾ 最大频率144MHz	1.08	1.14	1.20	五、
		PWR_CR寄存器中的VOS位=1最大频率168MHz	1.20	1.26	1.32	五、
	调节器关闭： 1.2 V外部电压必须由VCAP_1/VCAP_2引脚上的外部调节器提供	最大频率144MHz	1.10	1.14	1.20	五、
		最大频率168MHz	1.20	1.26	1.30	五、
V_{IN}	RST和FT引脚 ⁽⁶⁾ 上的输入电压	$2V \leq VDD \leq 3.6V$	-0.3	-	5.5	五、
		$VDD \leq 2V$	-0.3	-	5.2	
	TTa引脚上的输入电压		-0.3	-	$VDDA + 0.3$	
	B引脚上的输入电压			-	5.5	
P_D	后缀6为TA=85°C或后缀7为TA=105°C时的功耗 ⁽⁷⁾	LQFP64	-		435	mW
		LQFP100	-		465	
		LQFP144	-		500	
		LQFP176	-		526	
		UFBGA176	-		513	
		WLCSP90	-		543	
T_A	6后缀版本的环境温度	最大功耗	-40		85	°C
		低功耗 ⁽⁸⁾	-40		105	
	7后缀版本的环境温度	最大功耗	-40		105	°C
		低功耗 ⁽⁸⁾	-40		125	
T_J	接头温度范围	6后缀版本	-40		105	°C
		7后缀版本	-40		125	

1. 当系统时钟频率在30和144MHz之间时,当VOS =0时,与VOS =1相比,在整个温度范围内,功耗的平均预期增益约为10%。
2. 当设备在降低的温度范围内运行,并使用外部电源监控器时,可获得1.7V的VDD/VDDA最小值(请参阅“内部重置关闭”一节)。
3. 使用ADC时,请参阅表67:ADC特性。
4. 如果存在VREF+引脚,则必须遵守以下条件: $VDDA - VREF+ < 1.2V$ 。
5. 建议使用同一电源为VDD和VDDA供电。在加电和断电操作期间,VDD和VDDA之间可以容忍300 mV的最大差值。
6. 为了维持高于VDD+0.3V_{DS}的电压,必须禁用内部上拉和下拉电阻器。
7. 如果TA较低,则只要TJ不超过TJmax,就允许较高的PD值。
8. 在低功耗状态下,只要TJ不超过TJmax,TA就可以扩展到这个范围。

表15. 限制取决于工作电源范围


工作电源范围	ADC活动	无等待状态下的最大闪存访问频率 (fFlashmax)	最大闪存访问频率 具有等待状态 ⁽¹⁾⁽²⁾	I/O operation	I/O引脚上的时钟输出频率	可能的闪存操作
VDD=1.8至2.1伏 ⁽³⁾	转换时间最长可达 1.2 Msps	20兆赫 ⁽⁴⁾	160 MHz, 有7种等待状态	– 速度性能下降 – 无I/O补偿	高达30 MHz	仅限8位擦除和编程操作
VDD=2.1至2.4伏	转换时间最长可达 1.2 Msps	22兆赫	168 MHz, 7种等待状态	– 速度性能下降 – 无I/O补偿	高达30 MHz	16位擦除和编程操作
VDD=2.4至2.7伏	转换时间最长可达 2.4 Msps	24兆赫	168 MHz, 6种等待状态	– 速度性能下降 – I/O补偿工程	高达48 MHz	16位擦除和编程操作
VDD=2.7至3.6伏 ⁽⁵⁾	转换时间最长可达 2.4 Msps	30兆赫	168 MHz, 具有5种等待状态	– 全速运行 – I/O补偿工程	– 最高60 MHz VDD时= 3.0至3.6伏 – 最高48 MHz VDD时= 2.7至3.0伏	32位擦除和编程操作

1. 它仅适用于从闪存访问执行的代码, 当从RAM执行代码时, 不需要等待状态。
2. 由于ART加速器和128位闪存, 这里给出的等待状态的数量不会影响闪存的执行速度, 因为ART加速器允许实现相当于0等待状态程序执行的性能。
3. 当设备在降低的温度范围内运行, 并使用外部电源监控器时, 可获得1.7V的VDD/VDDA最小值 (请参阅“内部重置关闭”一节)。
4. 预取不可用。有关如何调整性能和功率的详细信息, 请参阅AN3430应用说明。
5. OTG USB FS的电压范围可降至2.7V。然而, 在2.7-3V之间会降低。

5.3.2 VCAP_1/VCAP_2外部电容器

通过将外部电容器CEXT连接到VCAP_1/VCAP_2引脚来实现主调节器的稳定。CEXT见表16。

Figure 23. External capacitor C_{EXT}



MS19044V2

1. 图例 :ESR是等效的串联电阻。

表16。VCAP_1/VCAP_2操作条件⁽¹⁾

象征	参数	条件
CEXT	外部电容器电容	2.2 μ F
ESR	外部电容器ESR	<2 $\square$

1. 当绕过电压调节器时,不需要两个2.2 μ F的VCAP电容器,应该用两个100 nF的去耦电容器代替。

5.3.3 通电/断电时的操作条件 (调节器打开)

根据TA的一般操作条件。

表17. 通电/断电时的操作条件 (调节器打开)

象征	参数	最小	最大	单元
t_{VDD}	VDD上升时间速率	20	∞	μ s/V
	VDD下降时间率	20	∞	

5.3.4 通电/断电时的操作条件 (调节器关闭)

根据TA的一般操作条件。

表18. 通电/断电 (调节器关闭)时的操作条件⁽¹⁾

象征	参数	条件	最小	最大	单元
t_{VDD}	VDD上升时间速率	通电	20	∞	μ s/V
	VDD下降时间率	断电	20	∞	
t_{VCAP}	VCAP_1和VCAP_2上升时间速率	通电	20	∞	
	VCAP_1和VCAP_2下降时间速率	断电	20	∞	

1. 要在断电时重置内部逻辑,当VDD达到V12的最小值以下时,必须在引脚PA0上进行重置。

5.3.5 嵌入式复位和电源控制块特性

表19中给出的参数来源于在表14中总结的环境温度和VDD电源电压条件下进行的测试。

表19. 嵌入式复位和电源控制块特性

象征	参数	条件	最小	Typ	最大	单元
V _{PVD}	可编程电压检测器电平选择	PLS[2:0]=000 (上升沿)	2.09	2.14	2.19	五、
		PLS[2:0]=000 (下降沿)	1.98	2.04	2.08	五、
		PLS[2:0]=0.01 (上升沿)	2.23	2.30	2.37	五、
		PLS[2:0]=0.01 (下降沿)	2.13	2.19	2.25	五、
		PLS[2:0]=010 (上升沿)	2.39	2.45	2.51	五、
		PLS[2:0]=010 (下降沿)	2.29	2.35	2.39	五、
		PLS[2:0]=011 (上升沿)	2.54	2.60	2.65	五、
		PLS[2:0]=011 (下降沿)	2.44	2.51	2.56	五、
		PLS[2:0]=100 (上升沿)	2.70	2.76	2.82	五、
		PLS[2:0]=100 (下降沿)	2.59	2.66	2.71	五、
		PLS[2:0]=101 (上升沿)	2.86	2.93	2.99	五、
		PLS[2:0]=101 (下降沿)	2.65	2.84	3.02	五、
		PLS[2:0]=110 (上升沿)	2.96	3.03	3.10	五、
		PLS[2:0]=110 (下降沿)	2.85	2.93	2.99	五、
		PLS[2:0]=111 (上升沿)	3.07	3.14	3.21	五、
		PLS[2:0]=111 (下降沿)	2.95	3.03	3.09	五、
VPVDhyst ⁽¹⁾	PVD滞后		-	100	-	mV
V _{POR/PDR}	通电/断电重置阈值	下降边缘	1.60	1.68	1.76	五、
		上升沿	1.64	1.72	1.80	五、
V _{PDRhyst} ⁽¹⁾	PDR滞后		-	40	-	mV
V _{BOR1}	Brownout级别1阈值	下降边缘	2.13	2.19	2.24	五、
		上升沿	2.23	2.29	2.33	五、
V _{BOR2}	Brownout级别2阈值	下降边缘	2.44	2.50	2.56	五、
		上升沿	2.53	2.59	2.63	五、
V _{BOR3}	Brownout级别3阈值	下降边缘	2.75	2.83	2.88	五、
		上升沿	2.85	2.92	2.97	五、

表19. 嵌入式复位和电源控制块特性 (续)

象征	参数	条件	最小	Typ	最大	单元
$V_{BORhyst}^{(1)}$	BOR滞后		-	100	-	mV
$I_{RSTTEMPO}^{(1)(2)}$	重置临时性		0.5	1.5	3	太太
$I_{RUSH}^{(1)}$	电压调节器通电时的 InRush电流 (POR或 从待机状态唤醒)		-	160	200	毫安
芥子 ⁽¹⁾	电压调节器通电时的 InRush能量 (POR或 从待机状态唤醒)	$V_{DD}=1.8V, T_A=105^{\circ}C,$ $I_{RUSH}=171\text{ mA}, 31\mu s$	-	-	5.4	μC

1. 由设计保证,不在生产中测试。
2. 从上电 (POR重置或从VBAT唤醒)到用户应用程序代码读取第一条指令的瞬间,测量重置时间。

5.3.6 电源电流特性

电流消耗是几个参数和因素的函数,例如操作电压、环境温度、I/O引脚负载、设备软件配置、操作频率、I/O引脚切换速率、存储器中的程序位置和执行的二进制代码。
 电流消耗的测量如 [图22 : 电流消耗测量方案](#)所示。

本节中给出的所有运行模式电流消耗测量都是使用符合CoreMark的代码执行的。

典型和最大电流消耗

MCU处于以下条件下:

- ⌚ 在启动时,所有I/O引脚都被固件配置为模拟输入。
- ⌚ 所有外围设备都被禁用,除非明确提及。
- ⌚ 闪存访问时间调整为fHCLK频率 (0等待状态从0到30 MHz,1等待状态从30到60 MHz,2等待状态从60到90 MHz,3等待状态从90到120 MHz,从120到150 MHz有4个等待状态,从150到168 MHz有5个等待状态168MHz)。
- ⌚ 当外围设备被启用时,HCLK是系统时钟,fPCLK1=fHCLK/4,并且fPCLK2=fHCLK/2,除非明确提到。
- ⌚ VDD=3.6 V和最高环境温度 (TA) 的最大值,以及TA=25°C和VDD=3.3 V的典型值,除非另有规定。



表20。运行模式下的典型和最大电流消耗，具有从闪存（启用ART加速器）或RAM⁽¹⁾运行的数据处理的代码

象征	参数	条件	f _{HCLK}	Typ	最大值 ⁽²⁾		单元
				TA=25°C	TA=85°C	TA=105°C	
I _{DD}	运行模式下的电源电流	外部时钟 ⁽³⁾ ，启用所有外围设备 ⁽⁴⁾ (5)	168兆赫	87	102	109	毫安
			144兆赫	67	80	86	
			120兆赫	56	69	75	
			90兆赫	44	56	62	
			60兆赫	30	42	49	
			30兆赫	16	28	35	
			25兆赫	12	24	31	
			16兆赫 ⁽⁶⁾	9	20	28	
			8兆赫	5.	17	24	
			4兆赫	3.	15	22	
			2兆赫	2.	14	21	
		外部时钟 ⁽³⁾ ，禁用所有外围设备 ⁽⁴⁾ (5)	168兆赫	40	54	61	
			144兆赫	31	43	50	
			120兆赫	26	38	45	
			90兆赫	20	32	39	
			60兆赫	14	26	33	
			30兆赫	8.	20	27	
			25兆赫	6.	18	25	
			16兆赫 ⁽⁶⁾	5.	16	24	
			8兆赫	3.	15	22	
			4兆赫	2.	14	21	
			2兆赫	2.	14	21	

1. 使用引导引脚从SRAM1运行的代码和数据处理。
2. 基于特性，在启用外围设备的情况下，在生产中以VDD最大值和f_{HCLK}最大值进行测试。
3. 当f_{HCLK}>25 MHz时，外部时钟为4 MHz，PLL开启。
4. 当ADC开启（ADC_CR2寄存器中设置的ADON位）时，为模拟部分增加每个ADC 1.6 mA的额外功耗。
5. 当ADC、DAC、HSE、LSE、HSI或LSI等模拟外围块开启时，应考虑额外的功耗。
6. 在这种情况下，HCLK=系统时钟/2。

表21. 运行模式下的典型和最大电流消耗，数据处理从闪存运行的代码（ART加速器已禁用）

象征	参数	条件	f _{HCLK}	Typ	最大值 (1)		单元
				TA=25°C	TA=85°C	TA=105°C	
I _{DD}	运行模式下的 电源电流	外部时钟 ⁽²⁾ ，启用 所有外围设备 ⁽³⁾ (4)	168兆赫	93	109	117	毫安
			144兆赫	76	89	96	
			120兆赫	67	79	86	
			90兆赫	53	65	73	
			60兆赫	37	49	56	
			30兆赫	20	32	39	
			25兆赫	16	27	35	
			16兆赫	11	23	30	
			8兆赫	6.	18	25	
			4兆赫	4.	16	23	
			2兆赫	3.	15	22	
		外部时钟 ⁽²⁾ ，禁 用所有外围设备 (3)(4)	168兆赫	46	61	69	
			144兆赫	40	52	60	
			120兆赫	37	48	56	
			90兆赫	30	42	50	
			60兆赫	22	33	41	
			30兆赫	12	24	31	
			25兆赫	10	21	29	
			16兆赫	7.	19	26	
			8兆赫	4.	16	23	
			4兆赫	3.	15	22	
			2兆赫	2.	14	21	

1. 基于特性，在启用外围设备的情况下，在生产中以VDD最大值和fHCLK最大值进行测试。
2. 当fHCLK>25 MHz时，外部时钟为4 MHz，PLL开启。
3. 当模拟外围块（如ADC、DAC、HSE、LSE、HSI、LSI）打开时，应考虑额外的功耗。
4. 当ADC开启（ADC_CR2寄存器中设置的ADON位）时，为模拟部分增加每个ADC 1.6 mA的额外功耗。



图24。典型的电流消耗与温度、运行模式、从Flash (ART加速器打开)或RAM运行数据处理的代码以及外围设备关闭




图25。典型的电流消耗与温度、运行模式、从Flash (ART加速器打开)或RAM运行数据处理的代码以及外围设备打开




图26. 典型的电流消耗与温度、运行模式、从Flash (ART加速器关闭)或RAM运行数据处理的代码以及外围设备关闭




图27. 典型的电流消耗与温度、运行模式、从Flash (ART加速器关闭)或RAM运行数据处理的代码以及打开的外围设备




表22. 睡眠模式下的典型和最大电流消耗

象征	参数	条件	f _{HCLK}	Typ	最大值 (1)		单元
				TA=25°C	TA=85°C	TA=105°C	
I _{DD}	睡眠模式下的电源电流	外部时钟 ⁽²⁾ , 已启用所有外围设备 ⁽³⁾	168兆赫	59	77	84	毫安
			144兆赫	46	61	67	
			120兆赫	38	53	60	
			90兆赫	30	44	51	
			60兆赫	20	34	41	
			30兆赫	11	24	31	
			25兆赫	8.	21	28	
			16兆赫	6.	18	25	
			8兆赫	3.	16	23	
			4兆赫	2.	15	22	
			2兆赫	2.	14	21	
		外部时钟 ⁽²⁾ , 禁用所有外围设备	168兆赫	12	27	35	
			144兆赫	9	22	29	
			120兆赫	8.	20	28	
			90兆赫	7.	19	26	
			60兆赫	5.	17	24	
			30兆赫	3.	16	23	
			25兆赫	2.	15	22	
			16兆赫	2.	14	21	
			8兆赫	1.	14	21	
			4兆赫	1.	13	21	
			2兆赫	1.	13	21	

1. 基于特性, 在启用外围设备的情况下, 在生产中以VDD最大值和f_{HCLK}最大值进行测试。
2. 当f_{HCLK}>25 MHz时, 外部时钟为4 MHz, PLL开启。
3. 为模拟部分添加每个ADC 1.6 mA的额外功耗。在应用程序中, 这种消耗仅在ADC开启时发生 (ADON位设置在ADC_CR2寄存器中)。

表23. 停止模式下的典型和最大电流消耗

象征	参数	条件	Typ	最大				单元
			TA=25℃	TA=25℃	TA=85℃	TA=105℃		
I _{DD_STOP}	停止模式下的供电电流，运行模式下的主调节器	在停止模式下闪烁，低速和高速内部RC振荡器和高速振荡器关闭（无独立看门狗）	0.45	1.5	11	20	毫安	
		深度断电模式下闪烁，低速和高速内部RC振荡器和高速振荡器关闭（无独立看门狗）	0.40	1.5	11	20		
	电源电流输入 停止模式带主管道 低功率模式下的调节器	在停止模式下闪烁，低速和高速内部RC振荡器和高速振荡器关闭（无独立看门狗）	0.31	1.1	8	15		
		深度断电模式下闪烁，低速和高速内部RC振荡器和高速振荡器关闭（无独立看门狗）	0.28	1.1	8	15		

表24. 待机模式下的典型和最大电流消耗

象征	参数	条件	Typ			最大值 (1)		单元
			TA=25°C			TA=85°C	TA=105°C	
			V _{DD} = 1.8伏	V _{DD} = 2.4伏	V _{DD} = 3.3伏	VDD=3.6伏		
I _{DD_STBY}	待机模式下的电源电流	备份SRAM ON ,低速振荡器和RTC ON	3	3.4	4	20	36	μA
		备用SRAM关闭 ,低速振荡器和RTC打开	2.4	2.7	3.3	16	32	
		备份SRAM打开 ,RTC 关闭	2.4	2.6	3	12.5	24.8	
		备份SRAM关闭 ,RTC 关闭	1.7	1.9	2.2	9.8	19.2	

1. 基于特性, 未在生产中进行测试。

表25。VBAT模式下的典型和最大电流消耗

象征	参数	条件	Typ			最大值 (1)		单元
			TA=25°C			TA=85°C	TA=105°C	
			V _{BAT} = 1.8伏	V _{BAT} = 2.4伏	V _{BAT} = 3.3伏	VBAT=3.6伏		
I _{DD_VBAT}	备份域电源电流	备份SRAM打开 ,低速振荡器和RTC ON	1.29	1.42	1.68	6.	11	μA
		备用SRAM关闭 ,低速振荡器和RTC打开	0.62	0.73	0.96	3.	5.	
		备份SRAM打开 ,RTC关闭	0.79	0.81	0.86	5.	10	
		备份SRAM关闭 ,RTC关闭	0.10	0.10	0.10	2.	4.	

1.基于特性,未在生产中进行测试。

图28。典型VBAT电流消耗 (LSE和RTC开启/备份RAM关闭)





图29。典型VBAT电流消耗 (LSE和RTC开启/备份RAM开启)



I/O system current consumption

I/O系统的电流消耗有两个部分：静态和动态。I/O静态电流消耗

当引脚为

外部保持低位。该电流消耗的值可以通过使用表47:I/O静态特性中给出的上拉/下拉电阻器值来简单地计算。

对于输出引脚，还必须考虑任何外部下拉或外部负载来估计电流消耗。

额外的I/O电流消耗是由于在外部施加中间电压电平的情况下将I/O配置为输入。这种电流消耗是由用于区分输入值的输入施密特触发电路引起的。除非应用程序需要这种特定配置，否则可以通过在模拟模式下配置这些I/O来避免这种电源电流消耗。值得注意的是，ADC输入引脚应配置为模拟输入。

注意： 任何浮动输入引脚也可能由于外部电磁噪声而意外地稳定到中间电压电平或切换。为了避免与浮动引脚相关的电流消耗，必须在模拟模式下对其进行配置，或者在内部强制为确定的数字值。这可以通过使用上拉/下拉电阻器或在输出模式下配置引脚来实现。

I/O dynamic current consumption

除了之前测量的内部外围电流消耗 (请参阅

表27：外围电流消耗)，应用程序使用的I/O也对电流消耗有贡献。当I/O引脚切换时，它使用来自MCU的电流

供应电压以供应I/O引脚电路并对连接到引脚的电容性负载（内部或外部）充电/放电：

$$I_{SW} = V_{DD} \times f_{SW} \times C$$

哪里

I_{SW} 是开关I/O为电容性负载充电/放电而消耗的电流 V_{DD} 是MCU电源电压

f_{SW} 是I/O切换频率

C 是I/O引脚看到的总电容： $C = C_{INT} + C_{EXT}$

测试引脚配置为推挽输出模式，并由软件以固定频率切换。

表26. 开关输出I/O电流消耗

象征	参数	条件 ⁽¹⁾	I/O切换频率 (f _{SW})	Typ	单元
I _{DDIO}	I/O switching current	VDD=3.3 V ⁽²⁾ C=C _{INT}	2兆赫	0.02	毫安
			8兆赫	0.14	
			25兆赫	0.51	
			50兆赫	0.86	
			60兆赫	1.30	
		VDD=3.3 V C _{EXT} =0 pF C=C _{INT} +C _{EXT} +C _S	2兆赫	0.10	
			8兆赫	0.38	
			25兆赫	1.18	
			50兆赫	2.47	
			60兆赫	2.86	
		VDD=3.3 V C _{EXT} =10 pF C=C _{INT} +C _{EXT} +C _S	2兆赫	0.17	
			8兆赫	0.66	
			25兆赫	1.70	
			50兆赫	2.65	
			60兆赫	3.48	
		VDD=3.3 V C _{EXT} =22 pF C=C _{INT} +C _{EXT} +C _S	2兆赫	0.23	
			8兆赫	0.95	
			25兆赫	3.20	
			50兆赫	4.69	
			60兆赫	8.06	
		VDD=3.3 V C _{EXT} =33 pF C=C _{INT} +C _{EXT} +C _S	2兆赫	0.30	
			8兆赫	1.22	
			25兆赫	3.90	
			50兆赫	8.82	
			60兆赫	- ⁽³⁾	

- CS是包括焊盘引脚的PCB板电容。CS=7 pF (估计值)。
- 该测试通过切割LQFP封装引脚 (移除焊盘) 来执行。
- 在60 MHz时, C的最大负载指定为30 pF。



片上外围电流消耗

片上外围设备的电流消耗如表27所示。MCU处于以下条件：

- ⌚ 在启动时，所有I/O引脚都被固件配置为模拟引脚。
- ⌚ 除非另有说明，否则所有外围设备都被禁用
- ⌚ 代码从闪存中运行，闪存访问时间等于168 MHz下的5个等待状态。
- ⌚ 代码从闪存运行，闪存访问时间等于144 MHz下的4个等待状态，功率刻度模式设置为2。
- ⌚ ART加速器和缓存关闭。
- ⌚ 给定值是通过测量电流消耗的差值来计算的
 - 所有外围设备都已关闭
 - 一个外围设备已计时（仅应用时钟）
- ⌚ 启用外围设备时：HCLK是系统时钟，fPCLK1=fHCLK/4，fPCLK2=fHCLK/2。
- ⌚ 除非另有规定，否则获得VDD=3.3 V和TA=25°C的典型值。

表27。外围电流消耗

外围设备 ⁽¹⁾		168兆赫	144兆赫	单元
AHB1	GPIO A	0.49	0.36	毫安
	gpiob	0.45	0.33	
	gpioc	0.45	0.34	
	gpiod	0.45	0.34	
	GPIO E	0.47	0.35	
	GPIO F	0.45	0.33	
	GPIO G	0.44	0.33	
	GPIO H	0.45	0.34	
	GPIO I	0.44	0.33	
	OTG_HS+ULPI	4.57	3.55	
	CRC	0.07	0.06	
	BKPSRAM	0.11	0.08	
	DMA1	6.15	4.75	
	DMA2	6.24	4.8	
	ETH_MAC+ETH_MAC_T X ETH_MAC_RX ETH_MAC_PTP	3.28	2.54	
AHB2	OTG_FS	4.59	3.69	毫安
	DCMI	1.04	0.80	

表27. 外围电流消耗 (续)

外围设备 ⁽¹⁾		168兆赫	144兆赫	单元
AHB3	FSMC	2.18	1.67	毫安
APB1	TIM2	0.80	0.61	
	TIM3	0.58	0.44	
	TIM4	0.62	0.48	
	TIM5	0.79	0.61	
	TIM6	0.15	0.11	
	TIM7	0.16	0.12	
	TIM12	0.33	0.26	
	TIM13	0.27	0.21	
	TIM14	0.27	0.21	
	压水堆	0.04	0.03	
	USART2	0.17	0.13	
	USART3	0.17	0.13	
	UART4	0.17	0.13	
	UART5	0.17	0.13	
	I2C1	0.17	0.13	
	I2C2	0.18	0.13	
	I2C3	0.18	0.13	
	SPI2/I2S2 ⁽²⁾	2016年7月17日	0.13/0.12	
	SPI3/I2S3 ⁽²⁾	2014年6月16日	2012年12月12日	
	CAN1	0.27	0.21	
	CAN2	0.26	0.20	
	DAC	0.14	0.10	
	DAC通道1 ⁽³⁾	0.91	0.89	
	DAC通道2 ⁽⁴⁾	0.91	0.89	
	DAC通道1和2 ^{(3) (4)}	1.69	1.68	
	WWDG	0.04	0.04	

表27. 外围电流消耗 (续)

外围设备 ⁽¹⁾		168兆赫	144兆赫	单元
APB2	SDIO	0.64	0.54	毫安
	TIM1	1.47	1.14	
	TIM8	1.58	1.22	
	TIM9	0.68	0.54	
	TIM10	0.45	0.36	
	TIM11	0.47	0.38	
	ADC1 ⁽⁵⁾	2.20	2.10	
	ADC2 ⁽⁵⁾	2.04	1.93	
	ADC3 ⁽⁵⁾	2.10	2	
	SPI1	0.14	0.12	
	USART1	0.34	0.27	
	USART6	0.34	0.28	

1. 带有4MHz晶体和PLL的HSE振荡器开启。
2. 在SPI_I2SCFGR寄存器中设置I2SMOD位, 然后设置I2SE位以启用I2S外围设备。
3. EN1位设置在DAC_CR寄存器中。
4. EN2位设置在DAC_CR寄存器中。
5. ADC_CR2寄存器中设置的ADON位。

5.3.7 低功率模式的唤醒时间

表28中给出的唤醒时间是在具有16MHz HSI RC振荡器的唤醒相位上测量的。用于唤醒设备的时钟源取决于当前操作模式：

- ⌚ 停止或待机模式：时钟源为RC振荡器
- ⌚ 睡眠模式：时钟源是在进入睡眠模式之前设置的时钟。

所有时间均来源于在表14中总结的环境温度和VDD电源电压条件下进行的测试。

表28. 低功率模式唤醒时间

象征	参数	最小值 ⁽¹⁾	类型 ⁽¹⁾	最大值 ⁽¹⁾	单元
tWUSLEEP ⁽²⁾	从睡眠模式唤醒	-	1.	-	μs
tWUSTOP ⁽²⁾	从停止模式唤醒 (调节器处于运行模式)	-	13	-	μs
	从停止模式唤醒 (调节器处于低功率模式)	-	17	40	
	从停止模式唤醒 (调节器处于低功率模式, 闪存处于深度断电模式)	-	110	-	
tWUSTDBY ⁽²⁾ ⁽³⁾	从待机模式唤醒	260	375	480	μs

1. 基于特性, 未在生产中进行测试。
2. 唤醒时间是从唤醒事件到应用程序代码读取第一指令的时间点测量的。
3. tWUSTDBY最小值和最大值分别在105°C和-45°C时给出。



5.3.8 外部时钟源特性

由外部源生成的高速外部用户时钟

表29中给出的特性是在表14中总结的环境温度和电源电压条件下使用高速外部时钟源进行的测试的结果。

表29. 高速外部用户时钟特性

象征	参数	条件	最小	Typ	最大	单元
f_{HSE_ext}	外部用户时钟源频率 ⁽¹⁾		1.	-	50	MHz
V_{HSEH}	OSC_IN输入引脚高电平电压		0.7伏/天	-	V_{DD}	五、
V_{HSEL}	OSC_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{DD}$	
$t_{w(HSE)}$	OSC_IN高或低时间 ⁽¹⁾		5.	-	-	ns
$t_{r(HSE)} t_{f(HSE)}$	OSC_IN上升或下降时间 ⁽¹⁾		-	-	10	
$C_{in(HSE)}$	OSC_IN输入电容 ⁽¹⁾		-	5.	-	pF
$DuCy(HSE)$	工作循环		45	-	55	%
I_L	OSC_IN输入漏电流	$V_{SS} \square V_{IN} \square V_{DD}$	-	-	± 1	μA

1. 设计保证, 未在生产中测试。

由外部源生成的低速外部用户时钟

表30中给出的特性是在表14中总结的环境温度和电源电压条件下使用低速外部时钟源进行的测试的结果。

表30. 低速外部用户时钟特性

象征	参数	条件	最小	Typ	最大	单元
f_{LSE_ext}	用户外部时钟源频率 ⁽¹⁾		-	32.768	1000	kHz
V_{LSEH}	OSC32_IN输入引脚高电平电压		0.7伏/天	-	V_{DD}	五、
V_{LSEL}	OSC32_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{DD}$	
$t_{w(LSE)} t_{f(LSE)}$	OSC32_IN高或低时间 ⁽¹⁾		450	-	-	ns
$t_{r(LSE)} t_{f(LSE)}$	OSC32_IN上升或下降时间 ⁽¹⁾		-	-	50	
C_{in} (伦敦证交所)	OSC32_IN输入电容 ⁽¹⁾		-	5.	-	pF
$DuCy$ (伦敦政治经济学院)	工作循环		30	-	70	%
I_L	OSC32_IN输入漏电流	$V_{SS} \square V_{IN} \square V_{DD}$	-	-	± 1	μA

1. 由设计保证, 不在生产中测试。



图30。高速外部时钟源交流时序图





图31。低速外部时钟源交流时序图



晶体/陶瓷谐振器产生的高速外部时钟

高速外部（HSE）时钟可配备4至26MHz的晶体/陶瓷谐振振荡器。本段中给出的所有信息均基于表31中规定的典型外部组件的表征结果。在应用中，谐振器和负载电容器必须尽可能靠近振荡器引脚，以最大限度地减少输出失真和启动稳定时间。有关谐振器特性（频率、封装、精度）的更多详细信息，请咨询晶体谐振器制造商。

表31。HSE 4-26 MHz振荡器特性 ⁽¹⁾ ⁽²⁾


象征	参数	条件	最小	Typ	最大	单元
f _{OSC_IN}	振荡器频率		4.	-	26	MHz
射频	反馈电阻器		-	200	-	kΩ
I _{DD}	HSE电流消耗	VDD=3.3v, ESR=30Ω, CL=5pF@25MHz	-	449	-	μA
		VDD=3.3v, ESR=30Ω, CL=10pF@25MHz	-	532	-	
克	振荡器跨导	启动	5.	-	-	mA/V
t _{SU (HSE)}	启动时间	VDD稳定	-	2.	-	太太

1. 晶体/陶瓷谐振器制造商给出的谐振器特性。
2. 基于特性, 未在生产中进行测试。
3. t_{SU (HSE)} 是从启用 (通过软件) 到达到稳定的8MHz振荡的那一刻起测量的启动时间。该值是针对标准晶体谐振器测量的, 它可能因晶体制造商而异

对于CL1和CL2, 建议使用5 pF至25 pF范围 (典型值) 的高质量外部陶瓷电容器, 该电容器专为高频应用而设计, 并根据晶体或谐振器的要求进行选择 (见图32)。CL1和CL2通常具有相同的尺寸。晶体制造商通常指定负载电容, 该负载电容是CL1和CL2的串联组合。在确定CL1和CL2的尺寸时, 必须包括PCB和MCU引脚电容 (10pF可以用作组合引脚和板电容的粗略估计)。

注: 有关选择晶体的信息, 请参阅ST网站www.ST.com上的应用说明AN2867“ST微控制器振荡器设计指南”。

图32。8 MHz晶体的典型应用



1. REXT值取决于晶体特性。

晶体/陶瓷谐振器产生的低速外部时钟

可以为低速外部 (LSE) 时钟提供32.768kHz的晶体/陶瓷谐振振荡器。本段中给出的所有信息均基于表32中规定的典型外部组件的表征结果。在应用中, 谐振器和负载电容器必须尽可能靠近振荡器引脚, 以最大限度地减少输出失真和启动稳定时间。有关谐振器特性 (频率、封装、精度) 的更多详细信息, 请咨询晶体谐振器制造商。




表32. LSE振荡器特性 ($f_{LSE}=32.768\text{kHz}$) ⁽¹⁾

象征	参数	条件	最小	Typ	最大	单元
射频	反馈电阻器		-	18.4	-	M Ω
I_{DD}	LSE电流消耗		-	-	1.	μA
克	振荡器跨导		2.8	-	-	$\mu\text{A/V}$
$t_{SU} (LSE)$	启动时间 ⁽²⁾	VDD稳定	-	2.	-	s

1. 由设计保证, 不在生产中测试。
2. $t_{SU} (LSE)$ 是从 (通过软件) 启用 到 稳定 达到32.768kHz的振荡。该值是针对标准晶体谐振器测量的, 它可能因晶体制造商而异

注: 有关选择晶体的信息, 请参阅ST网站www.ST.com上的应用说明AN2867“ST微控制器振荡器设计指南”。

图33. 32.768 kHz晶体的典型应用



5.3.9 内部时钟源特性

表33和表34中给出的参数来源于在表14中总结的环境温度和VDD电源电压条件下进行的测试。

高速内部 (HSI) RC振荡器

表33. HSI振荡器特性 ⁽¹⁾

象征	参数	条件		最小	Typ	最大	单元
f _{HSI}	频率			-	16	-	MHz
阿克拉	HSI振荡器的精度	用户用RCC_CR寄存器修整		-	-	1.	%
		工厂校准	TA=-40至105°C ^{②)}	-8	-	4.5	%
			TA=-10至85°C ^{②)}	-4	-	4.	%
			TA=25°C	-1	-	1.	%
tsu (HSI) ③)	HSI振荡器启动时间			-	2.2	4.	μs
IDD (HSI)	HSI振荡器功耗			-	60	80	μA

- 1. VDD=3.3 V, TA=-40至105°C, 除非另有规定。
- 2. 基于特性, 未在生产中进行测试。
- 3. 由设计保证, 不在生产中测试。


低速内部 (LSI) RC振荡器

表34. LSI振荡器特性 ^{①)}

象征	参数	最小	Typ	最大	单元
f_{LSI} ^{②)}	频率	17	32	47	kHz
$t_{su} (LSI)$ ^{③)}	LSI振荡器启动时间	-	15	40	μs
$I_{DD} (LSI)$ ^{③)}	LSI振荡器功耗	-	0.4	0.6	μA

- 1. VDD=3 V, TA=-40至105°C, 除非另有规定。
- 2. 基于特性, 未在生产中进行测试。
- 3. 由设计保证, 不在生产中测试。

图34. ACCLSI与温度



5.3.10 PLL特性

表35和表36中给出的参数来源于在表14中总结的温度和VDD电源电压条件下进行的测试。



表35. 主要PLL特性

象征	参数	条件		最小	Typ	最大	单元
f _{PLL_IN}	PLL输入时钟 ⁽¹⁾			0.95 ⁽²⁾	1.	2.10	MHz
f _{PLL_OUT}	PLL乘法器输出时钟			24	-	168	MHz
f _{PLL48_OUT}	48 MHz PLL乘法器输出时钟			-	48	75	MHz
f _{VCO_OUT}	PLL VCO输出			192	-	432	MHz
t _{锁定}	PLL 锁定时间	VCO频率=192 MHz		75	-	200	μs
		VCO频率=432 MHz		100	-	300	
抖动 ⁽³⁾	周期间抖动	系统时钟120 MHz	RMS	-	25	-	ps
			峰间	-	□150	-	
	周期抖动		RMS	-	15	-	
			峰间	-	□200	-	
	RMII以太网的主时钟输出 (MCO)	在1000个样本上以50 MHz循环		-	32	-	
	MII以太网的主时钟输出 (MCO)	在1000个样本上以25 MHz循环		-	40	-	
	位时间CAN抖动	在1000个样本上以1MHz 循环		-	330	-	
IDD (P _{LL}) ⁽⁴⁾	VDD上的PLL功耗	VCO频率=192 MHz VCO频率=432 MHz		0.15 0.45	-	0.40 0.75	毫安
IDDA (P _{LJ}) ⁽⁴⁾	VDDA上的PLL功耗	VCO频率=192 MHz VCO频率=432 MHz		0.30 0.55	-	0.40 0.85	毫安

1. 注意使用适当的分频因子M来获得指定的PLL输入时钟值。PLL和PLLI2S之间共享M因子。
2. 由设计保证, 不在生产中测试。
3. 并行使用2个PLL可以将抖动降低高达+30%。
4. 基于特性, 未在生产中进行测试。

表36. PLLI2S (音频PLL) 特性

象征	参数	条件	最小	Typ	最大	单元
f_{PLI2S_IN}	PLLI2S输入时钟 ⁽¹⁾		0.95 ⁽²⁾	1.	2.10	MHz
f_{PLI2S_OUT}	PLLI2S乘法器输出时钟		-	-	216	MHz
f_{VCO_OUT}	PLLI2S VCO输出		192	-	432	MHz
$t_{\text{锁定}}$	PLLI2S锁定时间	VCO频率=192 MHz	75	-	200	μs
		VCO频率=432 MHz	100	-	300	

表36. PLLI2S (音频PLL) 特性 (续)

象征	参数	条件	最小	Typ	最大	单元
抖动 ⁽³⁾	主I2S时钟抖动	循环到循环 12.288 MHz开启 48KHz周期, N=432, R=5	RMS	-	90	-
			峰间	-	□280	ps
		的平均频率 12.288兆赫 N=432, R=5 1000个样本	-	90	-	ps
	WS I2S时钟抖动	在1000个样本上以48 KHz循环	-	400	-	ps
IDD (PLLI2S) ⁽⁴⁾	VDD上的PLLI2S功耗	VCO频率=192 MHz VCO频率=432 MHz	0.15 0.45	-	0.40 0.75	毫安
IDDA (PLLI2S) ⁽⁴⁾	VDDA上的PLLI2S功耗	VCO频率=192 MHz VCO频率=432 MHz	0.30 0.55	-	0.40 0.85	毫安

1. 注意使用适当的分频因子M以具有指定的PLL输入时钟值。
2. 由设计保证, 不在生产中测试。
3. 主PLL运行时给出的值。
4. 基于特性, 未在生产中进行测试。

5.3. 11PLL扩频时钟生成 (SSCG) 特性

扩频时钟生成 (SSCG) 功能可减少电磁干扰 (见表43: EMI特性)。它仅在主PLL上可用。

表37. SSCG参数约束

象征	参数	最小	Typ	最大值 ⁽¹⁾	单元
f _{Mod}	调制频率	-	-	10	KHz
md	峰值调制深度	0.25	-	2.	%
MODEPER*INCSTEP		-	-	2 ¹⁵ □1.	-

1. 由设计保证, 不在生产中测试。

方程式1

频率调制周期 (MODEPER) 由下式给出:

$$\text{MODEPER} = \text{圆形} f_{\text{PLL_IN}} \square 4. \square f_{\text{Mod}} \square$$

f_{PLL_IN}和f_{Mod}必须以Hz表示。例如:

如果f_{PLL_IN}=1MHz, 并且f_{MOD}=1kHz, 则调制深度 (MODEPER) 由等式1给出:

$$\text{MODEPER} = \text{圆形} \square 106 \square 4. \square 103 \square = 250$$



方程式2

等式2允许计算增量步长 (INCSTEP) :

$$INCSTEP = \frac{2^{15} - 1}{md \times PLLN} \times 100 \times 5 \times \text{调制解调器}$$

fVCO_OUT必须以MHz表示。

调制深度 (md) = ±2% (4%峰间), PLLN=240 (以MHz为单位) :

$$INCSTEP = \frac{2^{15} - 1}{2 \times 240 \times 100 \times 5 \times 250} = 126md \text{ (定量) } \%$$

可能产生幅度量化误差, 因为线性调制轮廓是通过取MODEPER和INCSTEP的量化值 (四舍五入到最接近的整数) 而获得的。结果, 实现的调制深度被量化。量化调制深度的百分比由以下公式给出:

$$md_{\text{量化的}} \% = \frac{MODEPER \times INCSTEP}{100 \times 5 \times (2^{15} - 1) \times PLLN}$$

因此:


$$md_{\text{量化的}} \% = \frac{250 \times 126}{100 \times 5 \times (2^{15} - 1) \times 240} = 2.002\%(\text{peak})$$


图35和图36显示了中心扩展和下扩展模式下的主要PLL输出时钟波形, 其中:

F0为f_{PLL_OUT}标称值。

T_{mode}是调制周期。md是调制深度。

图35. 中心扩展模式下的PLL输出时钟波形





5.3.12 内存特性

闪存

除非另有规定，否则在 $T_A = -40$ 至 105°C 时给出特性。这些设备在运送给客户时已擦除闪存。

表38。闪存特性

象征	参数	条件	最小	Typ	最大	单元
I_{DD}	电源电流	写入/擦除8位模式, VDD=1.8 V	-	5.	-	毫安
		写入/擦除16位模式, VDD=2.1 V	-	8.	-	
		写入/擦除32位模式, VDD=3.3 V	-	12	-	

表39。闪存编程

象征	参数	条件	最小值 (1)	Typ	最大值 (1)	单元
t_{prog}	Word编程时间	编程/擦除并行度 (PSIZE) =x 8/16/32	-	16	100 (2)	μs
$t_{ERASE16KB}$	扇区 (16 KB) 擦除时间	编程/擦除并行度 (PSIZE) =x 8	-	400	800	太
		编程/擦除并行度 (PSIZE) =x 16	-	300	600	
		编程/擦除并行度 (PSIZE) =x 32	-	250	500	



表39. 闪存编程 (续)

象征	参数	条件	最小值 (1)	Typ	最大值 (1)	单元
t _{ERASE64KB}	扇区 (64 KB) 擦除时间	编程/擦除并行度 (PSIZE) =x 8	-	1200	2400	太太
		编程/擦除并行度 (PSIZE) =x 16	-	700	1400	
		编程/擦除并行度 (PSIZE) =x 32	-	550	1100	
t _{ERASE128KB}	扇区 (128 KB) 擦除时间	编程/擦除并行度 (PSIZE) =x 8	-	2.	4.	s
		编程/擦除并行度 (PSIZE) =x 16	-	1.3	2.6	
		编程/擦除并行度 (PSIZE) =x 32	-	1.	2.	
t _{ME}	大批量擦除时间	编程/擦除并行度 (PSIZE) =x 8	-	16	32	s
		编程/擦除并行度 (PSIZE) =x 16	-	11	22	
		编程/擦除并行度 (PSIZE) =x 32	-	8.	16	
V _{prog}	编程电压	32位程序操作	2.7	-	3.6	五、
		16位编程操作	2.1	-	3.6	五、
		8位程序操作	1.8	-	3.6	五、

1. 基于特性, 未在生产中进行测试。
2. 最大编程时间是在100K擦除操作之后测量的。

表40. 使用VPP进行闪存编程

象征	参数	条件	最小值 (1)	Typ	最大值 (1)	单元
t_{prog}	双字编程	TA = 0至+40°C VDD=3.3 V VPP=8.5 V	-	16	100 (2)	μs
$t_{ERASE16KB}$	扇区 (16 KB) 擦除时间		-	230	-	太
$t_{ERASE64KB}$	扇区 (64 KB) 擦除时间		-	490	-	
$t_{ERASE128KB}$	扇区 (128 KB) 擦除时间		-	875	-	
t_{ME}	大批量擦除时间		-	6.9	-	s
V_{prog}	编程电压		2.7	-	3.6	五、
V_{PP}	VPP电压范围		7.	-	9	五、
I_{PP}	VPP引脚上的最小电流		10	-	-	毫安
t_{VPP} (6)	应用VPP的累计时间		-	-	1.	小时

1. 由设计保证, 不在生产中测试。
2. 最大编程时间是在100K擦除操作之后测量的。
3. VPP只能在编程/擦除期间连接。

表41. 闪存持久性和数据保留

象征	参数	条件	价值	单元
			最小值 (1)	
N_{END}	耐力	TA=-40至+85°C (6个后缀版本) TA=-40至+105°C (7个后缀版本)	10	kcycles
t_{RET}	数据保留	TA=85°C时1 kcycle (2)	30	年
		TA=105°C时1 kcycle (2)	10	
		TA=55°C时10 kcycles (2)	20	

1. 基于特性, 未在生产中进行测试。
2. 在整个温度范围内进行循环。

5.3.13 EMC特性

敏感性测试是在设备表征期间以样本为基础进行的。

功能EMS (电磁敏感性)

同时在设备上执行简单的应用程序 (通过I/O端口切换2个LED)。设备受到两个电磁事件的应力, 直到发生故障。LED指示故障:

- ⌚ 对所有器件引脚施加静电放电 (ESD) (正极和负极), 直到发生功能干扰。本试验符合IEC 61000-4-2标准。
- ⌚ FTB: 通过100pF电容器向VDD和VSS施加快速瞬态电压 (正极和负极), 直到发生功能干扰。本试验符合IEC 61000-4-4标准。



设备重置允许恢复正常操作。
 试验结果见 表42。它们基于应用说明AN1709中定义的EMS级别和类别。

表42。EMS特性

象征	参数	条件	级别/级别
V_{FESD}	施加在任何I/O引脚上以引起功能干扰的电压限制	$VDD \square 3.3$ 伏, LQFP176, $T_A = +25^{\circ}C$, $f_{HCLK} = 168$ MHz, 符合IEC 61000-4-2	2B
V_{EFTB}	通过VDD和VSS引脚上的100pF施加快速瞬态电压突发限制, 以引起功能干扰	$VDD \square 3.3$ 伏, LQFP176, $T_A = +25^{\circ}C$, $f_{HCLK} = 168$ MHz, conforms to IEC 61000-4-2	4A

设计加固软件以避免噪音问题

EMC特性和优化是在组件级别使用典型的应用程序环境和简化的MCU软件执行的。需要注意的是, 良好的EMC性能在很大程度上取决于用户应用程序, 尤其是软件。

因此, 建议用户应用与其应用程序所要求的EMC级别相关的EMC软件优化和资格预审测试。

软件建议

软件流程图必须包括失控条件的管理, 例如:

- ⌚ 程序计数器损坏
- ⌚ 意外重置
- ⌚ 关键数据损坏 (控制寄存器...) 资格预审

大多数常见故障 (意外复位和程序计数器损坏) 可以通过手动在NRST引脚或振荡器引脚上强制低状态1秒来再现。

为了完成这些试验, ESD应力可以在规格值的范围内直接施加在器件上。当检测到意外行为时, 可以对软件进行加固, 以防止出现不可恢复的错误 (参见应用程序注释AN1015)。

电磁干扰 (EMI)

当一个简单的应用程序执行EEMBC时, 设备发出的电磁场会被监测[?]代码, 正在运行。该发射测试符合SAE IEC61967-2标准, 该标准规定了测试板和引脚负载。

表43。EMI特性

象征	参数	条件	监控频段	最大值与 [fHSE/fCPU]	单元
				25/168兆赫	
半	峰值水平	VDD=3.3伏, TA=25°C, LQFP176 包装, 符合SAE J1752/3 EEMBC, 在启用ART加速器的情况下从 Flash运行的代码	0.1至30 MHz	32	dBμV
			30至130兆赫	25	
			130 MHz至1GHz	29	
			SAE EMI等级	4.	-
		VDD□3.3伏, TA□25°C, LQFP176 封装, 符合SAE J1752/3 EEMBC, 代码 在启用ART加速器和PLL扩频的情况下 从Flash运行	0.1至30 MHz	19	dBμV
			30至130兆赫	16	
			130 MHz至1GHz	18	
			SAE EMI等级	3.5	-

5.3.14 绝对最大额定值 (电气灵敏度)

基于使用特定测量方法的三种不同测试 (ESD、LU)，对该器件进行了强调，以确定其电灵敏度方面的性能。

静电放电 (ESD)

根据每个引脚组合，对每个样本的引脚施加静电放电 (先是正脉冲，然后是负脉冲，间隔1秒)。样本大小取决于设备中电源引脚的数量 (3个零件× (n+1) 个电源引脚)。本试验符合 JESD22-A114/C101标准。

表44。ESD绝对最大额定值

象征	额定值	条件	班	最大值 ⁽¹⁾	单元
VESD (HBM)	静电放电电压 (人体模型)	TA□+25°C, 符合JESD22-A114	2.	2000 ⁽²⁾	五、
VESD (CDM)	静电放电电压 (充电装置型号)	TA□+25°C, 符合JESD22-C101	二、	500	

1. 基于表征结果，未在生产中进行测试。

2. 在VBAT引脚上，VESD (HBM) 限制为1000 V。

静态门锁

需要对六个部分进行两次补充静态测试，以评估门锁性能：

- ⌚ 电源过电压施加到每个电源引脚
- ⌚ 电流注入应用于每个输入、输出和可配置I/O引脚。这些测试符合EIA/JESD 78A IC门锁标准。



表45. 电气灵敏度

象征	参数	条件	班
LU	静态门锁类	TA□ +105°C, 符合JESD78A	II A级

5.3.15 I/O current injection characteristics

一般来说，在正常的产品操作过程中，应避免由于外部电压低于VSS或高于VDD（对于标准的3 V型I/O引脚）而导致电流注入I/O引脚。然而，为了在意外发生异常注入的情况下指示微控制器的鲁棒性，在器件表征期间以样本为基础进行易感性测试。

I/O电流注入的功能敏感性

当在设备上执行简单的应用程序时，通过将电流注入以浮动输入模式编程的I/O引脚来对设备施加应力。当电流一次一个地注入I/O引脚时，会检查设备是否存在功能故障。

故障由超出范围的参数表示：ADC误差高于某个极限（>5 LSB TUE），超出相邻引脚上感应泄漏电流的常规极限（超出5 uA/+0 uA范围），或其他功能故障（例如复位、振荡器频率偏差）。

负感应漏电流由负注入引起，正感应漏电流则由正注入引起。

试验结果见表46。

表46. I/O电流注入敏感性

象征	描述	功能易感性		单元
		阴性注射	阳性注射	
IINJ ⁽¹⁾	所有FT引脚注入电流	-5	+0	毫安
	在任何其他引脚上注入电流	-5	+5	

1.建议在可能注入负电流的模拟引脚上添加肖特基二极管（引脚对地）。

5.3.16 I/O port characteristics

一般输入/输出特性

除非另有规定，表47中给出的参数来源于在表14中总结的条件下进行的试验。所有I/O都符合CMOS和TTL。



表47。I/O静态特性

象征	参数		条件	最小	Typ	最大	单元
V _{IL}	输入低电平电压		TTL端口 2.7伏□VDD□3.6伏	-	-	0.8	五、
VIH ⁽¹⁾	输入高电平电压			2	-	-	
V _{IL}	输入低电平电压		CMOS端口 1.8伏□VDD□3.6伏	-	-	0.3V _{DD}	
VIH ⁽¹⁾	输入高电平电压			0.7伏/天	-	-	
					-	-	
V _{hys}	I/O Schmitt trigger voltage hysteresis ⁽²⁾			-	200	-	mV
	IO FT施密特触发器电压滞后 ⁽²⁾			5%V _{DD}	-	-	
I _{lkg}	I/O input leakage current ⁽⁴⁾		vss□VIN□V _{DD}	-	-	□1.	μA
	I/O FT input leakage current ⁽⁴⁾		VIN□5伏	-	-	3.	
R _{PU}	弱上拉等效电阻器 ⁽⁶⁾	除PA10和PB12外的所有引脚	VIN□V _{SS}	30	40	50	k□
		PA10和PB12		8.	11	15	
R _{PD}	弱下拉等效电阻器	除PA10和PB12外的所有引脚	VIN□V _{DD}	30	40	50	
		PA10和PB12		8.	11	15	
CIO ⁽⁶⁾	I/O pin capacitance				5.		pF

1. 在生产中测试。
2. 施密特触发器开关电平之间的滞后电压。基于特性，未在生产中进行测试。
3. 最小值为100 mV。
4. 如果在相邻引脚上注入负电流，则泄漏可能高于最大值。
5. 上拉和下拉电阻器设计为具有与可切换PMOS/NMOS串联的真实电阻。这种MOS/NMOS对串联电阻的贡献是最小的（约10%的数量级）。
6. 由设计保证，不在生产中测试。

所有I/O均符合CMOS和TTL（无需软件配置）。它们的特性涵盖的不仅仅是严格的CMOS技术或TTL参数。

输出驱动电流

GPIO（通用输入/输出）可以接收或源到 $\square 8mA$ ，并且汇点或源极高达 $\square 20 mA$ （具有松弛的 V_{OL}/V_{OH} ），PC13、PC14和PC15除外，其可吸收或源极高达 $\square 3mA$ 。在输出模式下使用PC13至PC15 GPIO时，速度不应超过2 MHz，最大负载为30 pF。



在用户应用中，可以驱动电流的I/O引脚数量必须受到限制，以符合第5.2节中规定的绝对最大额定值。特别是：

- ① VDD上所有I/O的电流之和，加上VDD上MCU的最大运行消耗，不能超过绝对最大额定值IVDD（见表12）。
- ② VSS上所有I/O消耗的电流加上VSS上MCU消耗的最大运行消耗之和不能超过绝对最大额定值IVSS（见表12）。

输出电压电平

除非另有规定，表48中给出的参数来源于表14中总结的环境温度和VDD电源电压条件下进行的测试。所有I/O都符合CMOS和TTL。

表48。输出电压特性 ①

象征	参数	条件	最小	最大	单元
V_{OL} ②	当8个引脚同时下沉时，输出I/O引脚的低电平电压	CMOS端口 $I_{IO}=+8\text{ mA}$ $2.7\text{ V}<V_{DD}<3.6\text{ V}$	-	0.4	五、
V_{OH} ③	当8个引脚同时供电时，输出I/O引脚的高电平电压		$V_{DD}-0.4$	-	
第 ②) 卷	当8个引脚同时下沉时，输出I/O引脚的低电平电压	TTL端口 $I_{IO}=+8\text{ mA}$ $2.7\text{ V}<V_{DD}<3.6\text{ V}$	-	0.4	五、
V_{OH} ③	当8个引脚同时供电时，输出I/O引脚的高电平电压		2.4	-	
V_{OL} ④	当8个引脚同时下沉时，输出I/O引脚的低电平电压	$I_{IO}=+20\text{ mA}$ $2.7\text{ V}<V_{DD}<3.6\text{ V}$	-	1.3	五、
V_{OH} ⑤	当8个引脚同时供电时，输出I/O引脚的高电平电压		$V_{DD}-1.3$	-	
V_{OL} ⑥	当8个引脚同时下沉时，输出I/O引脚的低电平电压	$I_{IO}=+6\text{ mA}$ $2\text{ V}<V_{DD}<2.7\text{ V}$	-	0.4	五、
V_{OH} ⑦	当8个引脚同时供电时，输出I/O引脚的高电平电压		$V_{DD}-0.4$	-	

1. PC13、PC14、PC15和PI8通过电源开关供电。由于开关只吸收有限的电流（8 mA），GPIO PC13至PC15和PI8在输出模式中的使用受到限制：速度不应超过2 MHz，最大负载为30 pF，并且这些I/O不得用作电流源（例如驱动LED）。
2. 设备吸收的I/O电流必须始终符合表12中规定的绝对最大额定值并且 I_{IO} （I/O端口和控制引脚）的总和不得超过 I_{VSS} 。
3. 设备提供的I/O电流必须始终符合表12和 I_{IO} （I/O端口和控制引脚）之和不得超过 I_{VDD} 。
4. 基于特性数据，未在生产中进行测试。

输入/输出交流特性

输入/输出交流特性的定义和值如图37和分别见表49。

除非另有规定，表49中给出的参数来源于在表14中总结的环境温度和VDD电源电压条件下进行的测试。

表49。I/O AC特性 ^① ② ③


OSPEEDRy [1:0]位值 ^①	象征	参数	条件	最小	Typ	最大	单元
00	fmax (O) 输出	最大频率 ^④	CL=50 pF, VDD _s 2.70 V	-	-	2.	MHz
			CL=50 pF, VDD _s 1.8 V	-	-	2.	
			CL=10 pF, VDD _s 2.70 V	-	-	TBD	
			CL=10 pF, VDD _s 1.8 V	-	-	TBD	
	tf (O) out	输出高电平到低电平下降时间	CL=50 pF, VDD=1.8 V至 3.6伏	-	-	TBD	ns
	tr (O) out	输出低电平到高电平上升时间		-	-	TBD	
01	fmax (O) 输出	最大频率 ^④	CL=50 pF, VDD _s 2.70 V	-	-	25	MHz
			CL=50 pF, VDD _s 1.8 V	-	-	12.5 ^⑤	
			CL=10 pF, VDD _s 2.70 V	-	-	50 ^⑤	
			CL=10 pF, VDD _s 1.8 V	-	-	TBD	
	tf (O) out	输出高电平到低电平下降时间	CL=50 pF, VDD<2.7 V	-	-	TBD	ns
			CL=10 pF, VDD>2.7 V	-	-	TBD	
	tr (O) out	输出低电平到高电平上升时间	CL=50 pF, VDD<2.7 V	-	-	TBD	
			CL=10 pF, VDD>2.7 V	-	-	TBD	
10	fmax (O) 输出	最大频率 ^④	CL=40 pF, VDD _s 2.70 V	-	-	50 ^⑤	MHz
			CL=40 pF, VDD _s 1.8 V	-	-	25	
			CL=10 pF, VDD _s 2.70 V	-	-	100 ^⑤	
			CL=10 pF, VDD _s 1.8 V	-	-	TBD	
	tf (O) out	输出高电平到低电平下降时间	CL=50pF, 2.4 <VDD <2.7伏	-	-	TBD	ns
			CL=10 pF, VDD>2.7 V	-	-	TBD	
	tr (O) out	输出低电平到高电平上升时间	CL=50pF, 2.4 <VDD <2.7伏	-	-	TBD	
			CL=10 pF, VDD>2.7 V	-	-	TBD	

表49。I/O AC特性 ⁽¹⁾ ⁽²⁾ ⁽³⁾ (续)

OSPEEDRy [1:0]位值 ⁽¹⁾	象征	参数	条件	最小	Typ	最大	单元
11	Fmax (O) out	最大频率 ⁽⁴⁾	CL=30 pF, VDD _≥ 2.70 V	-	-	100 ⁽⁵⁾	MHz
			CL=30 pF, VDD _≥ 1.8 V	-	-	50 ⁽⁵⁾	
			CL=10 pF, VDD _≥ 2.70 V	-	-	200 ⁽⁵⁾	
			CL=10 pF, VDD _≥ 1.8 V	-	-	TBD	
	tf (O) out	输出高电平到低电平下降时间	CL=20pF, 2.4 < VDD < 2.7 伏	-	-	TBD	ns
			CL=10 pF, VDD > 2.7 V	-	-	TBD	
	tr (O) out	输出低电平到高电平上升时间	CL=20pF, 2.4 < VDD < 2.7 伏	-	-	TBD	
			CL=10 pF, VDD > 2.7 V	-	-	TBD	
-	t _{EXTIpw}	EXTI控制器检测到的外部信号的脉冲宽度		10	-	-	ns

1. 基于特性数据, 未在生产中进行测试。
2. I/O速度使用OSPEEDRy[1:0]位进行配置。有关GPIOx_SPEEDR GPIO端口输出速度寄存器的说明, 请参阅STM32F20/21xxx参考手册。
3. TBD代表“待定义”。
4. 最大频率如图37所示。
5. 对于50MHz以上的最大频率, 应使用补偿单元。

图37。I/O AC特性定义



5.3.17 NRST引脚特性

NRST引脚输入驱动器使用CMOS技术。它连接到一个永久上拉电阻器R_{PU} (见表47)。


除非另有规定, 表50中给出的参数来源于在表14中总结的环境温度和VDD电源电压条件下进行的测试。

表50. NRST引脚特性

象征	参数	条件	最小	Typ	最大	单元
$V_{IL} (NRST)$ (1)	NRST输入低电平电压	TTL端口 2.7伏 $\square$ V_{DD} $\square$ 3.6伏	-	-	0.8	五、
$V_{IH} (NRST)$ (1)	NRST输入高电平电压		2.	-	-	
$V_{IL} (NRST)$ (1)	NRST输入低电平电压	CMOS端口 1.8伏 $\square$ V_{DD} $\square$ 3.6伏	-		$0.3V_{DD}$	
$V_{IH} (NRST)$ (1)	NRST输入高电平电压		0.7伏/天		-	
$V_{hys} (NRST)$	NRST施密特触发器电压滞后		-	200	-	mV
R_{PU}	弱上拉等效电阻器 (2)	$V_{IN} \square V_{SS}$	30	40	50	k $\square$
$V_F (NRST)$ (1)	NRST输入滤波脉冲		-	-	100	ns
$V_{NF} (NRST)$ (1)	NRST输入未滤波脉冲	$V_{DD} > 2.7$ 伏	300	-	-	ns
T_{NRST_OUT}	生成的复位脉冲持续时间	内部重置源	20	-	-	μ s

1. 由设计保证, 不在生产中测试。
2. 上拉设计为具有与可切换PMOS串联的真实电阻。PMOS对串联电阻的贡献必须最小 (约10%的量级)。

图38. 推荐的NRST引脚保护



1. 重置网络保护设备免受寄生重置的影响。
2. 用户必须确保NRST引脚上的电平可以低于中指定的 $V_{IL} (NRST)$ 最大电平表50。否则, 设备不会考虑重置。

5.3.18 TIM定时器特性

表51和表52中给出的参数由设计保证。

有关输入/输出替代功能特性 (输出比较、输入捕获、外部时钟、PWM输出) 的详细信息, 请参阅第5.3.16节: 输入/输出端口特性。



表51。连接到APB1结构域的TIMx的特性 ^{①)}

象征	参数	条件	最小	最大	单元
tres	计时器分辨率时间	AHB/APB1 不同于1的预分频器, fTIMxCLK=84 MHz	1.	-	tTIMxCLK
			11.9	-	ns
		AHB/APB1 预分频器=1, fTIMxCLK=42 MHz	1.	-	tTIMxCLK
			23.8	-	ns
fEXT	CH1至CH4上的定时器外部时钟频率	fTIMxCLK=84 MHz APB1=42 MHz	0	fTIMxCLK/2	MHz
			0	42	MHz
ResTIM	计时器分辨率		-	16/32	一点
t编码器	选择内部时钟时的16位计数器时钟周期		1.	65536	tTIMxCLK
			0.0119	780	µs
	选择内部时钟时的32位计数器时钟周期		1.	-	tTIMxCLK
			0.0119	51130563	µs
tMAX_COUNT	最大可能计数		-	65536×65536	tTIMxCLK
			-	51.1	s

1. TIMx是指TIM2、TIM3、TIM4、TIM5、TIM6、TIM7和TIM12定时器的通用术语。

表52. 连接到APB2结构域的TIMx的特性 ^{①)}

象征	参数	条件	最小	最大	单元
tres	计时器分辨率时间	AHB/APB2 不同于1的预分频器, fTIMxCLK=168 MHz	1.	-	tTIMxCLK
			5.95	-	ns
		AHB/APB2 预分频器=1, fTIMxCLK=84 MHz	1.	-	tTIMxCLK
			11.9	-	ns
fEXT	CH1至CH4上的定时 器外部时钟频率	fTIMxCLK=168 MHz APB2=84兆赫	0	fTIMxCLK/2	MHz
			0	84	MHz
ResTIM	计时器分辨率		-	16	一点
t编码器	选择内部时钟时的16位计 数器时钟周期		1.	65536	tTIMxCLK
tMAX_COUNT	最大可能计数		-	32768	tTIMxCLK

1.TIMx是指TIM1、TIM8、TIM9、TIM10和TIM11定时器的通用术语。

5.3.19 通信接口

I2C接口特性

STM32F405xx和STM32F407xx I2C接口符合标准I2C通信协议的要求，但有以下限制：映射到的I/O引脚SDA和SCL不是“真正的”漏极开路。当配置为漏极开路时，连接在I/O引脚和VDD之间的PMOS被禁用，但仍然存在。

I2C特性如表53所示。有关输入/输出备用功能特性（SDA和SCL）的更多详细信息，请参阅第5.3.16节：输入/输出端口特性。

表53. I2C特性

象征	参数	标准模式I2C ^{①)}		快速模式I2C ^{①) ②)}		单元
		最小	最大	最小	最大	
tw (SCLL)	SCL时钟低时间	4.7	-	1.3	-	μs
tw (SCLH)	SCL时钟高时间	4	-	0.6	-	
tsu (SDA)	SDA设置时间	250	-	100	-	ns
th (SDA)	SDA数据保持时间	0 ^{③)}	-	0	900 ^{④)}	
tr (SDA) tr (SCL)	SDA和SCL上升时间	-	1000	20+0.1Cb	300	
tf (SDA) tf (SCL)	SDA和SCL下降时间	-	300	-	300	




表53。I2C特性 (续)

象征	参数	标准模式I2C ⁽¹⁾		快速模式I2C ^{(1) (2)}		单元
		最小	最大	最小	最大	
th (STA)	启动条件保持时间	4	-	0.6	-	μs
tsu (STA)	重复启动条件设置时间	4.7	-	0.6	-	
tsu (STO)	停止条件设置时间	4	-	0.6	-	□s
tw (STO:STA)	停止-启动条件时间 (无总线)	4.7	-	1.3	-	□s
C _b	每条母线的电容性负载	-	400	-	400	pF

1. 由设计保证, 不在生产中测试。
2. f_{CLK1}必须至少为2MHz才能实现标准模式I2C频率。它必须至少为4MHz才能实现快速模式I2C频率, 并且必须是10MHz的倍数才能达到400kHz的最大I2C快速模式时钟。
3. 该设备必须在内部为SDA信号提供至少300ns的保持时间, 以便桥接SCL下降沿的未定义区域。
4. 只有当接口不拉伸SCL信号的低周期时, 才需要满足最大数据保持时间。

图39。I2C总线交流波形及测量电路



1. R_s= series protection resistor.
2. R_p=外部上拉电阻器。
3. VDD_I2C是I2C总线电源。

表54。SCL频率 (fPCLK1=42 MHz, VDD=3.3 V) (1) (2)

fSCL (kHz)	I2C_CCR值
	RP=4.7 k Ω
400	0x8019
300	0x8021
200	0x8032
100	0x0096
50	0x012C
20	0x02EE

1. R_P = External pull-up resistance, f_{SCL} = I²C speed.
2. 对于200kHz左右的速度, 实现速度的公差为 $\pm 5\%$ 。对于其他速度范围, 实现速度的公差 $\pm 2\%$ 。这些变化取决于用于设计应用程序的外部组件的准确性。

SPI接口特性

除非另有规定, 表55中给出的SPI参数来源于在表14中总结的环境温度、fPCLKx频率和VDD电源电压条件下进行的测试, 配置如下:

- ① 输出速度设置为OSPEEDRy[1:0]=10
- ② 电容性负载C=30 pF
- ③ 测量点在CMOS水平下完成: 0.5 VDD

有关输入/输出备用功能特性 (NSS、SCK、MOSI、MISO) 的更多详细信息, 请参阅第5.3.16节: 输入/输出端口特性。

表55。SPI动态特性 (1)

象征	参数	条件	最小	Typ	最大	单元
f _{SCK}	SPI时钟频率	主模式SPI1, 2.7V<V _{DD} <3.6V	-	-	42	MHz
		从模式SPI1, 2.7V<V _{DD} <3.6V			42	
1/t _{c(SCK)}		主模式SPI1/2/3, 1.7V<V _{DD} <3.6V	-	-	21	
		从模式SPI1/2/3, 1.7V<V _{DD} <3.6V			21	
负载 (SCK)	SPI时钟频率的占空比	从属模式	30	50	70	%



表55. SPI动态特性 ^{①)} (续)

象征	参数	条件	最小	Typ	最大	单元
tw (SCKH)	SCK高和低时间	主模式, SPI presc=2, 2.7V<VDD<3.6V	T _{PCLK} -0.5	T _{PCLK}	T _{PCLK} +0.5	ns
tw (SCKL)		主模式, SPI presc=2, 1.7V<VDD<3.6V	T _{PCLK} -2	T _{PCLK}	T _{PCLK} +2	
tsu (NSS)	NSS设置时间	从模式, SPI预分频=2	4 x T _{PCLK}	-	-	
th (NSS)	NSS保持时间	从模式, SPI预分频=2	2 x T _{PCLK}	-	-	
tsu (Ml)	数据输入设置时间	主模式	6.5	-	-	
tsu (Sl)		从属模式	2.5	-	-	
th (Ml)	数据输入保持时间	主模式	2.5	-	-	
th (Sl)		从属模式	4.	-	-	
ta (SO) ^{②)}	数据输出访问时间	从模式, SPI预分频=2	0	-	4 x T _{PCLK}	
tdis (SO) ^{③)}	数据输出禁用时间	从模式SPI1, 2.7V<VDD<3.6V	0	-	7.5	
		从模式, SPI1/2/3 1.7V<VDD<3.6V	0	-	16.5	
电视 (SO) th (SO)	数据输出有效/保持时间	从模式 (启用边缘后), SPI1, 2.7V<VDD<3.6V	-	11	13	
		从模式 (启用边缘后), SPI2/3, 2.7V<VDD<3.6V	-	12	16.5	
		从模式 (启用边缘后), SPI1, 1.7V<VDD<3.6V	-	15.5	19	
		从模式 (启用边缘后), SPI2/3, 1.7V<VDD<3.6V	-	18	20.5	
电视 (MO)	数据输出有效时间	主模式 (启用边缘后), SPI1, 2.7V<VDD<3.6V	-	-	2.5	
		主模式 (启用边缘后), SPI1/2/3, 1.7V<VDD<3.6V	-	-	4.5	
th (MO)	数据输出保持时间	主模式 (启用边缘后)	0	-	-	

1. 基于表征结果的数据, 未在生产中进行测试。

2. 最小时间是驱动输出的最小时间, 最大时间是验证数据的最大时间。

3. 最小时间用于使输出无效的最小时间, 最大时间用于将数据放入Hi-Z中的最大时间。

图40。SPI时序图-从模式和CPHA=0




图41。SPI时序图-从模式和CPHA=1





图42。SPI时序图-主模式



I2S接口特性

除非另有规定，表56中给出的I2S接口参数来源于在表14中总结的环境温度、fPCLKx频率和VDD电源电压条件下进行的测试，配置如下：

- ① 输出速度设置为OSPEEDRy[1:0]=10
- ② 电容性负载C=30 pF
- ③ 测量点在CMOS水平下完成：0.5 VDD

有关输入/输出备用功能特性（CK、SD、WS）的更多详细信息，请参阅第5.3.16节：I/O端口特性。

表56。I2S动态特性 ①


象征	参数	条件	最小	最大	单元
f _{MCK}	I2S主时钟输出	-	256 x 8K	256 x F _S ②	MHz
f _{CK}	I2S时钟频率	主数据：32位	-	64 x F _S	MHz
		从数据：32位	-	64 x F _S	
D _{CK}	I2S时钟频率占空比	从接收器	30	70	%
电视 (WS)	WS有效时间	主模式	0	6.	ns
th (WS)	WS保持时间	主模式	0	-	
tsu (WS)	WS设置时间	从属模式	1.	-	
th (WS)	WS保持时间	从属模式	0	-	
tsu (SD_MR)	数据输入设置时间	主接收器	7.5	-	
tsu (SD_SR)		从接收器	2.	-	
th (SD_MR)	数据输入保持时间	主接收器	0	-	
th (SD_SR)		从接收器	0	-	
第 (SD_ST) 个电视	数据输出有效时间	从发射机 (启用边缘后)	-	27	
电视 (SD_MT)		主发射机 (启用边缘后)	-	20	
th (SD_MT)	数据输出保持时间	主发射机 (启用边缘后)	2.5	-	

- 基于表征结果的数据，未在生产中进行测试。
- 256 x F_S的最大值为42 MHz（APB1最大频率）。

注：有关采样频率（F_S）的更多详细信息，请参阅RM0090参考手册的I2S部分。f_{MCK}、f_{CK}和D_{CK}值仅反映数字外围设备的行为。这些参数的值可能会受到源时钟精度的轻微影响。D_{CK}主要取决于ODD位的值。数字贡献导致I2SDIV/ (2xI2SDIV+ODD) 的最小值和(I2SDIV+ODD) / (2x I2SDIV+ADD) 的最大值。每个模式/条件都支持F_S最大值。




图43. I2S从时序图 (飞利浦协议)



1. 先前发送的字节的LSB发送/接收。在第一个字节之前不发送LSB发送/接收。

图44. I2S主时序图 (飞利浦协议) ①



1. 基于特性, 未在生产中进行测试。
2. 先前发送的字节的LSB发送/接收。在第一个字节之前不发送LSB发送/接收。

USB OTG FS特性

此接口存在于USB OTG HS和USB OTG FS控制器中。

表57。USB OTG FS启动时间

象征	参数	最大	单元
$t_{启动}^{(1)}$	USB OTG FS收发器启动时间	1.	μs

1. 由设计保证, 不在生产中测试。

表58。USB OTG FS直流电特性

象征	参数	条件	最小值 (1)	Typ.	最大值 (1)	单元
输入 级别	V_{DD}	USB OTG FS工作电压	3.0 (2)	-	3.6	五、
	$V_{DI}^{(3)}$	差分输入灵敏度	I (USB_FS_DP/DM, USB_HS_DP/DM)	0.2	-	-
	$V_{CMI}^{(3)}$	差分共模范围	包括VDI范围	0.8	-	2.5
	$V_{SE}^{(3)}$	单端接收器阈值		1.3	-	2
输出电 平	V_{OL}	静态输出电平低	1.5 k的 R_L 至3.6 V (4)	-	-	0.3
	V_{OH}	静态输出电平高	15 k的 R_L 至 $V_{SS}^{(4)}$	2.8	-	3.6
R_{PD}	PA11、PA12、PB14、PB15 (USB_FS_DP/DM、 USB_HS_DP/DM)	$V_{IN}=V_{DD}$	17	21	24	k $\square$
	PA9、PB13 (OTG_FS_VBUS、 OTG_HS_VBUS)		0.65	1.1	2	
R_{PU}	PA12、PB15 (USB_FS_DP、 USB_HS_DP)	$V_{IN}=V_{SS}$	1.5	1.8	2.1	
	PA9、PB13 (OTG_FS_VBUS、 OTG_HS_VBUS)	$V_{IN}=V_{SS}$	0.25	0.37	0.55	

1. 所有电压都是从本地接地电位测量的。
2. STM32F405xx和STM32F407xx USB OTG FS功能可确保降至2.7 V, 但不能确保在2.7至3.0 V V_{DD} 电压范围内降级的完整USB OTG FS-电气特性。
3. 由设计保证, 不在生产中测试。
4. R_L 是USB OTG FS驱动程序上连接的负载

图45。USB OTG FS时序：数据信号上升和下降时间的定义




表59. USB OTG FS电气特性 ⁽¹⁾

驾驶员特征					
象征	参数	条件	最小	最大	单元
t_r	上升时间 ⁽²⁾	CL=50 pF	4.	20	ns
t_f	秋季时间 ⁽²⁾	CL=50 pF	4.	20	ns
t_{rim}	上升/下降时间匹配	t_r/t_f	90	110	%
vcr	输出信号交叉电压		1.3	2	五、

1. 由设计保证, 不在生产中测试。
2. 测量范围为数据信号的10%至90%。有关更多详细信息, 请参阅USB规范-第7章 (2.0版)。

USB HS特性

除非另有规定, 表62中给出的ULPI参数来源于在环境温度、表61中总结的 f_{HCLK} 频率和表60中总结的 V_{DD} 电源电压条件下进行的测试, 配置如下:

- ① 输出速度设置为OSPEEDRy[1:0]=10
- ② 电容性负载C=30 pF
- ③ 测量点在CMOS水平下完成: 0.5VDD。

有关输入/输出特性的更多详细信息, 请参阅第5.3.16节: 输入/输出端口特性。

表60. USB HS DC电气特性

象征		参数	最小值 (1)	最大值 (1)	单元
输入电平	V _{DD}	USB OTG HS工作电压	2.7	3.6	五、

- 1.所有电压都是从本地接地电位测量的。

表61. USB HS时钟定时参数 ⁽¹⁾

参数		象征	最小	名义上的	最大	单元
fHCLK值, 以保证USB HS接口的正确操作			30			MHz
频率 (第一次转换)	8位±10%	F _{START_8BIT}	54	60	66	MHz
频率 (稳态) ±500 ppm		F _{STEADY}	59.97	60	60.03	MHz
占空比 (第一次转换)	8位±10%	D _{START_8BIT}	40	50	60	%
占空比 (稳态) ±500 ppm		d _{稳定}	49.975	50	50.025	%
第一次转换后达到稳态频率和占空比的时间		T _{STEADY}	-	-	1.4	太太
SuspendM取消断言后的时钟启动时间	外围设备	T _{START_DEV}	-	-	5.6	太太
	主办	ts _{开始主机}	-	-	-	
输入时钟第一次转换后的PHY准备时间		T _{PREP}	-	-	-	μs


1. 由设计保证, 不在生产中测试。

表62. ULPI计时

参数	象征	值 ⁽¹⁾		单元
		最小。	最大。	
控制输入 (ULPI_DIR) 设置时间	t _{SC}	-	2	ns
控制在 (ULPI_NXT) 设置时间		-	1.5	
控制输入 (ULPI_DIR、ULPI_NXT) 保持时间	t _{HC}	0	-	
设置时间中的数据	t _{SD}	-	2	
数据保持时间	t _{HD}	0	-	
控制输出 (ULPI_STP) 设置时间和保持时间	t _{DC}	-	9.2	
时钟上升沿可用数据输出	t _{DD}	-	10.7	

1. VDD=2.7 V至3.6 V, TA=-40至85°C。

图46. ULPI时序图



以太网特性

除非另有规定, 表64、表65和表66中给出的SMI、RMII和MII的参数来源于在环境温度、表14中总结的 f_{HCLK} 频率和表63中总结的VDD电源电压条件下进行的测试, 配置如下:

- ① 输出速度设置为OSPEEDRy[1:0]=10
- ① 电容性负载C=30 pF
- ① 测量点在CMOS水平下完成: 0.5VDD。

有关输入/输出特性的更多详细信息, 请参阅第5.3.16节: 输入/输出端口特性。



表63。以太网直流电特性

象征		参数	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单元
输入电平	V _{DD}	以太网工作电压	2.7	3.6	五、

1.所有电压都是从本地接地电位测量的。

表64给出了SMI（站点管理接口）的以太网MAC信号列表，图47显示了相应的时序图。

图47。以太网SMI时序图




表64。动态特性: SMI的Ethernet MAC信号 ⁽¹⁾

象征	参数	最小	Typ	最大	单元
t _{MDC}	MDC循环时间 (2.38 MHz)	411	420	425	ns
Td (MDIO)	写入数据有效时间	6.	10	13	
tsu (MDIO)	读取数据设置时间	12	-	-	
th (MDIO)	读取数据保持时间	0	-	-	

1.基于表征结果的数据，未在生产中进行测试。

表65给出了RMII的以太网MAC信号列表，图48显示了相应的时序图。

图48。以太网RMII时序图




表65. 动态特性: RMII的以太网MAC信号

象征	评级	最小	Typ	最大	单元
tsu (RXD)	接收数据设置时间	2.	-	-	ns
tih (RXD)	接收数据保持时间	1.	-	-	ns
tsu (CRS)	载波感应设置时间	0.5	-	-	ns
tih (CRS)	载波感应保持时间	2.	-	-	ns
td (TXEN)	传输启用有效延迟时间	8.	9.5	11	ns
td (TXD)	传输数据有效延迟时间	8.5	10	11.5	ns

表66给出了MII的以太网MAC信号列表, 图48显示了相应的时序图。

图49. 以太网MII时序图




表66. 动态特性: 用于MII的以太网MAC信号 ⁽¹⁾

象征	参数	最小	Typ	最大	单元
tsu (RXD)	接收数据设置时间	9		-	ns
tih (RXD)	接收数据保持时间	10		-	
tsu (DV)	数据有效设置时间	9		-	
tih (DV)	数据有效保持时间	8.		-	
tsu (ER)	错误设置时间	6.		-	
tih (ER)	错误保持时间	8.		-	
td (TXEN)	传输启用有效延迟时间	0	10	14	
td (TXD)	传输数据有效延迟时间	0	10	15	

1.基于表征结果的数据, 未在生产中进行测试。



CAN (控制器局域网) 接口

有关输入/输出备用功能特性 (CANTX和CANRX) 的更多详细信息, 请参阅第5.3.16节: 输入/输出端口特性。

5.3. 2012-bit ADC特性

除非另有规定, 表67中给出的参数来源于在表14中总结的环境温度、fPCLK2频率和VDDA电源电压条件下进行的测试。

表67。ADC特性

象征	参数	条件	最小	Typ	最大	单元
V_{DDA}	电源		1.8 ⁽¹⁾	-	3.6	五、
V_{REF+}	正参考电压		1.8 ⁽¹⁾ ⁽²⁾ ⁽³⁾	-	V_{DDA}	五、
f_{ADC}	ADC时钟频率	$V_{DDA}=1.8$ ⁽¹⁾ ⁽³⁾ 至 2.4伏	0.6	15	18	MHz
		$V_{DDA}=2.4$ 至3.6 V ⁽³⁾	0.6	30	36	MHz
$f_{TR}^{(4)}$	外部触发频率	$f_{ADC}=30$ MHz, 12位分辨率	-	-	1764	kHz
			-	-	17	1/f _{ADC}
虚荣的	转换电压范围 ⁽⁵⁾		0 (V_{SSA} 或 V_{REF-} 系在地上)	-	V_{REF+}	五、
下雨 ⁽⁴⁾	外部输入阻抗	详见 方程式1	-	-	50	□□
$R_{ADC}^{(4)}$ ⁽⁶⁾	采样开关电阻		-	-	6.	□□
$C_{ADC}^{(4)}$	内部采样保持电容器		-	4.	-	pF
$t_{la}^{(4)}$	注入触发转换延迟	$f_{ADC}=30$ MHz	-	-	0.100	μs
			-	-	3 ⁽⁷⁾	1/f _{ADC}
$t_{la}^{(4)}$	常规触发器转换延迟	$f_{ADC}=30$ MHz	-	-	0.067	μs
			-	-	2 ⁽⁷⁾	1/f _{ADC}
$t_s^{(4)}$	采样时间	$f_{ADC}=30$ MHz	0.100	-	16	μs
			3.	-	480	1/f _{ADC}
$t_{STAB}^{(4)}$	通电时间		-	2.	3.	μs



表67。 ADC特性 (续)

象征	参数	条件	最小	Typ	最大	单元
tCON ⁽⁴⁾	总转换时间 (包括采样时间)	fADC=30 MHz 12位分辨率	0.50	-	16.40	μs
		fADC=30 MHz 10位分辨率	0.43	-	16.34	μs
		fADC=30 MHz 8位分辨率	0.37	-	16.27	μs
		fADC=30 MHz 6位分辨率	0.30	-	16.20	μs
		9到492 (采样的tS,逐次逼近的n位分辨率)				1/fADC
fS ⁽⁴⁾	采样率 (fADC=30 MHz, tS=3 个ADC周期)	12位分辨率单 ADC	-	-	2.	Msp/s
		12位分辨率交错双 ADC模式	-	-	3.75	Msp/s
		12位分辨率交错三路 ADC模式	-	-	6.	Msp/s
IVREF ⁽⁴⁾ ₊	转换模式下的ADC VREF直流电 流消耗		-	300	500	μA
IVDD ⁽⁴⁾ _A	转换模式下的ADC VDDA直流电 流消耗		-	1.6	1.8	毫安

1. 当设备在降低的温度范围内运行, 并使用外部电源监控器时, 可获得1.7V的VDD/VDDA最小值 (请参阅“内部重置关闭”一节)。
2. 建议将VREF+和VDDA之间的电压差保持在1.8V以下。
3. VDDA-VREF+<1.2伏。
4. 基于特性, 未在生产中进行测试。
5. VREF+内部连接到VDDA, VREF-内部连接到VSSA。
6. VDD=1.8V时给出RADC最大值, VDD=3.3V时给出最小值。
7. 对于外部触发器, 必须将1/fCLK2的延迟添加到表67中指定的延迟中。

公式1:RAIN最大值公式

$$R_{AIN} = \frac{k - 0.5}{f_{ADC} \cdot C_{ADC} \cdot 2^N + 2} - R_{ADC}$$

上面的公式 (等式1) 用于确定对于低于LSB的1/4的误差所允许的最大外部阻抗。N=12 (来自12位分辨率) 并且k是在ADC_SMPR1寄存器中定义的采样周期的数目。



表68。f_{ADC}=30 MHz时的ADC精度⁽¹⁾


象征	参数	试验条件	Typ	最大值 ⁽²⁾	单元
ET	未调整的总误差	fPCLK2=60MHz , fADC=30 MHz , R _{AIN} <10 k□ , VDDA=1.8 ⁽³⁾ 至3.6 V	±2	±5	LSB
EO	偏移误差		±1.5	±2.5	
例如	增益误差		±1.5	±3	
ED	微分线性误差		±1	±2	
EL	积分线性误差		±1.5	±3	

- 在受限的VDD、频率和温度范围内可以实现更好的性能。
- 基于特性，未在生产中进行测试。
- 当设备在降低的温度范围内运行，并使用外部电源监控器时，可获得1.7V的VDD/VDDA最小值（请参阅“[内部重置电路](#)”一节）。

注：ADC精度与负注入电流：应避免在任何模拟输入引脚上注入负电流，因为这会显著降低在另一个模拟输入上执行的转换精度。建议在可能注入负电流的模拟引脚上添加肖特基二极管（引脚对地）。

I_{INJ} (PIN) 规定限值内的任何正注入电流，以及 I_{INJ} (PIN) 输入 [第5.3.16节](#) 不影响ADC精度。


图50。ADC精度特性



- 另见 [表68](#)。
- 实际传递曲线的示例。
- 理想的传输曲线。
- 终点相关线。
- ET=总未调整误差：实际和理想传递曲线之间的最大偏差。EO=偏移误差：第一个实际过渡和第一个理想过渡之间的偏差。

EG=增益误差 :最后一个理想过渡和最后一个实际过渡之间的偏差。
ED=微分线性误差 :实际步长和理想步长之间的最大偏差。
EL=积分线性误差 :任何实际过渡与终点相关线之间的最大偏差。

图51. 使用ADC的典型连接图



1. RAIN、RADC和CADC的值参见表67。
2. Cparasitic表示PCB的电容(取决于焊接和PCB布局质量)加上焊盘电容(大约5pF)。较高的Cparasitic值会降低转换精度。为此,应减少RADC。

通用PCB设计指南

电源去耦应如图52或图53所示执行，具体取决于VREF+是否连接到VDDA。10 nF电容器应为陶瓷（质量良好）。它们应该放置在尽可能靠近芯片的位置。

图52。电源和参考去耦（VREF+未连接到VDDA）

<p mtid='1104'/><p mtid='1105'/><p mtid='1106'/>

1. VREF+和VREF-输入均可在UFBGA176上使用。VREF+也可用于LQFP100、LQFP144和LQFP176。当VREF+和VREF-不可用时，它们在内部连接到VDDA和VSSA。

图53。电源和参考去耦（VREF+连接到VDDA）

<p mtid='1301'/><p mtid='1302'/><p mtid='1303'/>

1. VREF+和VREF-输入均在UFBGA176上可用。VREF+也可用于LQFP100、LQFP144和LQFP176。当VREF+和VREF-不可用时，它们在内部连接到VDDA和VSSA。

5.3.21 温度传感器特性

表69。温度传感器特性

象征	参数	最小	Typ	最大	单元
$I_L^{(1)}$	VSENSE与温度的线性关系	-	□1.	□2.	°C
平均斜率 ⁽¹⁾	平均坡度	-	2.5		mV/°C
$V_{25}^{(1)}$	25°C时的电压	-	0.76		五、
$t_{启动}^{(2)}$	启动时间	-	6.	10	μs
TS_temp ⁽³⁾⁽²⁾	读取温度时的ADC采样时间 (精度为1°C)	10	-	-	μs

1. 基于特性,未在生产中进行测试。
2. 由设计保证,不在生产中测试。
3. 可以通过多次迭代在应用程序中确定最短的采样时间。

表70。温度传感器校准值

象征	参数	内存地址
TS_CAL1	TS ADC原始数据采集温度为30°C, VDDA=3.3 V	0x1FFF 7A2C-0x1FFF 7A 2D
TS_CAL2	在110°C、VDDA=3.3 V的温度下采集的TS ADC原始数据	0x1FFF 7A2E-0x1FFF 7A 2F

5.3.22 VBAT监控特性

表71。VBAT监控特性

象征	参数	最小	Typ	最大	单元
R	VBAT的电阻桥	-	50	-	K□
Q	VBAT测量比率	-	2.	-	
呃 ⁽¹⁾	Q错误	-1	-	+1	%
TS_vbat ⁽²⁾ (2)	读取VBAT 1 mV精度时的ADC采样时间	5.	-	-	μs

1. 由设计保证,不在生产中测试。
2. 可以通过多次迭代在应用程序中确定最短的采样时间。



5.3.23 嵌入式参考电压

表72中给出的参数来源于在表14中总结的环境温度和V_{DD}电源电压条件下进行的测试。

表72。嵌入式内部参考电压

象征	参数	条件	最小	Typ	最大	单元
V _{REFINT}	内部参考电压	-40°C<TA<+105°C	1.18	1.21	1.24	五、
TS _{vrefnt} ⁽¹⁾	读取内部参考电压时的ADC采样时间		10	-	-	μs
v _{retrint} ⁽²⁾ _s	温度范围内的内部参考电压	VDD=3伏	-	3.	5.	mV
TC _{coeff} ⁽²⁾	温度系数		-	30	50	ppm/°C
t _{启动} ⁽²⁾	启动时间		-	6.	10	μs

1. 可以通过多次迭代在应用程序中确定最短的采样时间。
2. 由设计保证,不在生产中测试。

表73。内部参考电压校准值

象征	参数	内存地址
V _{REFIN_CAL}	在30°C的温度下采集的原始数据, V _{DDA} =3.3 V	0x1FFF 7A2A-0x1FFF 7A 2B

5.3.24 DAC电气特性

表74。DAC特性

象征	参数	最小	Typ	最大	单元	评论
V _{DDA}	模拟电源电压	1.8 ⁽¹⁾	-	3.6	五、	
V _{REF+}	参考电源电压	1.8 ⁽¹⁾	-	3.6	五、	V _{REF+} ≤ V _{DDA}
V _{SSA}	地	0	-	0	五、	
R _{LOAD} ⁽²⁾	缓冲器打开时的电阻负载	5.	-	-	kΩ	
R _{OUT} ⁽²⁾	缓冲器关闭时的阻抗输出	-	-	15	kΩ	当缓冲器关闭时 DAC_OUT和VSS之间具有1%精度的 最小电阻负载为1.5 MΩ
C _{LOAD} ⁽²⁾	电容性负载	-	-	50	pF	DAC_OUT引脚处的最大电容负载 (当缓冲器打开时)。
DAC_OUT 最小值 ⁽²⁾	缓冲器打开时降低 DAC_OUT电压	0.2	-	-	五、	它给出DAC的最大输出偏移。 它对应于12位输入代码
DAC_OUT 最大值 ⁽²⁾	缓冲器打开时DAC_OUT电压 更高	-	-	V _{DDA} -0.2	五、	V _{REF+} 处的 (0x0E0)到 (0xF1C) = 3.6 V和 (0x1C7)到 (0xE38) V _{REF+} =1.8伏

表74。DAC特性 (续)


象征	参数	最小	Typ	最大	单元	评论
DAC_OUT 最小值 ⁽²⁾	缓冲器关闭时降低 DAC_OUT电压	-	0.5	-	mV	它给出DAC的最大输出偏移。
DAC_OUT 最大值 ⁽²⁾	缓冲器关闭时DAC_OUT电压 更高	-	-	$V_{REF+} - 1\text{LSB}$	五、	
I_{VREF+} ⁽⁴⁾	DAC DC V_{REF} 静态模式下的 电流消耗 (待机模式)	-	170	240	μA	无负载时, $V_{REF+}=3.6\text{ V}$ 时输入直 流消耗的最差代码 (0x800)
		-	50	75		无负载时, $V_{REF+}=3.6\text{ V}$ 时输入直 流消耗的最差代码 (0xF1C)
I_{DDA} ⁽⁴⁾	静态模式下的DAC DC V_{DDA} 电流消耗 ⁽³⁾	-	280	380	μA	无负载时, 输入上的中间代码 (0x800)
		-	475	625	μA	无负载时, $V_{REF+}=3.6\text{ V}$ 时输入直 流消耗的最差代码 (0xF1C)
DNL ⁽⁴⁾	差分非线性两个连续代 码之间的差-1LSB)	-	-	± 0.5	LSB	给定用于10位配置中的DAC。
		-	-	± 2	LSB	给定用于12位配置中的DAC。
INL ⁽⁴⁾	积分非线性 (在代码0和上一 个代码1023之间绘制的线上, 代码i处的测量值与代码i处值 之间的差值)	-	-	± 1	LSB	给定用于10位配置中的DAC。
		-	-	± 4	LSB	给定用于12位配置中的DAC。
偏移 ⁽⁴⁾	偏移误差 (在代码0和上一 个代码1023之间绘制的线上, 代码i处的测量值与理想值 $= V_{REF+}/2$)	-	-	± 10	mV	给定用于12位配置中的DAC
		-	-	± 3	LSB	在 $V_{REF+}=3.6\text{ V}$ 时, 10位DAC给定
		-	-	± 12	LSB	在 $V_{REF+}=3.6\text{ V}$ 时为12位DAC提供
增益误差 ⁽⁴⁾	增益误差	-	-	± 0.5	%	给定用于12位配置中的DAC
$t_{\text{设置}}$ ⁽⁴⁾	设置时间 (满刻度: 当 DAC_OUT达到最终值 $\pm$ 4LSB时, 最低和最高输入代 码之间的10位输入代码转换	-	3.	6.	μs	$C_{\text{LOAD}} \square 50\text{pF}$, $R_{\text{LOAD}} \square 5\text{ k}\square$
THD ⁽⁴⁾	总谐波失真缓冲器开启	-	-	-	dB	$C_{\text{LOAD}} \square 50\text{pF}$, $R_{\text{LOAD}} \square 5\text{ k}\square$

表74。DAC特性 (续)

象征	参数	最小	Typ	最大	单元	评论
更新率 ⁽²⁾	当输入代码变化较小时 (从代码i到i+1LSB), 正确DAC_OUT的最大频率发生变化	-	-	1.	MS/s	CLOAD□50pF, RLOAD□5 k□
tWAKEU ⁽⁴⁾	从关闭状态唤醒时间 (设置DAC控制寄存器中的ENx位)	-	6.5	10	μs	CLOAD□50 pF, RLOAD□5 k□ 在可能的最低值和最高值之间输入代码。
PSRR+ ⁽²⁾	电源抑制比 (对VDDA) (静态直流测量)	-	-67	-40	dB	无RLOAD, CLOAD=50 pF

1. 当设备在降低的温度范围内运行, 并使用外部电源监控器时, 可获得1.7V的VDD/VDDA最小值 (请参阅“内部重置关闭”一节)。
2. 由设计保证, 不在生产中测试。
3. 静态模式对应于DAC保持稳定输出电平以确保不发生动态消耗的状态。
4. 通过特性保证, 不在生产中测试。

图54。12位缓冲/非缓冲DAC



1. DAC集成了一个输出缓冲器, 该缓冲器可用于降低输出阻抗并直接驱动外部负载, 而无需使用外部运算放大器。可以通过配置DAC_CR寄存器中的BOFFx位来绕过缓冲器。

5.3.25 FSMC特性

除非另有规定, 否则表75至表86中给出的FSMC接口参数来源于在表14中总结的环境温度、f_{HCLK}频率和VDD电源电压条件下进行的测试, 配置如下:

- ① 输出速度设置为OSPEEDRy[1:0]=10
- ② 电容性负载C=30 pF
- ③ 测量点在CMOS水平下完成: 0.5VDD

有关输入/输出特性的更多详细信息, 请参阅第5.3.16节: 输入/输出端口特性。


异步波形和时序

图55至图58表示异步波形，表75至表78提供了相应的时序。这些表中显示的结果是使用以下FSMC配置获得的：

- ⌚ AddressSetupTime=1
- ⌚ AddressHoldTime=0x1
- ⌚ 数据设置时间=0x1
- ⌚ BusTurnAround持续时间=0x0

在所有时序表中，THCLK是HCLK时钟周期。

图55. 异步非多路复用SRAM/PSRAM/NOR读取波形



1.仅限模式2/B、C和D。在模式1中，不使用FSMC_NADV。

表75. 异步非多路复用SRAM/PSRAM/NOR读取时序⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
tw (NE)	FSMC_NE低时间	第2页-0.5	第2天+1	ns
电视 (NOE_NE)	FSMC_NEx低至FSMC_NOE低	0.5	3.	ns
tw (NOE)	FSMC_NOE低时间	第2页-2	第2页+2	ns
th (NE_NOE)	FSMC_NOE高到FSMC_NE高保持时间	0	-	ns
电视 (A_NE)	FSMC_NEx低到FSMC_A有效	-	4.5	ns
th (A_NOE)	FSMC_NOE高电平后的地址保持时间	4.	-	ns




表75. 异步非多路复用SRAM/PSRAM/NOR读取时序⁽¹⁾⁽²⁾

电视 (BL_NE)	FSMC_NEx低至FSMC_BL有效	-	1.5	ns
th (BL_NOE)	FSMC_NOE高电平后的FSMC_BL保持时间	0	-	ns
tsu (数据_NE)	数据到FSMC_NEx高设置时间	$T_{HCLK}+4$	-	ns
tsu (Data_NOE)	数据到FSMC_NOEx的高设置时间	$T_{HCLK}+4$	-	ns
th (Data_NOE)	FSMC_NOE高电平后的数据保持时间	0	-	ns
th (Data_NE)	FSMC_NEx高电平后的数据保持时间	0	-	ns
电视 (NADV_NE)	FSMC_NEx低至FSMC_NADV低	-	2.	ns
tw (NADV)	FSMC_NADV低时间	-	T_{HCLK}	ns

1. CL=30 pF。
2. 基于特性,未在生产中进行测试。

图56. 异步非多路复用SRAM/PSRAM/NOR写入波形



1. 仅限模式2/B、C和D。在模式1中,不使用FSMC_NADV。

表76. 异步非多路复用SRAM/PSRAM/NOR写入时序⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
tw (NE)	FSMC_NE低时间	$3T_{HCLK}$	$3T_{HCLK}+4$	ns
电视 (NWE_NE)	FSMC_NEx低至FSMC_NWE低	$T_{HCLK}-0.5$	$T_{HCLK}+0.5$	ns
tw (NWE)	FSMC_NWE低时间	$T_{HCLK}-1$	$T_{HCLK}+2$	ns
th (NE_NWE)	FSMC_NWE高到FSMC_NE高保持时间	$T_{HCLK}-1$	-	ns
电视 (A_NE)	FSMC_NEx低到FSMC_A有效	-	0	ns



表76。异步非多路复用SRAM/PSRAM/NOR写入时序⁽¹⁾⁽²⁾

th (A_NWE)	FSMC_NWE高电平后的地址保持时间	THCLK-2	-	ns
电视 (BL_NE)	FSMC_NEx低至FSMC_BL有效	-	1.5	ns
th (BL_NWE)	FSMC_NWE高电平后的FSMC_BL保持时间	THCLK-1	-	ns
电视 (数据_NE)	数据到FSMC_NEx低至数据有效	-	$T_{HCLK}+3$	ns
th (数据_NWE)	FSMC_NWE高电平后的数据保持时间	$T_{HCLK}-1$	-	ns
电视 (NADV_NE)	FSMC_NEx低至FSMC_NADV低	-	2.	ns
tw (NADV)	FSMC_NADV低时间	-	$T_{HCLK}+0.5$	ns

1. CL=30 pF。
2. 基于特性 ,未在生产中进行测试。

图57。异步多路复用PSRAM/NOR读取波形




表77。异步多路复用PSRAM/NOR读取时序⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
tw (NE)	FSMC_NE低时间	$3T_{HCLK}-1$	$3T_{HCLK}+1$	ns
电视 (NOE_NE)	FSMC_NEx低至FSMC_NOE低	第2页-0.5	第2层+0.5	ns
tw (NOE)	FSMC_NOE低时间	$T_{HCLK}-1$	$T_{HCLK}+1$	ns
th (NE_NOE)	FSMC_NOE高到FSMC_NE高保持时间	0	-	ns



电视 (A_NE)	FSMC_NEx低到FSMC_A有效	-	3.	ns
------------	--------------------	---	----	----

表77. 异步多路复用PSRAM/NOR读取时序⁽¹⁾ (2) (续)

电视 (NADV_NE)	FSMC_NEx低至FSMC_NADV低	1.	2.	ns
tw (NADV)	FSMC_NADV低时间	$T_{HCLK}-2$	$T_{HCLK}+1$	ns
th (AD_NAME DV)	FSMC_NADV高电平后的FSMC_AD (地址)有效保持时间)	T_{HCLK}	-	ns
th (A_NOE)	FSMC_NOE高电平后的地址保持时间	$T_{HCLK}-1$	-	ns
th (BL_NOE)	FSMC_NOE高电平后的FSMC_BL时间	0	-	ns
电视 (BL_NE)	FSMC_NEx低至FSMC_BL有效	-	2.	ns
tsu (数据_NE)	数据到FSMC_NEx高设置时间	$T_{HCLK}+4$	-	ns
tsu (Data_NOE)	数据到FSMC_NOE的高设置时间	$T_{HCLK}+4$	-	ns
th (Data_NE)	FSMC_NEx高电平后的数据保持时间	0	-	ns
th (Data_NOE)	FSMC_NOE高电平后的数据保持时间	0	-	ns

1. CL=30 pF。
2. 基于特性,未在生产中进行测试。

图58. 异步多路复用PSRAM/NOR写入波形




表78. 异步多路复用PSRAM/NOR写入时序⁽¹⁾ (2)

象征	参数	最小	最大	单元
tw (NE)	FSMC_NE低时间	$4T_{HCLK}-0.5$	$4T_{HCLK}+3$	ns

电视 (NWE_NE)	FSMC_NEx低至FSMC_NWE低	T _{HCLK} -0.5	THCLK-0.5	ns
tw (NWE)	FSMC_NWE低时间	第2页-0.5	第2页+3	ns



表78。异步多路复用PSRAM/NOR写入时序⁽¹⁾⁽²⁾

th (NE_NWE)	FSMC_NWE高到FSMC_NE高保持时间	T _{HCLK}	-	ns
电视 (A_NE)	FSMC_NEx低到FSMC_A有效	-	0	ns
电视 (NADV_NE)	FSMC_NEx低至FSMC_NADV低	1.	2.	ns
tw (NADV)	FSMC_NADV低时间	THCLK-2	THCLK+1	ns
th (AD_NAMED V)	FSMC_NADV高电平后的FSMC_AD (地址)有效保持时间)	T _{HCLK} -2	-	ns
th (A_NWE)	FSMC_NWE高电平后的地址保持时间	T _{HCLK}	-	ns
th (BL_NWE)	FSMC_NWE高电平后的FSMC_BL保持时间	T _{HCLK} -2	-	ns
电视 (BL_NE)	FSMC_NEx低至FSMC_BL有效	-	1.5	ns
电视 (Data_NDV)	FSMC_NADV高至数据有效	-	T _{HCLK} -0.5	ns
th (数据_NWE)	FSMC_NWE高电平后的数据保持时间	T _{HCLK}	-	ns

1. CL=30 pF。
2. 基于特性 ,未在生产中进行测试。

同步波形和定时

图59至图62表示同步波形 ,表80至表82提供了相应的时序。这些表中显示的结果是使用以下FSMC配置获得的 :

- ⌚ BurstPassMode=FSMC_BurstPassMode_Enable ;
- ⌚ MemoryType=FSMC_MemoryType_CRAM ;
- ⌚ WriteBurst=FSMC_WriteBurst_Enable ;
- ⌚ CLK分裂度=1 ; (不支持0 ,请参阅STM32F40xxx/41xxx参考手册)
- ⌚ NOR闪存的数据Latency=1 ;PSRAM的数据Latency=0

在有时序表中 ,THCLK是HCLK时钟周期 (最大FSMC_CLK=60MHz)。



图59。同步多路复用NOR/PSRAM读取时序




表79。同步多路复用NOR/PSRAM读取定时⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
tw (CLK)	FSMC_CLK周期	第2次	-	ns
td (CLKL_NExL)	FSMC_CLK低至FSMC_NEx低 (x=0..2)	-	0	ns
td (CLKL_NExH)	FSMC_CLK低至FSMC_NEx高 (x=0..2)	2.	-	ns
td (CLKL_NADV)	FSMC_CLK低至FSMC_NADV低	-	2.	ns
td (CLKL_NADVH)	FSMC_CLK低至FSMC_NADV高	2.	-	ns
td (CLKL-ADV)	FSMC_CLK低至FSMC_Ax有效 (x=16...25)	-	0	ns
td (CLKL-AIV)	FSMC_CLK低至FSMC_Ax无效 (x=16...25)	0	-	ns
td (CLKL-NOEL)	FSMC_CLK低至FSMC_NOE低	-	0	ns
td (CLKL-NOEH)	FSMC_CLK低至FSMC_NOE高	2.	-	ns
td (CLKL-ADIV)	FSMC_CLK低至FSMC_AD[15:0]有效	-	4.5	ns
td (CLKL-ADIV)	FSMC_CLK低至FSMC_AD[15:0]无效	0	-	ns
tsu	FSMC_A/D[15:0]FSMC_CLK高之前的有效数据	6.	-	ns

表79. 同步多路复用NOR/PSRAM读取定时⁽¹⁾ (2) (续)

th (CLKH-ADV)	FSMC_A/D[15:0]FSMC_CLK高电平后的有效数据	0	-	ns
tsu (NWAIT-CLKH)	FSMC_NWAIT在FSMC_CLK高之前有效	4.	-	ns
th (CLKH-NWAIT)	FSMC_NWAIT在FSMC_CLK高之后有效	0	-	ns

1. CL=30 pF。
2. 基于特性,未在生产中进行测试。

图60. 同步多路复用PSRAM写入时序




表80. 同步多路复用PSRAM写入时序⁽¹⁾ (2)

象征	参数	最小	最大	单元
tw (CLK)	FSMC_CLK周期	第2次	-	ns
td (CLKL NExL)	FSMC_CLK低至FSMC_NEx低 (x=0..2)	-	1.	ns
td (CLKL NExH)	FSMC_CLK低至FSMC_NEx高 (x=0...2)	1.	-	ns
td (CLKL-NADVL)	FSMC_CLK低至FSMC_NADV低	-	0	ns
td (CLKL-NADVH)	FSMC_CLK低至FSMC_NADV高	0	-	ns

td (CLKL-AV)	FSMC_CLK低至FSMC_Ax有效 (x=16...25)	-	0	ns
---------------	----------------------------------	---	---	----



表80。同步多路复用PSRAM写入时序⁽¹⁾⁽²⁾

t_d (CLKL-AIV)	FSMC_CLK低至FSMC_Ax无效 (x=16...25)	8.	-	ns
t_d (CLKL-NWEL)	FSMC_CLK低至FSMC_NWE低	-	0.5	ns
t_d (CLKL-NWEH)	FSMC_CLK低至FSMC_NWE高	0	-	ns
t_d (CLKL-ADIV)	FSMC_CLK低至FSMC_AD[15:0]无效	0	-	ns
t_d (CLKL-DATA)	FSMC_A/D[15:0]FSMC_CLK低后的有效数据	-	3.	ns
t_d (CLKL-NBLH)	FSMC_CLK低至FSMC_NBL高	0	-	ns
t_{su} (NWAIT-CLKH) (NWAIT-CLKH)	FSMC_NWAIT在FSMC_CLK高之前有效	4.	-	ns
t_h (CLKH-NWAIT)	FSMC_NWAIT在FSMC_CLK高之后有效	0	-	ns

1. CL=30 pF。
2. 基于特性,未在生产中进行测试。

图61。同步非复用NOR/PSRAM读取时序




表81。同步非复用NOR/PSRAM读取定时⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
t_w (CLK)	FSMC_CLK周期	第2页-0.5	-	ns

td (CLKL NEXL)	FSMC_CLK低至FSMC_NEx低 (x=0..2)	-	0.5	ns
-----------------	-------------------------------	---	-----	----



表81。同步非复用NOR/PSRAM读取定时⁽¹⁾(2)(续)

td (CLKL NExH)	FSMC_CLK低至FSMC_NEx高 (x=0...2)	0	-	ns
td (CLKL_NADVl)	FSMC_CLK低至FSMC_NADV低	-	2.	ns
td (CLKL_NADVH)	FSMC_CLK低至FSMC_NADV高	3.	-	ns
td (CLKL-AV)	FSMC_CLK低至FSMC_Ax有效 (x=16...25)	-	0	ns
td (CLKL-AIV)	FSMC_CLK低至FSMC_Ax无效 (x=16...25)	2.	-	ns
td (CLKL-NOEL)	FSMC_CLK低至FSMC_NOE低	-	0.5	ns
td (CLKL_NOEH)	FSMC_CLK低至FSMC_NOE高	1.5	-	ns
tsu (DV-CLKH)	FSMC_D[15:0]FSMC_CLK高之前的有效数据	6.	-	ns
th (CLKH-DV)	FSMC_D[15:0]FSMC_CLK高电平后的有效数据	3.	-	ns
tsu (NWAIT-CLKH)	FSMC_NWAIT在FSMC_CLK高之前有效	4.	-	ns
th (CLKH-NWAIT)	FSMC_NWAIT在FSMC_CLK高之后有效	0	-	ns

1. CL=30 pF。
2. 基于特性,未在生产中进行测试。

图62。同步非多路复用PSRAM写入时序




表82。同步非多路复用PSRAM写入时序⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
tw (CLK)	FSMC_CLK周期	第2次	-	ns
td (CLKL_NEXL)	FSMC_CLK低至FSMC_NEX低 (x=0..2)	-	1.	ns
td (CLKL_NEXH)	FSMC_CLK低至FSMC_NEX高 (x=0...2)	1.	-	ns
td (CLKL_NADV _L)	FSMC_CLK低至FSMC_NADV低	-	7.	ns
td (CLKL_NADV _H)	FSMC_CLK低至FSMC_NADV高	6.	-	ns
td (CLKL-AV)	FSMC_CLK低至FSMC_Ax有效 (x=16...25)	-	0	ns
td (CLKL-AIV)	FSMC_CLK低至FSMC_Ax无效 (x=16...25)	6.	-	ns
td (CLKL-NWE _L)	FSMC_CLK低至FSMC_NWE低	-	1.	ns
td (CLKL-NWE _H)	FSMC_CLK低至FSMC_NWE高	2.	-	ns
td (CLKL-数据)	FSMC_D[15:0]FSMC_CLK低后的有效数据	-	3.	ns
td (CLKL-NBL _H)	FSMC_CLK低至FSMC_NBL高	3.	-	ns
tsu (NWAIT-CLKH)	FSMC_NWAIT在FSMC_CLK高之前有效	4.	-	ns
th (CLKH-NWAIT)	FSMC_NWAIT在FSMC_CLK高之后有效	0	-	ns

1. CL=30 pF。
2. 基于特性,未在生产中进行测试。

PC卡/CompactFlash控制器波形和时序


图63至图68表示同步波形,表83和表84提供了相应的时序。此表中显示的结果是使用以下FSMC配置获得的:

- ⌚ COM.FSMC_SetupTime=0x04;
- ⌚ COM.FSMC_WaitSetupTime=0x07;
- ⌚ COM.FSMC_HoldSetupTime=0x04;
- ⌚ COM.FSMC_HiZSetupTime=0x0;
- ⌚ ATT.FSMC_SetupTime=0x04;
- ⌚ ATT.FSMC_WaitSetupTime=0x07;
- ⌚ ATT.FSMC_HoldSetupTime=0x04;
- ⌚ ATT.FSMC_HiZSetupTime=0x00;
- ⌚ IO.FSMC_SetupTime=0x04;
- ⌚ IO.FSMC_WaitSetupTime=0x07;
- ⌚ IO.FSMC_HoldSetupTime=0x04;
- ⌚ IO.FSMC_HiZSetupTime=0x0;
- ⌚ TCLRSetupTime=0;
- ⌚ TARSetupTime=0。

在所有时序表中,THCLK是HCLK时钟周期。



图63. 用于通用存储器读取访问的PC卡/CompactFlash控制器波形



1.FSMC_NCE4_2保持高电平（在8位访问期间处于非活动状态）。

图64. 用于通用存储器写入访问的PC卡/CompactFlash控制器波形






图65。用于属性存储器读取访问的PC卡/CompactFlash控制器波形



1.只读取数据位0...7 (忽略位8...15)。



图66。用于属性存储器写入访问的PC卡/CompactFlash控制器波形



1.只有数据位0...7被驱动 (位8...15保持Hi-Z)。

图67。用于I/O空间读取访问的PC卡/CompactFlash控制器波形




图68. 用于I/O空间写入访问的PC卡/CompactFlash控制器波形




表83. 属性/公共空间中PC卡/CF读写周期的切换特性⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
电视 (NCEx-A)	FSMC_Ncex低到FSMC_Ay有效	-	0	ns
th (NCEx_AI)	FSMC_NCEx高到FSMC_Ax无效	4.	-	ns
td (NREG NCEx)	FSMC_NCEx低至FSMC_NREG有效	-	3.5	ns
th (NCEx NREG)	FSMC_NCEx高到FSMC_NREG无效	$T_{HCLK}+4$	-	ns
td (NCEx NWE)	FSMC_NCEx低至FSMC_NWE低	-	$5T_{HCLK}+0.5$	ns
td (NCEx NOE)	FSMC_NCEx低至FSMC_NOE低	-	$5T_{HCLK}+0.5$	ns
tw (NOE)	FSMC_NOE低宽度	$8T_{HCLK}-1$	$8T_{HCLK}+1$	ns
td (NOE_NCEx)	FSMC_NOE高至FSMC_NCEx高	$5T_{HCLK}+2.5$	-	ns
tsu (D-NOE)	FSMC_D[15:0]FSMC_NOE高之前的有效数据	4.5	-	ns
th (NOE-D)	FSMC_NOE高至FSMC_D[15:0]无效	3.	-	ns
tw (NWE)	FSMC_NWE低宽度	$8T_{HCLK}-0.5$	$8T_{HCLK}+3$	ns
td (NWE_NCEx)	FSMC_NWE高至FSMC_NCEx高	$5T_{HCLK}-1$	-	ns
td (NCEx NWE)	FSMC_NCEx低至FSMC_NWE低	-	$5T_{HCLK}+1$	ns
电视 (NWE-D)	FSMC_NWE低至FSMC_D[15:0]有效	-	0	ns
th (NWE-D)	FSMC_NWE高到FSMC_D[15:0]无效	$8T_{HCLK}-1$	-	ns
td (D-NWE)	FSMC_D[15:0]在FSMC_NWE高之前有效	第13次 $_{clk}-1$	-	ns

1. CL=30 pF。
2. 基于特性 ,未在生产中进行测试。

表84。I/O空间中PC卡/CF读写周期的切换特性⁽¹⁾⁽²⁾

象征	参数	最小	最大	单元
tw (NIOWR)	FSMC_NIOWR低宽度	8THCLK-1	-	ns
电视 (NIOWR-D)	FSMC_NIOWR低至FSMC_D[15:0]有效	-	5THCLK-1	ns
th (NIOWR-D)	FSMC_NIOWR高到FSMC_D[15:0]无效	8THCLK-2	-	ns
td (NCE4_1-NIOWR)	FSMC_NCE4_1低至FSMC_NIOWR有效	-	5THCLK+2.5	ns
th (NCEx NIOWR)	FSMC_NCEx高到FSMC_NIOWR无效	5THCLK-1.5	-	ns
td (NIORD NCEx)	FSMC_NCEx低到FSMC_NIORD有效	-	5THCLK+2	ns
th (NCEx NIORD)	FSMC_NCEx高到FSMC_NIORD)有效	5THCLK-1.5	-	ns
tw (NIORD)	FSMC_NIORD低宽度	8THCLK-0.5	-	ns
tsu (D-NIORD)	FSMC_D[15:0]在FSMC_NIORD高之前有效	9	-	ns
td (NIORD-D)	FSMC_D[15:0]在FSMC_NIORD高之后有效	0	-	ns

1. CL=30 pF。
2. 基于特性，未在生产中进行测试。

NAND控制器波形和时序

图69至图72表示同步波形，表85和表86提供了相应的时序。此表中显示的结果是使用以下FSMC配置获得的：

- ① COM.FSMC_SetupTime=0x01；
- ① COM.FSMC_WaitSetupTime=0x03；
- ① COM.FSMC_HoldSetupTime=0x02；
- ① COM.FSMC_HiZSetupTime=0x01；
- ① ATT.FSMC_SetupTime=0x01；
- ① ATT.FSMC_WaitSetupTime=0x03；
- ① ATT.FSMC_HoldSetupTime=0x02；
- ① ATT.FSMC_HiZSetupTime=0x01；
- ① 银行=FSMC_Bank_NAMEND；
- ① MemoryDataWidth=FSMC_MemoryDataWidth_16b；
- ① ECC=FSMC_ECC_Enable；
- ① ECCPageSize=FSMC_ECCPageSize_512字节；
- ① TCLRSetupTime=0；
- ① TARSetupTime=0。

在所有时序表中，THCLK是HCLK时钟周期。

图69。用于读取访问的NAND控制器波形




图70。用于写访问的NAND控制器波形




图71。用于公共存储器读取访问的NAND控制器波形




图72。用于公共存储器写入访问的NAND控制器波形




表85。NAND闪存读取周期的开关特性⁽¹⁾

象征	参数	最小	最大	单元
tw (NOE)	FSMC_NOE低宽度	$4T_{HCLK}-0.5$	$4T_{HCLK}+3$	ns
tsu (D-NOE)	FSMC_D[15-0]FSMC_NOE高之前的有效数据	10	-	ns
th (NOE-D)	FSMC_NOE高之后的FSMC_D[15-0]有效数据	0	-	ns
td (ALE-NOE)	FSMC_ALE在FSMC_NOE低之前有效	-	$3T_{HCLK}$	ns
th (NOE-ALE)	FSMC_NWE高到FSMC_ALE无效	$3T_{HCLK}-2$	-	ns

1.CL=30 pF。

表86。NAND闪存写入周期的开关特性⁽¹⁾

象征	参数	最小	最大	单元
tw (NWE)	FSMC_NWE低宽度	$4T_{HCLK}-1$	$4T_{HCLK}+3$	ns
电视 (NWE-D)	FSMC_NWE低至FSMC_D[15-0]有效	-	0	ns
th (NWE-D)	FSMC_NWE高至FSMC_D[15-0]无效	$3T_{HCLK}-2$	-	ns
td (D-NWE)	FSMC_D[15-0]在FSMC_NWE高之前有效	$5T_{HCLK}-3$	-	ns
td (ALE-NWE)	FSMC_ALE在FSMC_NWE低之前有效	-	$3T_{HCLK}$	ns
th (NWE-ALE)	FSMC_NWE高到FSMC_ALE无效	$3T_{HCLK}-2$	-	ns

1.CL=30 pF。

5.3.26 摄像头接口 (DCMI)定时规范

除非另有规定，否则表87中给出的DCMI参数来源于在表13中总结的环境温度、fHCLK频率和VDD电源电压下进行的测试，配置如下：

- ⌚ PCK极性：下降
- ⌚ VSYNC和HSYNC极性：高
- ⌚ 数据格式：14位

图73。DCMI时序图




表87。DCMI特性⁽¹⁾

象征	参数	最小	最大	单元
	频率比DCMI_PIXCLK/fHCLK	-	0.4	
DCMI_PIXCLK	像素时钟输入	-	54	MHz
D _{pixel}	像素时钟输入占空比	30	70	%



表87。DCMI特征⁽¹⁾ (续)

象征	参数	最小	最大	单元
tsu (数据)	数据输入设置时间	2.5	-	ns
th (数据)	数据保持时间	1.	-	
tsu (HSYNC)、tsu (VSYNC)	HSYNC/VSYNC输入设置时间	2.	-	
第th (HSYNC)、第th (VSYNC)	HSYNC/VSYNC输入保持时间	0.5	-	

1.基于表征结果的数据，未在生产中进行测试。


5.3.27 SD/SDIO MMC卡主机接口 (SDIO) 特性

除非另有规定，表88中给出的参数来源于表14中总结的环境温度、fPCLKx频率和VDD电源电压条件下进行的测试，配置如下：

- ⌚ 输出速度设置为OSPEEDRy[1:0]=10
- ⌚ 电容性负载C=30 pF
- ⌚ 测量点在CMOS水平下完成 :0.5VDD

有关输入/输出特性的更多详细信息，请参阅第5.3.16节：输入/输出端口特性。

图74。SDIO高速模式



ai14887

图75。SD默认模式




表88。动态特性：SD/MMC特性⁽¹⁾

象征	参数	条件	最小	Typ	最大	单元
f _{PP}	数据传输模式下的时钟频率		0		48	MHz
	SDIO_CLK/fPCLK2频率比		-	-	8/3	-
t _W (CKL)	时钟低时间	fpp=48 MHz	8.5	9	-	ns
t _W (CKH)	时钟高时间	fpp=48 MHz	8.3	10	-	
MMC和SD HS模式下的CMD、D输入 (参考CK)						
t _{SU}	输入设置时间HS	fpp=48 MHz	3.	-	-	ns
t _{IH}	输入保持时间HS	fpp=48 MHz	0	-	-	
MMC和SD HS模式下的CMD、D输出 (参考CK)						
t _{OV}	输出有效时间HS	fpp=48 MHz	-	4.5	6.	ns
t _{OH}	输出保持时间HS	fpp=48 MHz	1.	-	-	
SD默认模式下的CMD、D输入 (参考CK)						
t _{SUD}	输入设置时间SD	fpp=24 MHz	1.5	-	-	ns
t _{HD}	输入保持时间SD	fpp=24 MHz	0.5	-	-	
SD默认模式下的CMD、D输出 (参考CK)						
t _{VD}	输出有效默认时间SD	fpp=24 MHz	-	4.5	7.	ns
t _{HD}	输出保持默认时间SD	fpp=24 MHz	0.5	-	-	

1.基于表征结果的数据，未在生产中进行测试。

5.3.28 RTC特性

表89。RTC特性

象征	参数	条件	最小	最大
-	fPCLK1/RTCCLK频率比	RTC寄存器的任何读/写操作	4.	-

6 包装特点

6.1 包装机械数据

为了满足环境要求，ST根据其环境合规性水平，提供不同级别的ECOPACK®包装的这些设备。ECOPACK®规格、等级定义和产品状态可在www.st.com上获取。
ECOPACK®是ST商标。

图76。WLCSP90-0.400mm间距晶圆级芯片尺寸封装外形





表90。WLCSP90-0.400毫米间距晶圆级芯片尺寸封装机械数据

象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
A.	0.520	0.570	0.620	0.0205	0.0224	0.0244
A1	0.165	0.190	0.215	0.0065	0.0075	0.0085
A2	0.350	0.380	0.410	0.0138	0.015	0.0161
b	0.240	0.270	0.300	0.0094	0.0106	0.0118
D	4.178	4.218	4.258	0.1645	0.1661	0.1676
E	3.964	3.969	4.004	0.1561	0.1563	0.1576
e		0.400			0.0157	
e1		3.600			0.1417	
e2		3.200			0.126	
F		0.312			0.0123	
G		0.385			0.0152	
eee			0.050			0.0020

1. 以英寸为单位的值从毫米转换为四舍五入到小数点后4位。



图77。LQFP64-10 x 10 mm 64引脚薄型四平面封装外形



1. 图纸未按比例绘制。


表91。LQFP64-10 x 10 mm 64引脚薄型四平面封装机械数据

象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
A.			1.600			0.0630
A1	0.050		0.150	0.0020		0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090		0.200	0.0035		0.0079
D		12			0.4724	
D1		10			0.3937	
E		12			0.4724	
E1		10			0.3937	
e		0.500			0.0197	
□	0°	3.5°	7°	0°	3.5°	7°
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1		1			0.0394	
N	引脚数量					
	64					

1.以英寸为单位的值从毫米转换为四舍五入到小数点后4位。




图78。LQFP64推荐的占地面积



1. 图纸未按比例绘制。
2. 尺寸单位为毫米。

图79。LQFP100 ,14 x 14 mm 100引脚薄型四平面封装外形



1. 图纸未按比例绘制。


表92。LQPF100–14 x 14 mm 100引脚薄型四平面封装机械数据⁽¹⁾

象征	毫米			英寸		
	最小	Typ	最大	最小	Typ	最大
A.			1.600			0.0630
A1	0.050		0.150	0.0020		0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090		0.200	0.0035		0.0079
D	15.800	16	16.200	0.6220	0.6299	0.6378
D1	13.800	14	14.200	0.5433	0.5512	0.5591
D3		12			0.4724	
E	15.80 伏	16	16.200	0.6220	0.6299	0.6378
E1	13.800	14	14.200	0.5433	0.5512	0.5591
E3		12			0.4724	
e		0.500			0.0197	
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1		1			0.0394	
k	0°	3.5°	7°	0°	3.5°	7°
ccc			0.080			0.0031

1. 以英寸为单位的值从毫米转换为四舍五入到小数点后4位。




图80。LQFP100推荐占地面积



1. 图纸未按比例绘制。
2. 尺寸单位为毫米。

图81。LQFP144 ,20 x 20 mm ,144引脚薄型四平面封装外形



1. 图纸未按比例绘制。

表93。LQFP144 ,20 x 20 mm ,144引脚薄型四平面封装机械数据


象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
A.			1.600			0.0630
A1	0.050		0.150	0.0020		0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090		0.200	0.0035		0.0079
D	21.800	22	22.200	0.8583	0.8661	0.874
D1	19.800	20	20.200	0.7795	0.7874	0.7953
D3		17.500			0.689	
E	21.800	22	22.200	0.8583	0.8661	0.8740
E1	19.800	20	20.200	0.7795	0.7874	0.7953
E3		17.500			0.6890	
e		0.500			0.0197	
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1		1			0.0394	

象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
k	0°	3.5°	7°	0°	3.5°	7°
ccc			0.080			0.0031

Technical drawing of a square frame with dimensions and weights. The frame is composed of four vertical bars and four horizontal bars. The dimensions are as follows:

- Overall width: 22.6
- Overall height: 22.6
- Inner square side length: 19.9
- Bar width: 1.35
- Bar height: 0.5
- Bar weight (top horizontal bar): 108
- Bar weight (left vertical bar): 109
- Bar weight (right vertical bar): 72
- Bar weight (bottom horizontal bar): 36
- Bar weight (bottom-left corner): 144
- Bar weight (bottom-right corner): 37

图83. UFBGA176+25-超薄细间距球栅阵列10×10×0.6mm ,封装外形



1. 图纸未按比例绘制。


表94. UFBGA176+25-超薄细间距球栅阵列10×10×0.6mm机械数据

象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
A.	0.460	0.530	0.600	0.0181	0.0209	0.0236
A1	0.050	0.080	0.110	0.002	0.0031	0.0043
A2	0.400	0.450	0.500	0.0157	0.0177	0.0197
b	0.230	0.280	0.330	0.0091	0.0110	0.0130
D	9.900	10	10.100	0.3898	0.3937	0.3976
E	9.900	10	10.100	0.3898	0.3937	0.3976
e		0.650			0.0256	
F	0.425	0.450	0.475	0.0167	0.0177	0.0187
ddd			0.080			0.0031
eee			0.150			0.0059
fff			0.080			0.0031

1.以英寸为单位的值从毫米转换为四舍五入到小数点后4位。



图84。LQFP176 24 x 24 mm ,176引脚薄型四平面封装外形



1.图纸未按比例绘制。

表95。LQFP176 ,24 x 24 mm ,176引脚薄型四平面封装机械数据

象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
A.			1.600			0.0630
A1	0.050		0.150	0.0020		
A2	1.350		1.450	0.0531		0.0060
b	0.170		0.270	0.0067		0.0106
C	0.090		0.200	0.0035		0.0079
D	23.900		24.100	0.9409		0.9488
E	23.900		24.100	0.9409		0.9488
e		0.500			0.0197	
HD	25.900		26.100	1.0200		1.0276
他	25.900		26.100	1.0200		1.0276
L	0.450		0.750	0.0177		0.0295
L1		1			0.0394	
ZD		1.250			0.0492	
ZE		1.250			0.0492	




表95。LQFP176 ,24 x 24 mm ,176引脚薄型四平面封装机械数据

象征	毫米			英寸 ⁽¹⁾		
	最小	Typ	最大	最小	Typ	最大
ccc			0.080			0.0031
k	0°		7°	0°		7°

1. 以英寸为单位的值从毫米转换为四舍五入到小数点后4位。

图85。LQFP176推荐的占地面积



1. 尺寸单位为毫米。



6.2 热特性

以摄氏度为单位的最大芯片结温度TJ-max可以使用以下等式来计算：

$TJ_{max} = TA_{max} + (PD_{max} \times \theta_{JA})$ 其中：

- ① TA max是年的最高环境温度℃
- ② θ_{JA} 是封装与环境热阻的连接，单位为℃/W，
- ③ PD max是PINT max和PI/O max之和 (PD max =PINT max+PI/Omax)，
- ④ PINT max是IDD和VDD的乘积，单位为瓦特。这是芯片的最大内部功率。

PI/O max表示输出引脚上的最大功耗，其中：PI/O max= (体积×IOL) + ((VDD-VOH) × IOL)

考虑到应用中处于低电平和高电平的I/O的实际VOL/IOL和VOH/IOH。

表96。包装热特性

象征	参数	价值	单元
θ_{JA}	热阻结环境 LQFP64-10×10 mm/0.5 mm间距	46	°C/W
	热阻结环境 LQFP100-14×14 mm/0.5 mm间距	43	
	热阻结环境 LQFP144-20×20 mm/0.5 mm间距	40	
	热阻结环境 LQFP176-24×24毫米/0.5毫米间距	38	
	热阻结环境 UFBGA176-10×10 mm/0.65 mm间距	39	
	热阻结环境 WLCSP90-0.400 mm间距	38.1	

参考文件

JESD51-2集成电路热测试方法环境条件-自然对流（静止空气）。可从www.jedec.org获取。



7 零件编号

表97. 订购信息方案

示例：	STM32F 405 R	ET6 xxx
设备系列		
STM32=基于ARM的32位微控制器		
产品类型		
F = general-purpose		
设备子家族		
405=STM32F40x ,连接		
407=STM32F40x ,连接 ,摄像头接口 ,以太网		
引脚数		
R=64引脚		
O=90引脚		
V=100引脚		
Z=144引脚		
I=176引脚		
闪存大小		
E=512 KB的闪存G=1024 KB的闪存		
Package		
T = LQFP		
H = UFBGA		
Y = WLCSP		
Temperature range		
6 = Industrial temperature range, -40 to 85 °C.		
7 = Industrial temperature range, -40 to 105 °C.		
Options		
xxx=编程零件		
TR=磁带和卷轴		

有关可用选项 (速度、包装等)的列表或有关该设备任何方面的进一步信息 ,请联系最近的ST销售办事处。



附录A 应用程序框图

A.1 USB OTG全速 (FS)接口解决方案

图86。USB控制器仅配置为外围设备并在全速模式下使用




图87。USB控制器仅配置为主机并在全速模式下使用





图88。USB控制器配置为双模式并在全速模式下使用




1. 只有在构建VBUS供电设备时才需要外部电压调节器。
2. 只有当应用程序必须支持VBUS供电的设备时，才需要限流器。如果应用板上有5V电压，则可以使用基本电源开关。
3. ID引脚仅在双重角色中是必需的。
4. 同样的应用程序可以在FS模式下使用OTG HS来开发，以通过大型Rx/Tx FIFO和专用DMA控制器来实现增强的性能。



A.2 USB OTG高速 (HS)接口解决方案


图89。USB控制器 ,配置为外设、主机或双模 ,用于高速模式



1. 可以使用MCO1或MCO2来保存晶体。然而,在使用USB HS时,并不是必须使用24或26 MHz晶体对STM32F40x进行计时。上图仅显示了一个可能的连接示例。
2. ID引脚仅在双重角色中是必需的。


A.3 以太网接口解决方案

图90。使用25 MHz晶体的MII模式




1. fHCLK必须大于25 MHz。
2. 使用IEEE1588 PTP可选信号时的每秒脉冲数。

图91。RMII，带50 MHz振荡器



1. fHCLK必须大于25 MHz。

图92。带25 MHz晶体的RMII和带PLL的PHY



1. fHCLK必须大于25 MHz。
2. 在PLL块之前, 25 MHz (PHY_CLK) 必须直接来自HSE振荡器。

8 修订历史

表98。文件修订历史

日期	修订	更改
2011年9月15日	1.	首次发布。
2012年1月24日	2.	在封面上添加了WLCSP90包。 将USART4和USART5分别重命名为UART4和UART5。 表2中更新的USB OTG HS和FS数量 :STM32F405xx和STM32F407xx :功能和外围设备计数。 更新了图3 :用于LQFP144封装的STM32F10xx/STM32F2xx/STM32F4xx之间的兼容板设计 ,以及图4 :用于LQFP176和BGA176封装的STM22F22xx和STM32F44xx之间的兼容单板设计 ,并删除了注释1和2。 更新了第2.2.9节 :柔性静态内存控制器 (FSMC)。第2.2.13节 :引导模式中用于为CAN2和USB OTG FS重新编程闪存的修改I/O。 更新了第2.2.14节 :供电方案中的注释。PDR_ON在LQFP100封装上不再可用。更新了第2.2.16节 :电压调节器。更新条件以获得整个文件中1.7V的最小电源电压。 将USART4/5重命名为UART4/5 ,并在表5中为UART4和UART5添加LIN和IrDA功能 :USART功能比较。 删除了第2.2.30节中对OTG PHY的I2C支持 :全速运行的通用串行总线 (OTG_FS)。 增加了表6 :引脚表中使用的图例/缩写。 表7:STM32F40x引脚和球体定义 :用VSS替换VSS_3、VSS_4和VSS_8 ;重新格式化了表7:STM32F40x引脚和球体定义 ,以更好地突出显示I/O结构和替代功能 相对于附加功能 ;对应于LQFP100引脚99的信号从PDR_ON变为VSS ;EVENTOUT添加到所有I/O的备用功能列表中 ;添加ADC3_IN8作为备用功能 对于PF10 ;FSMC_CLE和FSMC_ALE分别作为PD11和PD12的替代函数添加 ;PH10替代功能TIM15_CH1_ETR更名为TIM5_CH1 ;将PA4和PA5 I/O结构更新为TTa。 删除了表7 :STM32F40x引脚和球体定义以及表9 :备用功能映射中的OTG_HS_SCL、OTG_HS-SDA、OTG_FS_INTN。 将图18:STM32F40x内存映射中的TCM数据RAM更改为CCM数据RAM。 在表12 :电流特性中增加了IVDD和IVSS最大值。 增加了与THCLK相关的注释1 ,更新了表14中的注释2 :一般操作条件 ,并增加了最大功耗值。 更新表15 :取决于工作电源范围的限制。



表98。文件修订历史 (续)

日期	修订	更改
2012年1月24 日	2. (续)	在表19中增加了V12 : 嵌入式复位和电源控制块特性。 更新了表21 : 运行模式下的典型和最大电流消耗 , 数据处理从闪存运行的代码 (ART加速器禁用) 和表20 : 运行模式中的典型和最高电流消耗 , 从闪存 (ART加速器启用) 或RAM运行数据处理的 代码。增加了图、图25、图26和图27。 更新了表22 : 睡眠模式下的典型和最大电流消耗 , 并删除了注1。 更新了表23 : 停止模式下的典型和最大电流消耗 , 表24 : 待机模式下的标准和最大电流损耗 , 表25 : VBAT模式下的经典和最大电流功耗 , 以及表26 : 开关输出I/O电流消耗。 第节 : 片上外围电流消耗 : 修改条件 , 更新表27 : 外围电流消耗和注2。 将HSE_{ext}更改为50 MHz , 中的tr (HSE)/tf (HSE) 最大值 表29 : 高速外部用户时钟特性。 在表30中增加了Cin (LSE) : 低速外部用户时钟特性。 更新了最大PLL输入时钟频率 , 删除了相关注释 , 并删除了表35中RMII以太网典型值MCO的抖动 : 主要PLL特性。更新了最大PLL2S输入时钟频率 , 并删除了表36中的相关注释 : PLL2S (音频PLL) 特性。 更新部分 : 闪存 , 指定设备在运送给客户时已擦除闪存。已更新表38 : 闪存特性 , 并在表39 : 闪存编程中添加tME。 更新了表42 : EMS特性和表43 : EMI特性。 更新表56:I2S动态特性 更新了图46:ULPI时序图和表62:ULPI定时。 在表51 : 连接到APB1结构域的TIMx的特性和表52 : 连接到AP-2结构域的TIMx的特性中添加了tCOUNTER和tMAX_COUNT。更新表65 : 动态特性 : RMII的以太网MAC信号。删除了第节中的USB-IF认证 : USB OTG FS特性。



表98。文件修订历史 (续)

日期	修订	更改
2012年1月24 日	2. (续)	更新表61:USB HS时钟定时参数 更新表67 :ADC特性。 更新表68 :fADC=30 MHz时的ADC精度。更新了表74中的注释1 :DAC特性。 第5.3.25节 :FSMC特性 :将表75更新为表86 ,将CL值更改为30 pF ,并修改异步定时和波形的FSMC配置。更新图60 :同步多路复用PSRAM写入时序。更新表96 :包装热特性。 附录A.1 :USB OTG全速 (FS)接口解决方案 :修改图86 :仅配置为外围设备并在全速模式下使用的USB控制器增加了注2 ,更新图87 :仅配置为主设备并在高速模式下使用USB控制器并增加注2 ,更改图88 :配置为双模式并在全速模式下使用的USB控制器并增加了注3。 附录A.2:USB OTG高速 (HS)接口解决方案 :删除了FS模式下仅连接USB OTG HS设备和FS模式下只连接USB OTG-HS主机的图 ,并更新了图89:USB控制器配置为外设、主机或双模并用于高速模式 ,并添加了注2。 增加了附录A.3 :以太网接口解决方案。



表98。文件修订历史 (续)

日期	修订	更改
2012年5月31日	3.	更新图5:STM32F40x框图和图7 :内部复位关闭的电源监控器互连增加了SDIO ,增加了表2中与FSMC和SPI/I2S相关的注释 : STM32F405xx和STM32F407xx :功能和外围设备计数。从Silicon修订版Z开始 ,USB OTG全速接口现在适用于所有STM32F405xx设备。 添加了WLCSP90包装的完整信息以及相应的零件号。 将AHB总线的数量更改为3条。 修改了第2.2.4节“嵌入式闪存”中的可用闪存大小。 修改了第2.2.10节 :嵌套矢量中断控制器 (NVIC)中可屏蔽中断通道的数量。 更新了第2.2.16节 :电压调节器中调节器开启/内部复位开启、调节器开启-内部复位关闭和调节器关闭-内部复位开启的情况。 更新了第2.2.19节“低功率模式”中的备用模式说明。 在图16下方添加了注1 :STM32F40x UFBGA176气球。在图17下方添加了注释1 :STM32F40x WLCSP90气球。更新了表7:STM32F40x销和球的定义。 增加了表8:FSMC引脚定义。 删除了表7:STM32F40x引脚和球定义以及表9 :替代功能映射中的OTG_HS_INTN替代功能。 删除了表9中PB6/AF5上的I2S2_WS :备用功能映射。 将JTRST替换为NJTRST ,删除ETH_RMII_TX_CLK ,并在表9中修改PC11上的I2S3ext_SD :备用函数映射。增加了表10:STM32F40x寄存器边界地址。 更新图18:STM32F40x内存映射。 更新了图21中的VDDA和VREF+去耦电容器 :电源方案。 在表14 :一般操作条件中增加了WLCSP90的功耗最大值。 更新了表19中的VPOR/PDR :嵌入式复位和电源控制块特性。 更新了表21中的注释 :运行模式下的典型和最大电流消耗 ,从闪存运行数据处理的 代码 (ART加速器禁用) ,表20 :运行模式中的典型和最高电流消耗 ,数据处理从闪存 (ART加速器启用)或RAM运行的代码 ,以及表22 :睡眠模式下的标准和最高电流损耗。 更新了TA=25°n时的最大电流消耗表23 :停止模式下的典型和最大电流消耗。

表98。文件修订历史 (续)

日期	修订	更改
2012年5月31 日	3. (续)	删除了表29中的f_{HSE_ext}典型值 :高速外部用户时钟特性。更新表31:HSE 4-26 MHz振荡器特性和表32 :LSE振荡器特性 ($f_{LSE}=32.768kHz$)。 在表35 :主要PLL特性中增加了f_{PLL48_OUT}最大值。 修改了第5.3.11节中的等式1和2 :PLL扩频时钟生成 (SSCG)特性。 更新了表38 :闪存特性 ,表39 :闪存编程 ,以及表40 :使用VPP的闪存编程。 更新章节 :输出驱动电流。 表53:I2C特性 :注释4更新并应用于快速模式下的第th (SDA) ,并删除了与第th (SDA)最小值相关的注释4。 更新表67 :ADC特性。表68下关于ADC精度与负注入电流的更新说明 :$f_{ADC}=30\text{ MHz}$时的ADC精度。 在表96 :封装热特性中增加了WLCSP90热阻。 更新表90:WLCSP90-0.400mm间距晶圆级芯片尺寸封装机械数据。 更新图83:UFBGA176+25-超薄细间距球栅阵列10×10×0.6mm ,封装外形和表94:UFBGA176+25-超薄细距球栅阵列10x10x0.6mm机械数据。 增加了图85:LQFP176建议的占地面积。 从表97 :订购信息方案中删除了256和768 KB闪存密度。



表98. 文件修订历史 (续)

日期	修订	更改
2013年6月4日	4.	修改了表2下的注释1: STM32F405xx和STM32F407xx: 功能和外围设备计数。 更新了图4标题。 更新了图21下的注释3: 电源方案。 在第2.2.25节: 内部集成声音 (I2S) 中将单工模式更改为半双工模式。 将DAC1_OUT和DAC2_OUT分别替换为DAC_OUT1和DAC_OUT2。 更新了图15中的引脚36信号: STM32F40x LQFP176引脚输出。将表7中PA13引脚的引脚编号从F8更改为D4: STM32F40x引脚和球的定义。 将表9中PA0和PA5引脚的TIM2_CH1/TIM2_ETR替换为TIM2_CH1_ETR: 备用功能映射。 将系统内存更改为图18: STM32F40x内存映射中的系统内存+OTP。 在表16下增加了注1: VCAP_1/VCAP_2操作条件。表74中更新的IDD_A描述: DAC特性。 删除了图86中与VBUS的PA9/PB13连接: USB控制器 仅配置为外围设备并在全速模式下使用, 图87: USB控制器 仅配置为主机并在全速方式下使用。 首页更新SPI吞吐量和第2.2.24节: 串行外围接口 (SPI) 表2中更新的操作电压: STM32F405xx和STM32F407xx: 功能和外围设备计数 第2.2.14节: 电源方案中的更新说明 更新了第2.2.15节: 电源监督员 更新了第2.2.16节: 电压调节器中的“调节器开启”段落 删除了第2.2.19节中的注释: 低功率模式 更正了第2.2.28节中错误的参考手册: 支持专用DMA和IEEE 1588的以太网MAC接口 更新表15: 取决于工作电源范围的限制 更新表24: 待机模式下的典型和最大电流消耗 更新表25: VBAT模式下的典型和最大电流消耗 更新表36: PLL I2S (管频PLL) 特性 更新表43: EMI特性 更新表48: 输出电压特性更新表50: NRST引脚特性 更新表55: SPI动态特性更新表56: I2S动态特性删除表59 更新表62: ULPI计时 更新图47: 以太网SMI时序图

表98. 文件修订历史 (续)

日期	修订	更改
2013年6月4日	4. (续)	更新图83:UFBGA176+25-超薄细间距球栅阵列10×10×0.6 mm, 封装外形 更新表94:UFBGA176+25-超薄细间距球栅阵列10×10×0.6 mm机械数据 更新图5:STM32F40x框图 更新第2节: 说明 更新了表2中的脚注^③: STM32F405xx和STM32F407xx: 功能和外围设备计数 更新图3: 用于LQFP144封装的STM32F10xx/STM32F2xx/STM32F4xx之间的兼容板设计更新图4: STM32F22xx和用于LQFP176和BGA176封装的STM32F4xx 更新了第2.2.14节: 供电方案 更新了第2.2.15节: 电源监督员 更新了第2.2.16节: 电压调节器, 包括数字。 更新表14: 一般操作条件, 包括脚注^②。 更新表15: 取决于运行电源范围的限制, 包括脚注^③。 更新了表67中的脚注^①: ADC特性。 更新了表68中的脚注^③: fADC=30 MHz时的ADC精度。更新了表74中的脚注^①: DAC特性。 更新图9: 调节器关闭。 更新图7: 内部复位关闭的电源监控器互连。 增加了第2.2.17节: 调节器开/关和内部复位开/关可用性。 更新了图21的脚注^②: 供电方案。 将表9中的“I2S3S_WS”分别替换为“I2S3_WS”、“I2S3S_CK”分别替换为由“I2S3_CK”和“FSMC_BLN1”替换为“FSMC_NBL1”。 为表9中的引脚PC13、PC14、PC15、PH0、PH1、PI8添加“EVENTOUT”作为替代功能“AF15”: 替代功能映射将表7中的“DCMI_D12”替换为“DCMI_12”: STM32F40x引脚和球的定义。 删除第节I2C接口特性中的以下句子: “除非另有规定, 否则表53中给出的参数源自表14中总结的环境温度、fPCLK1频率和VDD电源电压条件下的测试。”。 在第45页的表7:STM32F40x销和球的定义中: - 对于引脚PC13, 将“RTC_AF1”替换为“RTC_OUT, RTC_TAMP1, RTC_TS” - 对于引脚PI8, 将“RTC_AF2”替换为“RTC_TAMP1、RTC_TAMP2、RTC_TS”。 - 对于引脚PB15, 在Alternate functions列中添加了RTC_REFIN。 在第60页表9: 端口PB15的备用功能映射中, 将“RTC_50Hz”替换为“RTC_REFIN”。



表98. 文件修订历史 (续)

日期	修订	更改
2013年6月4日	4. (续)	更新图6: 多AHB矩阵。 更新图7: 内部复位关闭的电源监控器互连 在“调节器关闭”部分将1.2 V更改为V12 更新了LQFP176引脚48。更新了第1节: 引言。更新了第2节: 说明。 表2: STM32F405xx和STM32F407xx中更新的工作电压: 功能和外围设备计数。 更新注释1。 更新了第2.2.15节: 电源监督员。更新了第2.2.16节: 电压调节器。 更新图9: 调节器关闭。 更新表3: 调节器开/关和内部复位开/关可用性。 更新了第2.2.19节: 低功率模式。更新了第2.2.20节: VBAT操作。 更新了第2.2.22节: 内部集成电路接口 (I²C)。更新了图15中的引脚48: STM32F40x LQFP176引脚。 更新表6: 引脚表中使用的图例/缩写。更新了表7: STM32F40x销和球的定义。 更新表14: 一般操作条件。 更新表15: 取决于工作电源范围的限制。 更新了第5.3.7节: 低功率模式的唤醒时间。更新表33: HSI振荡器特性。 更新了第5.3.15节: I/O电流注入特性。更新表47: I/O静态特性。 更新表50: NRST引脚特性。更新表53: I2C特性。 更新图39: I2C总线交流波形和测量电路。更新了第5.3.19节: 通信接口。 更新表67: ADC特性。 增加了表70: 温度传感器校准值。增加了表73: 内部参考电压校准值。更新了第5.3.25节: FSMC特性。 更新了第5.3.27节: SD/SDIO MMC卡主机接口 (SDIO) 特性。 更新表23: 停止模式下的典型和最大电流消耗。 更新章节: SPI接口特性包括表55。更新章节: I2S接口特性包括表56。 更新表64: 动态特性: SMI的Ethernet MAC信号。 更新表66: 动态特性: 用于MII的以太网MAC信号。

表98。文件修订历史 (续)

日期	修订	更改
2013年6月4日	4. (续)	更新表64: 动态特性: SMI的Ethernet MAC信号。 更新表66: 动态特性: 用于MII的以太网MAC信号。 更新表79: 同步多路复用NOR/PSRAM读取时序。 更新的表80: 同步多路复用PSRAM写入时序。更新表81: 同步非复用NOR/PSRAM读取时序。 更新的表82: 同步非多路复用PSRAM写入时序。 更新了第5.3.26节: 摄像机接口 (DCMI) 时序规范, 包括表87: DCMI特性, 并添加了图73: DCMI时序图。 更新了第5.3.27节: SD/SDIO MMC卡主机接口 (SDIO) 特性, 包括表88。 更新了第9章图。



请仔细阅读:

本文件中的信息仅与ST产品有关。STMicroelectronics NV及其子公司（“ST”）保留随时对本文件以及本文所述产品和服务进行更改、更正、修改或改进的权利，恕不另行通知。

ST的所有产品均按照ST的销售条款和条件进行销售。

买方全权负责本协议所述ST产品和服务的选择、选择和使用，ST对本协议所描述的ST产品和使用不承担任何责任。

本文件未授予任何知识产权的许可，无论是明示或暗示的，禁止反悔或其他方式。如果本文件的任何部分涉及任何第三方产品或服务，则不应视为ST授予的使用此类第三方商品或服务的许可证，或其中包含的任何知识产权，也不应被视为以任何方式使用该第三方产品或服务或其中包含任何知识产权的担保。

除非ST的销售条款和条件中另有规定，否则ST不承担与ST产品的使用和/或销售有关的任何明示或暗示保证，包括但不限于对适销性、特定用途的适用性（以及任何司法管辖区法律规定的等效保证）或对任何专利的侵权的暗示保证，版权或其他知识产权。

ST产品未被授权用于武器。ST产品也未被设计或授权用于：(A) 安全关键应用，如生命支持、有源植入装置或具有产品功能安全要求的系统；(B) 航空应用；(C) 和/或 (D) 航空航天应用或环境。如果ST产品不是为此类用途而设计的，买方应自行承担使用产品的风险，即使ST已被书面告知此类用途，除非ST根据ST产品设计规范明确指定产品用于“汽车、汽车安全或医疗”行业领域。正式通过ESCC、QML或JAN认证的产品被相应的政府机构视为适合在航空航天中使用。

ST产品的转售条款与本文件中的声明和/或技术特征不同，应立即使ST对本文件中所述ST产品或服务的任何保修无效，并且不得以任何方式产生或延长ST的任何责任。

ST和ST标志是ST在不同国家/地区的商标或注册商标。本文件中的信息将取代之前提供的所有信息。

ST标志是意法半导体的注册商标。所有其他名称均为其各自所有者的财产。

©2013意法半导体-保留所有权利

澳大利亚-比利时-巴西-加拿大-中国-捷克共和国-芬兰-法国-德国-香港-印度-以色列-意大利-日本-马来西亚-马耳他-摩洛哥-菲律宾-新加坡-西班牙-瑞典-瑞士-英国-美利坚合众国

www.st.com