

2014-17831 김재원 2018.04.25 Practice 06 과제

Half adder을 구현한 후 이를 이용하여 Full adder를, 그리고 또 이것을 사용하여 Ripple Carry Adder을 Verilog 에서 구현하였습니다.




이를 FPGA 에 프로그램한 결과는 다음과 같습니다:



Homework – ALU Implementation

주어진 truth table 을 사용하여 M=0 일 때의 ALU, 즉 logical bitwise operation 을 하는 ALU 를 Verilog 에서 구현해보았습니다. 해당 코드는 다음과 같습니다:



시뮬레이션 결과는 다음과 같습니다. ALU specification 의 내용에 모두 부합하는 결과가 나왔음을 확인하였습니다.

