Lab₁

學號: 109000205 姓名: 蕭皓隆

1. 實作過程

2-1:

利用 tempA 暫存 An 的運算結果;利用 tempB 暫存 Bn 的運算結果。n 為記錄目前第幾項。up_down 紀錄目前為往上數 or 往下數(up_down=0 往上數, up_down=1 往下數)。

```
8     reg [5:0] An, Bn, tempA, tempB;
9     reg [5:0] n;
10     reg up_down; //up=0, down=1;
```

在第一個 always block 裡面判斷 rst,若 rst=0 則進一步判斷 up_down 並進行 An 或Bn 的運算,做完運算後將 n+1。

```
always @(posedge clk or posedge rst) begin
20
              if(rst) begin
21
                  An = 0;
                  Bn = 6'd63;
22
23
                  n = 1;
24
                  up_down = 0;
25
              end
              else begin
27
                  if(!up_down) begin //up
28
                      if(An > n) begin
                           tempA = An - n;
                           An = tempA;
                           n = n + 1;
                      end
                      else begin
                           tempA = An + n;
                           An = tempA;
                           n = n + 1;
                      end
38
                  end
                  else begin //down
                      tempB = Bn - 2**(n-1);
                      Bn = tempB;
                      n = n + 1;
43
                  end
44
              end
         end
```

在第二個 always block 中則是判斷邊界條件,若 An==63 時代表要開始計算 Bn(往下數)並將 An 歸零以及將 n 調至正確的項數; Bn==0 時代表要開始計算 An(往上數)並將 Bn 回復至 63 以及將 n 調至正確的項數。

```
always @ (posedge clk) begin
              if(An == 6'd63) begin
                  up_down <= 1;
50
                  An <= 0;
                  Bn <= 6'd63;
                  n <= 1;
              end
              else if(Bn == 0) begin
                  up_down <= 0;
                  An <= 0;
                  Bn <= 6'd63;
                  n <= 1;
              end
              else begin
60
                  up_down <= up_down;
62
                  An \leq An;
                  Bn <= Bn;
                  n <= n;
              end
          end
```

最後一個 always block 則是依據往上數 or 往下數來決定要將 An 或是 Bn 給 output out。


2-1 testbench:

Instantiate module lab2_1 後利用 always 讓 clk 運作,接下來用 initial begin 給予測試訊號,並在不同時間點測試 rst 是否正常運作。

```
timescale 1ns/100ps
     module lab2_1_t;
         reg clk, rst;
         wire [5:0] out;
         lab2_1 c(.clk(clk), .rst(rst), .out(out));
         always #10 clk = ~clk;
         initial begin
             clk = 1'b1;
             rst = 1'b0;
              #75
             rst = 1'b1;
             #25
              rst = 1'b0;
20
             rst = 1'b1;
             #60
             rst = 1'b0;
         end
```

2-2:

利用 FSM 實作 moore machine,以下為 State Diagram:



使用 parameter 紀錄 4 個 states 的代號,state, next_state, pre_state 分別代表當前 狀態、下個狀態、上一個狀態。

```
timescale 1ns/100ps
1
     module lab2 2 (
         input clk,
         input rst,
         input carA,
         input carB,
         output reg [2:0] lightA,
         output reg [2:0] lightB);
11
         parameter S0 = 2'b00; //A : green, B : red;
         parameter S1 = 2'b01; //A : yellow, B : red;
         parameter S2 = 2'b10; //A : red, B : green;
         parameter S3 = 2'b11; //A : red, B : yellow;
         parameter unknown = 3'b111;
         reg [2:0] state, next state, pre state;
```

第一個 always block 偵測 rst 是否為 1,若不為 1 則隨 clk 進行狀態更新,使用 pre_state 紀錄的原因為若 pre_state == state 的話就代表已在此 state 停留至少(含)2 個 cycle 以上了。

```
always @(posedge clk, posedge rst) begin
              if(rst) begin
                   state <= S0;
20
21
                   pre state <= unknown;
22
              end
              else begin
23
24
                  pre_state <= state;</pre>
25
                   state <= next state;
26
              end
          end
```

最後一個 always block 則用來利用 case 來判斷狀態,由於是 moore machine,所以一進入 state 就給 lightA lightB output,並用 if 來判斷是否要切換狀態抑或是 unchanged。

```
always @(*) begin
29
             next_state = S0;
             case (state)
                  S0 : begin
                      lightA = 3'b001;
                      lightB = 3'b100;
                      if(!carA && carB && pre state == S0)
                          next state = S1;
                      else
                          next state = S0;
                  end
                  S1 : begin
                      lightA = 3'b010;
                      lightB = 3'b100;
42
                      next state = S2;
                  S2 : begin
                      lightA = 3'b100;
                      lightB = 3'b001;
                      if(carA && !carB && pre state == S2)
                          next state = S3;
                      else
                          next_state = S2;
                  S3 : begin
                      lightA = 3'b100;
                      lightB = 3'b010;
                      next state = S0;
                  default : begin
                      lightA = 3'b001;
                      lightB = 3'b100;
                      next state = S0;
                  end
             endcase
```

2. 學到的東西與遇到的困難

學到的東西:自己實作 FSM 真的可以學到蠻多東西,例如了解整體運作狀態以及自己畫出 state diagram,這些技能在很多地方都會重複使用到。

<u>遇到的困難:</u>剛開始會擔心自己沒有考慮到所有 state,以及擔心自己是否能真正實作出想像中的 finite state machine。

3. 想對老師或助教說的話

謝謝助教幫我們一對一 demo lab1 lab2 · 也謝謝助教以及老師積極回答我們的問

題!