AC 230V IN
F1
1.6A T
NT1
NTC 5R/2A
TR1 pri (ext)
L
L_F
L_TR
RV1
S20K275
PE
N
J3
J4
PWR_FLAG
GND
J5
CHASIS
J5 = puente unico GND -> chasis. PE (J3.3) sube al MISMO esparrago.
No hay pista de PE en la PCB: la corriente de falla no pasa por la
placa. Aprete y ensayo de continuidad en design-notes.md sec. 13.
SMPS_230V TAP
J7
1N4001
D12
LM2941CT/NOPB
U1
PWR_FLAG
VRAW+
C12
4700uF/25V
C1
4700uF/25V
C27
0.47uF
GND
+13V1
C17
22uF
ESR 8.66k
R5
RV2
1k
R6
1k
GNDREF
TP7
+13V1
D5
1N4001
D10: orientacion inferida (no confirmada por el DS), verificar contra
demo board LT3045EDD#PBF-624A antes de soldar (design-notes.md v2 S1.3).
U4
LT3045EDD#TRPBF
C19
10nF
D8
SMAJ15A
374
C15
22nF
R9
20k
C20
10nF
C23
10uF
C24
10uF
R15
20mOhm
R16
20mOhm
D10
5514
U5
LT3045EDD#TRPBF
+5V/RTN
J6
U1: setpoint 13.1V solo tiene +0.02V de margen: BAJAR RV2 a -12.9V
en bring-up. Valle minimo 13.46V (design-notes.md v2 S4.1).
+5V
GNDREF: isla de referencia -- SET, OUTS y divisores; unico puente JP1.
0.8 uVrms es dato de datasheet con el layout de la nota de aplicacion:
no se presume hasta medir con el LNA (spec S11.7).
OUTS de U4/U5 y U6/U7 van al nodo +12V/-12V real (no a GNDREF, pese
a la nota de arriba): el Kelvin fisico unico lo impone el PCB (Task 8).
JP1
GNDREF
GNDREF-GND
12VAC CT 2A
J1
SEC_A
SEC_B
BR1
DB207
C9
0.33uF
U3
LM7805
C10
100uF
C11
0.1uF
R3
680
D6
GRN
J6 = feed de +5V al modulo 2 (DAC + LCD, ~150 mA). Issue #8 opcion C:
conector aparte del bus a proposito. Rutear el retorno (J6.2) DEDICADO
hasta el punto de estrella, separado del retorno analogico hasta el
ultimo cm (design-notes.md sec. 10.1) -- el backlight va conmutado.
C2
4700uF/25V
C28
0.47uF
C13
4700uF/25V
TP8
-12V9
GNDREF
R8
1k
RV3
1k
C18
22uF
ESR 9.09k
R7
U2: el divisor R7+RV3/R8 ES la carga minima de 500uA del LM2991,
no subir esos valores (design-notes.md v2 S4.2/spec §3).
U6
LT3094EDD#PBF
C21
10nF
D9
SMAJ15A
C16
22nF
R10
20k
C22
10uF
C25
10uF
C26
10uF
R13
9.31k
R14
9.31k
R17
20mOhm
R18
20mOhm
D11
5514
U7
LT3094EDD#PBF
D11: orientacion inferida por analogia con D10/D13 (no hay cita del
DS del LT3094 -- design-notes.md v2 S4.4), verificar contra demo board.
Q1
BT169D
U2
LM2991T/NOPB
1N4001
D13
D7
BZX55C15
C14
100nF
R4
1k
TP1
VRAW+
TP2
VRAW-
TP3
+12V
TP4
-12V
TP5
+5V
TP6
GND
Bus +12V/-12V heredado de v1 (LED, J2, TP3/TP4, crowbar): reconectado
en Task 6 al ballast real de U4/U5 (+12V) y U6/U7 (-12V). Ya no es isla.
+12V
-12V
R1
2k2
D3
RED
R2
2k2
D4
YEL
BUS +12/G/G/-12
J2

Bus +12V/-12V heredado v1: isla hasta Task 6 (LT3045/LT3094 sobre +13V1/-12V9)
PE: J3.3 al esparrago de chasis; GND al mismo punto via J5 (S13)
Primario: fusible + MOV S20K275 + NTC soft-start + J7 (SMPS digital, spec S7)
Variante Europa: primario 230VAC/50Hz. Pre-reg LM2941/LM2991 -> +13V1/-12V9
SAM17 — Sintetizador analogico modular

Sheet: /		
File: sam17-power-v2.kicad_sch		
Title: Modulo 01 v2 — Alimentacion sub-uV, ±12 V / +5V		
Size: A2	Date: 2026-08-16	**Rev: A**
KiCad E.D.A. 10.0.3		Id: 1/1