

J5 = puente unico GND –> chasis. PE (J3.3) sube al MISMO esparrago.
No hay pista de PE en la PCB: la corriente de falla no pasa por la placa. Apriete y ensayo de continuidad en design–notes.md sec. 13.

D10: orientacion inferida (no confirmada por el DS), verificar contra demo board DC2491A/DC2624A antes de soldar (design–notes.md v2 S1.3).

U1: setpoint 13.1V. El trimmer RV2 compra margen de valle contra la medida real de la mula (design–notes.md v2 §1.5, margen +0.02V).

GNDREF: isla de referencia –– SET, OUTS y divisores; unico puente JP1.
0.8 uVrms es dato de datasheet con el layout de la nota de aplicacion: no se presume hasta medir con el LNA (spec S11.7).
OUTS de U4/U5 y U6/U7 van al nodo +12V/–12V real (no a GNDREF, pese a la nota de arriba): el Kelvin fisico unico lo impone el PCB (Task 8).

J6 = feed de +5V al modulo 2 (DAC + LCD, ~150 mA), issue #8 opcion C: conector aparte del bus a proposito. Rutear el retorno (J6.2) DEDICADO hasta el punto de estrella, separado del retorno analogico hasta el ultimo cm (design–notes.md sec. 10.1) – el backlight va conmutado.

U2: el divisor R7+RV3/R8 ES la carga minima de 500uA del LM2991 – no subir esos valores (design–notes.md v2 §1.2/spec §3).

D11: orientacion inferida por analogia con D10/D13 (no hay cita del DS del LT3094 –– design–notes.md v2 S1.4), verificar contra demo board.

Bus +12V/–12V heredado de v1 (LED, J2, TP3/TP4, crowbar): reconectado en Task 6 al ballast real de U4/U5 (+12V) y U6/U7 (–12V). Ya no es isla.

Bus +12V/–12V heredado v1: isla hasta Task 6 (LT3045/LT3094 sobre +13V1/–12V9)
PE: J3.3 al esparrago de chasis; GND al mismo punto via J5 (S13)
Primario: fusible + MOV S20K275 + NTC soft–start + J7 (SMPS digital, spec S7)
Variante Europa: primario 230VAC/50Hz. Pre–reg LM2941/LM2991 –> +13V1/–12V9
SAM17 – Sintetizador analogico modular
Sheet: /
File: sam17–power–v2.kicad_sch
Title: Modulo 01 v2 – Alimentacion sub–uV, ±12 V / +5V
Size: A2
Date: 2026–08–16
Rev: A
KiCad E.D.A. 10.0.3
Id: 1/1