Tomasulov algoritam

Drugi dinamički algoritam: Tomasulov algoritam


- * Razvijen u IBM i prvi put implementitan na IBM 360/91 1966, 3 godine nakon scoreboard u CDC 6600. (autor Robert Tomasulo)
- * Cilj:
 - postizanje visokih performansi bez specijalnih kompajlera
- * Kombinuje ključne elelmente Sc. šeme i tehnike preimenovanja registara radi eliminacije WAR i WAW hazarda.
 - jedna varijanta je da preimenovanje obavi kompajler, ali to zahteva veći broj registara opšte namene
 - IBM 360/91 je imao samo 4 FP registra (8 kod CDC 6600)
- * Današnje CPU arhitekture koje se mogu smatrati naslednicima IBM 360/91 koje implementiraju i koriste varijante Tomasulo Algoritma:

RISC CPUs: Alpha 21264, HP 8600, MIPS R12000, PowerPC G4, AMD Athlon, Pentium III, 4, Xeon,

IBM 360/91



Arhitektura staze podataka



Arhitektura staze podataka

- * Instrukcije se smeštaju u FIFO bafer, odakle se vrši izdavanje instrukcija
- * Svakoj funkcionalnoj jedinici (FU) je pridružena "rezervaciona stanica" koja upravlja radom FU i izvršenjem instrukcije.
- * rezervaciona stanica pamti instrukciju koja je izdata i čeka na izvršenje u FU, operande (vrednosti, a ne imena registara) ako su dostupni, ili imena FU koje će generisati rezultat.
- * load i store baferi pamte podatke ili adrese (u zavisnosti dokle se stiglo sa izvršenjem instrukcije) load i store baferi se ponašaju slično kao rezervacione stanice
 - load baferi
 - > pamte komponente efektivne adrese dok se ona ne izračuna
 - > pamte status aktivnih load instrukcija koje čekaju na pristup memoriji
 - > pamte rezultat load instrukcije koja čeka na CDB
 - Store buferi
 - > pamte komponente efektivne adrese dok se ona ne izračuna
 - pamti adresu i podatak koji treba da se upiše u memoriju

Arhitektura staze podataka-nast.

- * Svi rezultati, bilo da dolaze iz FP funkcionalnih jedinica ili load bafera, se smeštaju na CDB (Common data bus), koji dolazi do svih FP registara, rezervacionih stanica i store bafera.
- * Svakoj FU i load baferu je dodeljen jedinstveni 4-bitni tag (oznaka)
 - 1, 2, 3, 4, 5, 6 za load bufere
 - 8, 9 za jedinice koje ovavljaju množenje/deljenje
 - 10, 11, 12 za jedinice koje obavljaju sabiranje/oduzimanje
 - Tag 0 ukazuje na prisustvo validnog podataka u registru
- * CDB omogućava da sve FU koje čekaju na isti operand mogu jednovremeno da ga pribave, za razliku od Sc. trhnike gde se rezultat prvo upisuje u registre, kojima zatim sukcesivno pristupaju FU.
- * FP registri su povezani parom magistrala sa rezervacionim stanicama i jednom magistralom sa store baferima

Faze u izvršenju instrukcija

- * Issue instrukcija se pribavlja iz reda čekanja.
 - Ako je u pitanju FP operacija, instrukcija se izdaje ako postoji slobodna rezervaciona stanica i šalju se operandi, ako su u registrima.
 - Ako je u pitanju load ili store instrukcija, ona se izdaje ako postoji slobodan load ili store bafer
 - Ako nema slobodne rezervacione stanice ili load/store bafera onda postoji strukturni hazard i instrukcija se zaustavlja
 - u ovom koraku se vrši i proces preimenovanja registara
- * Execution (izvršenje) Ako neki operand nije dostupan, nadgleda se CDB.
 - Kada operand postane dostupan smešta se u odgovarajuću RS
 - Kada su oba operanda dostupna, izvršava se FP operacija
 - Vrši se provera RAW hazarda (čekanjem da operandi postanu dostupni razrešavaju se RAW hazardi)
 - Load i store zahtevaju dvostepeno izvršenje:
 - u prvom koraku se izračunava efektivna adresa. a zatim se pamti u load/store bafer
 - > Pribavljanje u load bafer se obavlja čim je memorijska jedinica raspoloživa
 - upisi u store bafere čekaju na podatak pre nego što se obavi upis u memoriju

Faze u izvršenju instrukcija

* Write result (upis rezultata) –

- ako je CDB slobodan, rezultat se upisuje na CDB, a odatle u registre i bilo koju FU koja čeka taj rezultat
- Normal data bus: data + destination ("go to" bus)
- Common data bus: data + source ("come from" bus)
 64 bits of data + 4 bits of Functional Unit source address
- označiti da je FU slobodna

Tomasulo i Scoreboard - razlike

- * Upravljanje *distribuirano* po Rezervacionim stanicama naspram centralizovanog upravljanja kod Scoreboard.
- FP registri opšte namene u instrukcijama su zamenjeni vrednostima (ako su dostupne) ili oznakama rezervacionih stanica (RS) koje će generisati rezultat:
 - Ovaj proces se zove preimenovanje registara
 - Izbegavaju se WAR, WAW hazardi.
 - Omogućava hardversko odmotavanje petlji.
 - Ima više RS nego registara opšte namene, što omogućava optimizacije koje kompajler ne može postići, pa se broj registara opšte namene ne javlja kao usko grlo.
- Rezultati instrukcija se prosledjuju FU iz RS preko Common Data Bus (CDB), (a ne preko registara),
- Load i Store se tretiraju kao FU sa svojim RS.


Upravljanje

- * Svaka rezervaciona stanica ima 6 polja:
 - Busy označava da li je RS i odgovarajuća FU slobodna
 - Op operacija koja treba da se izvrši (npr. + ili -)
 - Vj, Vk vrednosti izvornih operanada S1 i S2
 - > Store baferi imaju smo jedno V polje u kome se pamti rezultat koji treba da se upiše u memoriju
 - Qj, Qk rezervacione stanice koje koje generišu izvorne operande
 - ➤ nema ready flegova kao kod Sc; Qj,Qk=0 => ready
 - > store baferi imaju samo jedno Q polje za oznaku RS koja proizvodi rezultat


* Za load i store

- A adresna informacija za load ili store. U startu sadrži neposredni operand, zatim efektivnu adresu kada se izračuna
- * Register result status (status registra rezultata):
 - Qi ukazuje koja funkcionalna jedinica će izvršiti upis (ako postoji)
 - blanko ili 0 ako nema aktivne instrukcije koja će upisati rezultat (tj. podatak je prisutan u registru)

Tomasulo primer – clk 0




Tomasulo primer – clk 1



Register result status:



^{*} Prva load izdata



Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 ... F30
2 FU Load2 Load1

I druga load izdata (Za razliku od CDC 6600, više load može biti izdato)

```
Instruction status:
                                            Write
                                     Exec
                                    Comp Result
   Instruction
                         k
                              Issue
                                                                Busy
                                                                       Address
                                                                  Yes
                                                                        34+R2
   LD
             F6
                  34+
                         R2
                                1
                                      2--3
                                                         Load1
                                                                        45+R3
   LD
             F2
                  45+
                         R3
                                       3--
                                                         Load2
                                                                  Yes
   MULTD
                   F2
                         F4
             F0
                                                         Load3
                                                                  No
   SUBD
             F8
                   F6
                         F2
   DIVD
             F10
                   F<sub>0</sub>
                         F6
   ADDD
                   F8
                         F2
             F6
Reservation Stations:
                                       SI
                                             S2
                                                    RS
                                                           RS
                                       V_i
                                              Vk
                                                           Ok
            Time Name Busy
                               Op
                                                    Qi
                 Add1
                         No
                 Add2
                         No
                 Add3
                         Yes MULTD
                                            R(F4) Load2
                 Mult 1
                 Mult2
```

Register result status:

- MULT izdata za razliku od scoreboard
 - Napomena: imena registara su uklonjena ("preimenovana") u rezervacionim stanicama;
- Load1 okončana: ko čeka na rezultat Load1?

Instruction status: Write ExecIssue Comp Result Address Instruction kBusy LD 34 +2--3 4 No F6 **R**2 1 Load1 45+ LD F2 **R3** 3--4 Load2 Yes 45+R3 **MULTD** F0 F2 F4 Load3 No **SUBD** F8 F6 F2 DIVD F10 F0 F6 ADDD F6 F8 F2

SI

Reservation Stations:

Time Name	Busy	Op	V_j	Vk	Qj	Qk
Add1	Yes	SUBD	M(A1)			Load2
Add2	No					
Add3	No					
Mult1	Yes	MULTE)	R (F4)	Load2	
Mult2	No					

Register result status:

Clock		F0	F2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
4	FU	Mult1	Load2		M(A1)	Add1				

S2

RS

RS

- · SUBD izdata
- Load2 okončana; ko čeka na rezultat Load2?

Instruction	n sta	tus:			Exec	Write						
Instructio	n	\dot{J}	k	Issue	Comp	Result			Busy	Address		
LD	F6	34+	R2	1	23	4		Load1	No			
LD	F2	45+	R3	2	34	5		Load2	No			
MULTD	F0	F2	F4	3				Load3	No			
SUBD	F8	F6	F2	4								
DIVD	F10	$\mathbf{F0}$	F6	5								
ADDD	F6	F8	F2									
Reservatio	on St	ations	7.:		S1	<i>S2</i>	RS	RS				
	Time	Name	<u>Busy</u>	Op	Vj	Vk	Qj	Qk	_			
	2	Add1	Yes	SUBD	M(A1)	M(A2)						
		Add2	No									
		Add3	No									
	10	Mult1	Yes	MULTE	M(A2)	R(F4)						
		Mult2	Yes	DIVD		M(A1)	Mult1					
Register r	esult	statu	s:									
Clock				F0	F2	F4	<i>F6</i>	F8	F10	F12	•••	<i>F30</i>
5			FU	Mult1	M(A2)		M(A1)	Add1	Mult2			

· DIVD izdata, MULTD i SUBD dobijaju operande

Instructio	n sta	tus:			Exec	Write				
Instruction	n	j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	23	4		Load1	No	
LD	F2	45+	R3	2	34	5		Load2	No	
MULTD	F0	F2	F4	3	6			Load3	No	
SUBD	F8	F6	F2	4	6					
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6						
Reservation	on St	ations	7.		S1	<i>S2</i>	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
	1	Add1	Yes	SUBD	M(A1)	M(A2)				
		Add2	Yes	ADDD		M(A2)	Add1			
		Add3	No							
	9	Mult1	Yes	MULTD	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

Clock		F0	F2	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	•••	F30
6	FU	Mult1	M(A2)		Add2	Add1	Mult2			

- · ADDD je izdata za razliku od scoreboard -WAR hazard eliminisan preimenovanjem
- · MULTD i SUBD kreću sa izvršenjem

Instruction	Instruction	n stai	tus:			Exec	Write				
LD F2 45+ R3 2 34 5 Load2 No MULTD F0 F2 F4 3 6 SUBD F8 F6 F2 4 67 DIVD F10 F0 F6 5 ADDD F6 F8 F2 6 Reservation Stations: S1 S2 RS RS Time Name Busy Op Vj Vk Qj Qk 0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	Instruction	n	j	k	Issue	Comp	Result			Busy	Address
MULTD F0 F2 F4 3 6 Load3 No SUBD F8 F6 F2 4 67 DIVD F10 F0 F6 5 ADDD F6 F8 F2 6 S1 S2 RS RS Time Name Busy Op Vj Vk Qj Qk 0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	LD	F6	34+	R2	1	23	4		Load1	No	
SUBD F8 F6 F2 4 67 DIVD F10 F0 F6 5 ADDD F6 F8 F2 6 Reservation Stations: S1 S2 RS RS Time Name Busy Op Vj Vk Qj Qk Op Qk 0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	LD	F2	45+	R3	2	34	5		Load2	No	
DIVD F10 F0 F6 5 ADDD F6 F8 F2 6 Reservation Stations: S1 S2 RS Time Name Busy Op Vj Vk Qj Qk 0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	MULTD	F0	F2	F4	3	6			Load3	No	
ADDD F6 F8 F2 6 Reservation Stations: S1 S2 RS RS Time Name Busy Op Vj Vk Qj Qk 0 Add1 Yes SUBD M(A1) M(A2) Add1 Add2 Yes ADDD M(A2) Add1 Add3 No No No 8 Mult1 Yes MULTD M(A2) R(F4)	SUBD	F8	F6	F2	4	67					
Reservation Stations: S1 S2 RS RS Time Name Busy Op Vj Vk Qj Qk 0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	DIVD	F10	$\mathbf{F0}$	F6	5						
Time Name Busy Op Vj Vk Qj Qk 0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	ADDD	F6	F8	F2	6						
0 Add1 Yes SUBD M(A1) M(A2) Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)	Reservatio	on Ste	ations	5 :		S1	<i>S2</i>	RS	RS		
Add2 Yes ADDD M(A2) Add1 Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)		Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
Add3 No 8 Mult1 Yes MULTD M(A2) R(F4)		0	Add1	Yes	SUBD	M(A1)	M(A2)				
8 Mult1 Yes MULTD M(A2) R(F4)			Add2	Yes	ADDD		M(A2)	Add1			
			Add3	No							
Mult 2 Ves DIVD $M(A1)$ Mult 1		8	Mult1	Yes	MULTD	M(A2)	R(F4)				
With the second			Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 ... F30 FU Mult1 M(A2) Add2 Add1 Mult2

SUBD (Add1) okončana; ko čeka na rezultat?

```
Instruction status:
                                   Exec
                                          Write
                                   Comp Result
   Instruction
                        k
                            Issue
                                                             Busy
                                                                   Address
   LD
            F6
                  34+
                        R2
                               1
                                    2--3
                                            4
                                                       Load1
                                                               No
   LD
            F2
                  45 +
                        R3
                                    3--4
                                            5
                                                       Load2
                                                               No
   MULTD
                  F2
                        F4
                                     6--
            FO
                                                       Load3
                                                               No
   SUBD
            F8
                        F2
                               4
                                    6--7
                                            8
                  F6
   DIVD
            F10
                        F6
                  F0
   ADDD
            F6
                  F8
                        F2
Reservation Stations:
                                     SI
                                           S2
                                                  RS
                                                        RS
                                     V_i
                                           Vk
                                                        Ok
           Time Name Busy
                              Op
                                                  Qi
                 Add1
                        No
               2 Add2
                       Yes ADDD (M-M) M(A2)
                Add3
                        No
                       Yes MULTD M(A2) R(F4)
               7 Mult1
                Mult2
                       Yes
                             DIVD
                                          M(A1) Mult1
```

Register result status:

Clock F0F2F4*F*6 F8 F10F12 F30 8 FUMult1 M(A2)Add2 (M-M)Mult2

rezultat add1 je na CDB ADDD može da krene u izvršenje; MULTD se još uvek izvršava

Instructio	n stai	tus:			Exec	Write				
Instruction	n	j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	23	4		Load1	No	
LD	F2	45+	R3	2	34	5		Load2	No	
MULTD	F0	F2	F4	3	6			Load3	No	
SUBD	F8	F6	F2	4	67	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	9					
Reservatio	on St	ations	5.		S1	<i>S2</i>	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No							
	1	Add2	Yes	ADDD	(M-M)	M(A2)				
		Add3	No							
	6	Mult1	Yes	MULTE	M(A2)	R (F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

Clock *F4 F8 F10 F12 F30* F0F2*F6* Mult1 9 FUM(A2)Add2 (M-M)Mult2

MULTD i ADDD se još uvek izvršavaju

```
Instruction status:
                                    Exec
                                           Write
                                    Comp Result
                                                                     Address
   Instruction
                         k
                             Issue
                                                               Busy
   LD
                                     2--3
                                                                 No
             F6
                  34+
                        R2
                                1
                                             4
                                                        Load1
                                             5
   LD
             F2
                  45 +
                        R3
                                     3--4
                                                        Load2
                                                                 No
   MULTD
             F<sub>0</sub>
                  F2
                         F4
                                      6--
                                                        Load3
                                                                 No
   SUBD
            F8
                  F6
                        F2
                                4
                                     6--7
                                             8
   DIVD
            F10
                   F0
                        F6
   ADDD
             F6
                   F8
                        F2
                                     9--10
Reservation Stations:
                                      SI
                                             S2
                                                   RS
                                                          RS
                                      V_i
                                             Vk
                                                          Ok
           Time Name Busy
                              Op
                                                   Qi
                 Add1
                        No
               0 Add2
                        Yes ADDD (M-M) M(A2)
                 Add3
                        No
               5 Mult1
                        Yes MULTD M(A2) R(F4)
                 Mult2
                        Yes
                              DIVD
                                           M(A1) Mult1
```

Register result status:

Clock F0F2F4*F6* F8 *F10* F12 F30 10 FUMult1 M(A2)Add2 (M-M)Mult2

- Add2 okončana;
- · MULTD se još uvek izvršava

Instructio	n sta	tus:			Exec	Write				
Instruction	n	\dot{J}	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	23	4		Load1	No	
LD	F2	45+	R3	2	34	5		Load2	No	
MULTD	FO	F2	F4	3	6			Load3	No	
SUBD	F8	F6	F2	4	67	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	910	11				
Reservation	on St	ations	s:		S1	<i>S2</i>	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No							
		Add2	No							
		Add3	No							
	4	Mult1	Yes	MULTI	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 ... F30 11 FU Mult1 M(A2) (M-M+N (M-M) Mult2

 upis rezultata ADDD za razliku od scoreboard kod koga je postojao WAR hazard

```
Instruction status:
                                     Exec
                                            Write
                                                                Busy Address
                                     Comp Result
   Instruction
                         k
                              Issue
   LD
             F6
                   34 +
                         R2
                                      2--3
                                              4
                                                                  No
                                                         Load1
                  45 +
   LD
             F2
                         R3
                                      3--4
                                              5
                                                         Load2
                                                                  No
   MULTD
                   F2
                                       6--
             FO
                         F4
                                                         Load3
                                                                  No
   SUBD
             F8
                   F6
                         F2
                                      6--7
                                              8
   DIVD
            F10
                   F<sub>0</sub>
                         F6
                   F8
                         F2
   ADDD
             F6
                                      9--10
                                              11
Reservation Stations:
                                       SI
                                             S2
                                                    RS
                                                           RS
            Time Name Busy
                                       V_{i}
                                              Vk
                                                           Ok
                               Op
                                                    Oj
                 Add1
                         No
                 Add2
                         No
                 Add3
                         No
                3 Mult1
                         Yes MULTD M(A2) R(F4)
                 Mult2
                         Yes
                              DIVD
                                            M(A1) Mult1
```

Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 ... F30 12 FU Mult1 M(A2) (M-M+N(M-M)) Mult2

Još uvek traje izvršenje MULTD; DIVD čeka na rezultat

Exec

Instruction status:

```
Comp Result
                                                              Busy
                                                                    Address
   Instruction
                         k
                             Issue
                                                                No
   LD
            F6
                  34 +
                        R2
                                     2--3
                                                       Load1
                                             4
   LD
            F2
                 45+
                        R3
                                     3--4
                                             5
                                                       Load2
                                                               No
                        F4
                                     6--
   MULTD
            FO
                  F2
                                                       Load3
                                                               No
   SUBD
            F8
                        F2
                                    6--7
                                            8
                  F6
   DIVD
            F10
                  F<sub>0</sub>
                        F6
   ADDD
                  F8
                        F2
            F6
                                    9--10
                                            11
Reservation Stations:
                                     SI
                                            S2
                                                  RS
                                                         RS
                                      V_i
                                            Vk
           Time Name Busy
                              Op
                                                  Oj
                                                         Ok
                 Add1
                        No
                 Add2
                        No
                 Add3
                        No
               2 Mult1
                        Yes MULTD M(A2) R(F4)
                 Mult2
                             DIVD
                                          M(A1) Mult1
                        Yes
Register result status:
   Clock
                              F0
                                     F2
                                           F4
                                                  F6
                                                         F8
                                                              F10
                                                                      F12
                                                                                   F30
      13
                             Mult1
                                   M(A2)
                                               (M-M+N (M-M) Mult2
                        FU
```

Write

Još uvek traje izvršenje MULTD; DIVD čeka na rezultat

```
Instruction status:
                                           Write
                                    Exec
   Instruction
                         k
                             Issue
                                    Comp Result
                                                                Busy
                                                                      Address
   LD
             F6
                  34 +
                         R2
                                      2--3
                                              4
                                                         Load1
                                                                 No
   LD
                         R3
             F2
                  45 +
                                      3--4
                                              5
                                                         Load2
                                                                 No
                                      6--
   MULTD
             F<sub>0</sub>
                  F2
                         F4
                                                         Load3
                                                                 No
   SUBD
             F8
                   F6
                         F2
                                     6--7
                                              8
   DIVD
            F10
                   FO
                         F6
                   F8
                         F2
   ADDD
             F6
                                     9--10
                                             11
Reservation Stations:
                                      SI
                                             S2
                                                   RS
                                                          RS
                                       V_i
                                             Vk
            Time Name Busy
                               Op
                                                    Qj
                                                          Ok
                 Add1
                         No
                 Add2
                         No
                 Add3
                         No
                1 Mult1
                        Yes MULTD M(A2) R(F4)
                 Mult2
                        Yes
                              DIVD
                                           M(A1) Mult1
Register result status:
```

Još uvek traje izvršenje MULTD; DIVD čeka na rezultat

F0

Mult1

FU

F2

M(A2)

F4

F6

F8

(M-M+M (M-M) Mult2

F10

F12

F30

Clock

14

```
Instruction status:
                                    Exec
                                          Write
                                   Comp Result
                                                              Busy
                                                                    Address
   Instruction
                         k
                             Issue
                                                                No
   LD
            F6
                  34 +
                        R2
                                     2--3
                                             4
                                                       Load1
   LD
            F2
                 45+
                        R3
                                     3--4
                                             5
                                                       Load2
                                                               No
                        F4
                                    6--15
   MULTD
            FO
                  F2
                                                       Load3
                                                               No
   SUBD
            F8
                  F6
                        F2
                                     6--7
                                             8
   DIVD
            F10
                  F<sub>0</sub>
                        F6
   ADDD
                  F8
                        F2
                                            11
            F6
                               6
                                    10-Sep
Reservation Stations:
                                     SI
                                            S2
                                                  RS
                                                         RS
                                      V_i
                                            Vk
                                                         Ok
           Time Name Busy
                              Op
                                                  Qj
                 Add1
                        No
                 Add2
                        No
                 Add3
                        No
               0 Mult1
                        Yes MULTD M(A2) R(F4)
                 Mult2
                             DIVD
                                          M(A1) Mult1
                        Yes
Register result status:
   Clock
                              F0
                                     F2
                                           F4
                                                  F6
                                                         F8
                                                              F10
                                                                      F12
                                                                                   F30
```

(M-M+N (M-M) Mult2

MULTD okončava izvršenje, rezultat dostupan na CDB

M(A2)

Mult1

FU

15

```
Instruction status:
                                      Exec
                                             Write
   Instruction
                          k
                               Issue
                                      Comp Result
                                                                  Busy
                                                                         Address
                                                                    No
   LD
             F6
                   34 +
                          R2
                                       2--3
                                                4
                                                           Load1
   LD
                          R3
                                       3--4
                                                           Load2
             F2
                   45 +
                                                5
                                                                    No
   MULTD
                                       6--15
             F<sub>0</sub>
                   F2
                          F4
                                               16
                                                           Load3
                                                                    No
   SUBD
             F8
                    F6
                          F2
                                       6--7
                                                8
   DIVD
             F10
                    F<sub>0</sub>
                          F6
                    F8
                          F2
   ADDD
             F6
                                       9--10
                                               11
Reservation Stations:
                                        SI
                                               S2
                                                      RS
                                                             RS
                                        V_i
                                               Vk
            Time Name Busy
                                Op
                                                      Qj
                                                             Ok
                  Add1
                          No
                  Add2
                          No
                  Add3
                          No
                  Mult1
                          No
               40 Mult2
                         Yes
                               DIVD
                                      M*F4 M(A1)
```

Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 ... F30 16 FU M*F4 M(A2) (M-M+M(M-M) Mult2

Ostala je samo DIVD instrukcija (kreće u izvršenje)

preskočimo nekoliko clk ciklusa!

```
Instruction status:
                                           Write
                                     Exec
   Instruction
                         k
                              Issue
                                     Comp Result
                                                                Busy
                                                                      Address
                                                                  No
   LD
             F6
                  34 +
                         R2
                                      2--3
                                              4
                                                         Load1
   LD
             F2
                  45 +
                         R3
                                      3--4
                                                         Load2
                                              5
                                                                 No
   MULTD
                   F2
                                     6--15
             F<sub>0</sub>
                         F4
                                              16
                                                         Load3
                                                                 No
   SUBD
             F8
                   F6
                         F2
                                      6--7
                                              8
   DIVD
            F10
                                5
                                     17--
                   FO
                         F6
                   F8
                         F2
   ADDD
             F6
                                     9--10
                                              11
Reservation Stations:
                                      SI
                                             S2
                                                    RS
                                                           RS
                                       V_i
                                             Vk
            Time Name Busy
                               Op
                                                    Qj
                                                           Ok
                 Add1
                         No
                 Add2
                         No
                 Add3
                         No
                 Mult1
                         No
                1 Mult2
                        Yes
                              DIVD
                                     M*F4 M(A1)
Register result status:
```

F2

M(A2)

F4

F6

F8

(M-M+N(M-M) Mult2

F0

M*F4

F10

F12

F30

DIVD (Mult2) se još izvršava

FU

Clock


55

Instructio	n sta	tus:			Exec	Write					
Instruction	on	\dot{J}	k	Issue	Comp	Result			Busy	Address	
LD	F6	34+	R2	1	23	4		Load1	No		
LD	F2	45+	R3	2	34	5		Load2	No		
MULTD	F0	F2	F4	3	615	16		Load3	No		
SUBD	F8	F6	F2	4	67	8					
DIVD	F10	F0	F6	5	1756						
ADDD	F6	F8	F2	6	910	11					
Reservation	on St	ations	s:		S1	<i>S2</i>	RS	RS			
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
		Add1	No								
		Add2	No								
		Add3	No								
		Mult1	No								
	0	Mult2	Yes	DIVD	M*F4	M(A1)					
Register v	eogult	statu	c ·								

Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 ... F30
56 FU M*F4 M(A2) (M-M+N(M-M) Mult2

Mult2 je okončala izvršenje




Register result status:

Clock F8 F10F0F2F4 F6 F12 *F30* **56** FUM*F4 M(A2)(M-M+N(M-M))Mult2

ponovo imamo: In-order issue, out-of-order izvršenje i okončanje.

Scoreboard je okončao izvršenje u 62. ciklusu

Scoreboard



Tomasulo

	ı	Exec		Write	•
Issu	e (Comp	9.1	Resul	t
1		3		4	
2		4		5	
3		15		16	
4		7		8	
5		56		57	
6		10	\prod	11	

Zašto izvršenje sa scoreboard traje duže?
 Strukturni hazardi
 WAW i WAR hazardi
 nema forwarding-a

IBM 360/91 (Tomasulo) naspram CDC 6600 (scoreboard)

- Protočne Funkcionalne jedinice (6 load, 3 store, 3 +, 2 x/÷)
- * veličina prozora: ≤ 14 instrukcija
- * Nema izdavanja u slučaju strukturnih hazara
- * WAW: izbegavaju se preimenovanjem
- * WAR: izbegavaju se preimenovanjem
- * Emisija rezultata iz FU preko CDB (Implementira forwarding)
- * Upravljanje: rezervacione stanice (distribuirano)

- * Više FUs (nisu protočne) (1 load/store, 1 + , 2 x, 1 ÷)
- * ≤ 5 instrukcija
- * Nema izdavanja u slučaju strukturnih hazara
- * zaustavlja se izdavanje
- * zaustavlja se okončanje
- * Write/read registara (Forwarding *nije* podržan)
- * centralizovano u scoreboard

Upravljanje kod Tomasulovog algoritma

u tabeli registra rezultata označiti da će FU r generisati rezultat za registar D

Instruction status	Wait until	Action or bookkeepir
čeka se da ope postanu dostr		<pre>if (Register['S</pre>
Execute	(RS[r].Qj=0) and (RS[r].Qk=0)	None—operands are tabeli registra rezultata proveriti da li neka FU čeka na rezult;
Write result	Execution completed at r and CDB available	<pre>∀x(if (Register[x upisati rezultat u RS Register[x].Qi← 0 ∀x(if (RS[x].Qi← 0)); ∀x(if (RS[x].Qk=r) {RS[x].Vk← result; RS[x].Qk ← 0)); ∀x(if (Store[x].Qi= osloboditi FU esult; Store[x].Qi ← 0) RS[r].Busy← No</pre>

Hw odmotavanje petlje

* Prava snaga eliminisanja WAW i WAR hazarda kroz dinamičko preimenovanje registara najbolje se može videti na pimeru izvršenja petlje

```
    ➢ loop:
    ➢ MULD F4, F0, F2
    ➢ SD F4, 0(R1)
    ➢ SUBI R1, R1, #8
    ➢ BNEZ R1, Loop
```

- * Ako je predvidajanje da će se grananje obaviti, korišćenje RS će omogućiti da se više iteracija petlje izvršava jednovremeno
- * ovo se postiže bez promene koda
 - u suštini petlja se dinamički odmotava uz pomoć hw korišćenjem RS koje deluju kao dodatni registri

Usvajamo sledeće

- * množenje traje 4 clk.
- * prva load traje 8 clocks (recimo zbog keš promašaja)
- * druga load traje 4 clocks (pogodak).
- * inicijalno R1 = 80.
- * branch je predvidjen kao taken (obavlja se).
- * posmatramo izvršenje prve dve iteracije

Loop primer

Instructi	on statu	s:				Exec	Write				
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R 1				Load1	No		
1	MULTD	F4	F0	F2				Load2	No		
1	SD	F4	0	R 1				Load3	No		
2	LD	F0	0	R1				Store 1	No		
2	MULTD	F4	F0	F2				Store2	No		
2	SD	F4	0	R 1				Store3	No		
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	No						SUBI	R 1	R 1	#8
	Mult2	No						BNEZ	R1	Loop	
Register	result st	tatus									
Clock	R1	_	F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	F12	• • •	F30
0	80	Fu									

Instructi	on statu	s:				Exec	Write				
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2				Load2	No		
1	SD	F4	0	R1				Load3	No		
2	LD	F0	0	R1				Store1	No		
2	MULTD	F4	$\mathbf{F0}$	F2				Store2	No		
2	SD	F4	0	R1				Store3	No		
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	No						SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	
Register	result st	atus									
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	F12	•••	<i>F30</i>
1	80	Fu	Load1								


Instruction status: Exec Wri											
ITER	Instruct	ion	j	k	Issue	Comp	Result	_	Busy	Addr	Fu
1	LD	F0	0	R1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	No		
1	SD	F4	0	R 1				Load3	No		
2	LD	F0	0	R 1				Store1	No		
2	MULTD	F4	F0	F2				Store2	No		
2	SD	F4	0	R1				Store3	No		
Reservation Stations:					S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8
	Mult2	No						BNEZ	R1	Loop	
Register	result st	tatus									
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	• • •	F30

Mult1

MULTD izdata

80


Fu



Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
3	80	Fu	Load1		Mult1						

- * Izdata je SD
- * implicitno preimenovanje: u MULT1 ne figurišu imena registara

Sta to fizički znači?



Common Data Bus (CDB)

Instructi	on statu	s:				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1			Load1	Yes	80		
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	No			
2	LD	F0	0	R1				Store 1	Yes	80	Mult1	
2	MULTD	F4	F0	F2				Store2	No			
2	SD	F4	0	R1				Store3	No			
Reservat			S1	<i>S2</i>	RS							
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Register	result si	tatus										
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	•••	<i>F30</i>	

Mult1

* izdavanje SUBI Instrukcije

80 Fu Load1

Instructi		Write									
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R 1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	No		
1	SD	F4	0	R 1	3			Load3	No		
2	LD	F0	0	R 1				Store 1	Yes	80	Mult1
2	MULTD	F4	F0	F2				Store2	No		
2	SD	F4	0	R 1				Store3	No		
Reservat	tion Stat			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	—
Register	result st	tatus									
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	•••	F30

Mult1

* i, BNEZ instrukcije

72

5

Fu Load1

Instructi	on statu	s:			Write							
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R 1	1			Load1	Yes	80		
1	MULTD	F4	F0	F2	2			Load2	Yes	72		
1	SD	F4	0	R 1	3			Load3	No			_
2	LD	F0	0	R 1	6			Store 1	Yes	80	Mult1	
2	MULTD	F4	F0	F2				Store2	No			
2	SD	F4	0	R 1				Store3	No			
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1 •	←
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Register	result si	tatus										
Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30	-
_		_										1

* Izdaje se sledeća LD; u F0 se nikad ne upiše rezultat Load1 sa lokacije 80

Mult1

Loop Example Cycle 7

Instructi	ion statu	<i>s</i> :			Write							
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1			Load1	Yes	80		
1	MULTD	F4	F0	F2	2			Load2	Yes	72		
1	SD	F4	0	R1	3			Load3	No			
2	LD	F0	0	R1	6			Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	No			
2	SD	F4	0	R1				Store3	No			
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8	
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R 1	Loop		
Register result status												
Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>	
7	72	Fu	Load2		Mult2							


* Izadje se i druga MULTD; Registarski fajl potpuno izolovan od iteracije 1 (u F0 se nikad ne upiše rezultat Load1, u F4 se nikad ne upiše rezultat MUL1)

Loop Example Cycle 8

Instructi	on statu	s:		Write							
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R1	3			Load3	No		
2	LD	F0	0	R1	6			Store 1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R1	8			Store3	No		
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R1	Loop	
Register	result st	tatus									
Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
8	72	Fu	Load2		Mult2						

* Izdata je i druga SD; prva i druga iteracija se potpuno preklapaju

Sta to fizički znači?



Common Data Bus (CDB)

Instructi	ion statu	<i>s</i> :				Exec	Write				
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9		Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R1	3			Load3	No		
2	LD	F0	0	R1	6			Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reservation Stations:					S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R 1	R 1	#8
	Mult2	Yes	Multd	R(F2) Load2				BNEZ	R1	Loop	
D • (1.	, ,									

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
9	72	Fu	Load2		Mult2						

- * Load1 okončana: ko čeka na rezultat?
- * izdavanje SUBI

Instructi	on statu	s:				Exec	Write				
ITER	Instruct	ion	j	k	Issue	Comp	Result	_	Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R 1	3			Load3	No		
2	LD	F0	0	R 1	6	10		Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
4	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R 1	#8
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R1	Loop	4

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
10	64	Fu	Load2		Mult2						

- * Load2 okončana: ko čeka rezultat?
- * izdavanje BNEZ

Instructi	on statu				Exec	Write						
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R 1	8			Store3	No			
Reservation Stations:					S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
3	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R 1	R1	#8	
4	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R 1	Loop		
Register	Register result status											

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
11	64	Fu	Load3		Mult2						

* sledeća load u sekvenci (iz treće iteracije)

Loop Example Cycle 12

Instructi	on statu	s:				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		_
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R1	8			Store3	No			
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	←
	Add3	No						SD	F4	0	R1	
2	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R 1	#8	
3	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop		
Register	result si	tatus										
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	• • •	<i>F30</i>	

* zašto se ne izdaje treća MULD?

Mult2

Fu Load3

12

64

Loop Example Cycle 13

Instructi	on statu	<i>s</i> :			Write							
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R 1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R1	8			Store3	No			
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2 <	—
	Add3	No						SD	F4	0	R1	
1	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R 1	R 1	#8	
2	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop		
Register	result st	tatus										
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	<i>F30</i>	

Mult1 i Mult2 su još aktivne. Zašto se ne izdaje treća SD?

Mult2

Fu Load3

13

64

Instructi	on statu				Exec	Write						
ITER	Instructi	ion	j	k	Issue (Сотр	Result	_	Busy	Addr	Fu	
1	LD	F0	0	R 1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2	14		Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R 1	8			Store3	No			
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
0	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R 1	R 1	#8	
1	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop		
Register	1 Mult2 Yes Multd M[72] R(F2) BNEZ R1 Loop egister result status											

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
14	64	Fu	Load3		Mult2						

* Mult1 okončana. ko čeka?

Instructi	ion statu				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Сотр	Result	_	Busy	Addr	Fu
1	LD	F0	0	R 1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R1	3			Load3	Yes	64	
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15		Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	No						SUBI	R 1	R 1	#8
0	Mult2	Yes	Multd	M[72]	R (F2)			BNEZ	R1	Loop	

Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
15	64	Fu	Load3		Mult2						

- * Mult1 slobodna;
- * Mult2 okončana. ko čeka?

Instructi	on statu	<i>s</i> :				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Comp	Result	_	Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2	14	15	Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	[80]*R2	
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2	
2	SD	F4	0	R 1	8			Store3	No			
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Register	egister result status											

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
16	64	Fu	Load3		Mult1						

*MULTD iz treće iteracije se izdaje (FU Mult1 aktivna)

Instructi	Instruction status:						Write				
ITER	Instructi	ion	\dot{J}	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R 1	3			Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8			Store3	Yes	64	Mult1
Reservation Stations:					S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	
Register	result st	tatus									

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
17	64	Fu	Load3		Mult1						

Instructi	on statu	<i>s</i> :				Exec	Write				
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R 1	3	18		Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8			Store3	Yes	64	Mult1
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	
D • .	7.										

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
18	64	Fu	Load3		Mult1						

Instructi	on statu	s:				Exec	Write				
ITER	Instruct	ion	\dot{J}	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R 1	3	18	19	Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store 1	No		
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8	19		Store3	Yes	64	Mult1
Reservation Stations:				S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	•
Register	rosult si	tatus									

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
19	64	Fu	Load3		Mult1						

Instructi	ion statu	s:		Write								
ITER	ITER Instruction j					Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2	14	15	Load2	No			
1	SD	F4	0	R 1	3	18	19	Load3	Yes	64		
2	LD	F0	0	R 1	6	10	11	Store1	No			
2	MULTD	F4	F0	F2	7	15	16	Store2	No			
2	SD	F4	0	R 1	8	19	20	Store3	Yes	64	Mult1	
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R 1	
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R 1	R1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Dogiston	110001/14 01	tatara										

Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	F12	•••	F30
20	64	Fu	Load3		Mult1						

Ponovo imamo izdavanje po redosledu, izvršenje i okončanje van redosleda pribavljanja

Zašto Tomasulo može da preklapa iteracije petlje?

* Preimenovanje registara

- Različite iteracije koriste različite fizičke destinacije za registre (dinamičko odmotavanje petlje)
- imena registara zamenjena imenima RS koje generišu rezultat
- efektivno povećava veličinu registarskog fajla