Tomasulov algoritam

Hardversko odmotavanje petlji

Hw odmotavanje petlje

* Prava snaga eliminisanja WAW i WAR hazarda kroz dinamičko preimenovanje registara najbolje se može videti na pimeru izvršenja petlje

```
    ➢ loop:
    ➢ MULD F4, F0, F2
    ➢ SD F4, 0(R1)
    ➢ SUBI R1, R1, #8
    ➢ BNEZ R1, Loop
```

- * Ako je predvidajanje da će se grananje obaviti, korišćenje RS će omogućiti da se više iteracija petlje izvršava jednovremeno
- * ovo se postiže bez promene koda
 - u suštini petlja se dinamički odmotava uz pomoć hw korišćenjem RS koje deluju kao dodatni registri

Usvajamo sledeće

- * množenje traje 4 clk.
- * prva load traje 8 clocks (recimo zbog keš promašaja)
- * druga load traje 4 clocks (pogodak).
- * inicijalno R1 = 80.
- * branch je predvidjen kao taken (obavlja se).
- * posmatramo izvršenje prve dve iteracije

Loop primer

Instructi	on statu	s:				Exec	Write				
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R 1				Load1	No		
1	MULTD	F4	F0	F2				Load2	No		
1	SD	F4	0	R 1				Load3	No		
2	LD	F0	0	R1				Store 1	No		
2	MULTD	F4	F0	F2				Store2	No		
2	SD	F4	0	R 1				Store3	No		
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	No						SUBI	R 1	R 1	#8
	Mult2	No						BNEZ	R1	Loop	
Register	result st	tatus									
Clock	R1	_	F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	F12	• • •	F30
0	80	Fu									

Instructi	on statu	s:				Exec	Write				
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2				Load2	No		
1	SD	F4	0	R1				Load3	No		
2	LD	F0	0	R1				Store1	No		
2	MULTD	F4	$\mathbf{F0}$	F2				Store2	No		
2	SD	F4	0	R1				Store3	No		
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	No						SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	
Register	result st	atus									
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	F12	•••	F30
1	80	Fu	Load1								


Instructi		Write									
ITER	Instruct	ion	j	k	Issue	Comp	Result	_	Busy	Addr	Fu
1	LD	F0	0	R1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	No		
1	SD	F4	0	R 1				Load3	No		
2	LD	F0	0	R 1				Store1	No		
2	MULTD	F4	F0	F2				Store2	No		
2	SD	F4	0	R1				Store3	No		
Reservation Stations:					S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8
	Mult2	No						BNEZ	R1	Loop	
Register	result st	tatus									
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	• • •	F30

Mult1

MULTD izdata

80

Fu




Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
3	80	Fu	Load1		Mult1						

- * Izdata je SD
- * implicitno preimenovanje: u MULT1 ne figurišu imena registara

Sta to fizički znači?



Common Data Bus (CDB)

Instructi	on statu		Write									
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1			Load1	Yes	80		
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	No			
2	LD	F0	0	R1				Store 1	Yes	80	Mult1	
2	MULTD	F4	F0	F2				Store2	No			
2	SD	F4	0	R1				Store3	No			
Reservat			S1	<i>S2</i>	RS							
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Register	result si	tatus										
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	•••	<i>F30</i>	

Mult1

* izdavanje SUBI Instrukcije

80 Fu Load1

Instructi	on statu	s:		Write							
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R 1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	No		
1	SD	F4	0	R 1	3			Load3	No		
2	LD	F0	0	R 1				Store 1	Yes	80	Mult1
2	MULTD	F4	F0	F2				Store2	No		
2	SD	F4	0	R 1				Store3	No		
Reservat	tion Stat			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	—
Register	result st	tatus									
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	•••	F30

Mult1

* i, BNEZ instrukcije

72

5

Fu Load1

Instructi	on statu	s:			Write							
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R 1	1			Load1	Yes	80		
1	MULTD	F4	F0	F2	2			Load2	Yes	72		
1	SD	F4	0	R 1	3			Load3	No			_
2	LD	F0	0	R 1	6			Store 1	Yes	80	Mult1	
2	MULTD	F4	F0	F2				Store2	No			
2	SD	F4	0	R 1				Store3	No			
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1 •	←
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Register	result si	tatus										
Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30	-
_		_										1

* Izdaje se sledeća LD; u F0 se nikad ne upiše rezultat Load1 sa lokacije 80

Mult1

Loop Example Cycle 7

Instructi	on statu	<i>s</i> :			Write							
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1			Load1	Yes	80		
1	MULTD	F4	F0	F2	2			Load2	Yes	72		
1	SD	F4	0	R1	3			Load3	No			_
2	LD	F0	0	R1	6			Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	No			
2	SD	F4	0	R1				Store3	No			
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	←
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R 1	R1	#8	
	Mult2	Yes	Multd		R (F2)	Load2		BNEZ	R1	Loop		
Register	Register result status											
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30	_
7	72	Fu	Load2		Mult2							


* Izadje se i druga MULTD; Registarski fajl potpuno izolovan od iteracije 1 (u F0 se nikad ne upiše rezultat Load1, u F4 se nikad ne upiše rezultat MUL1)

Loop Example Cycle 8

Instructi	on statu	s:		Write							
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1			Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R1	3			Load3	No		
2	LD	F0	0	R1	6			Store 1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R1	8			Store3	No		
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R1	Loop	
Register	result st	tatus									
Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
8	72	Fu	Load2		Mult2						

* Izdata je i druga SD; prva i druga iteracija se potpuno preklapaju

Sta to fizički znači?



Common Data Bus (CDB)

Instructi	on statu	<i>s</i> :				Exec	Write				
ITER	Instruct	ion	\dot{J}	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R 1	1	9		Load1	Yes	80	
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R 1	3			Load3	No		
2	LD	F0	0	R 1	6			Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reservation Stations:					S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8
	Mult2	Yes	Multd	R(F2) Load2				BNEZ	R 1	Loop	
Pagistar	regult a	tatus									

Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
9	72	Fu	Load2		Mult2						

- * Load1 okončana: ko čeka na rezultat?
- * izdavanje SUBI

Instructi	on statu	s:				Exec	Write				
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R 1	3			Load3	No		
2	LD	F0	0	R 1	6	10		Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
4	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R 1	#8
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R1	Loop	4

Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
10	64	Fu	Load2		Mult2						

- * Load2 okončana: ko čeka rezultat?
- * izdavanje BNEZ

Instructi	on statu				Exec	Write						
ITER	Instructi	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R 1	8			Store3	No			
Reservation Stations:					S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
3	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R 1	R1	#8	
4	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R 1	Loop		
Register	Register result status											

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
11	64	Fu	Load3		Mult2						

* sledeća load u sekvenci (iz treće iteracije)

Loop Example Cycle 12

Instructi	on statu	s:				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		_
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R1	8			Store3	No			
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	←
	Add3	No						SD	F4	0	R1	
2	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R 1	#8	
3	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop		
Register	result si	tatus										
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	<i>F10</i>	<i>F12</i>	• • •	<i>F30</i>	

* zašto se ne izdaje treća MULD?

Mult2

Fu Load3

12

64

Loop Example Cycle 13

Instructi	on statu	<i>s</i> :			Write							
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R 1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2			Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R1	8			Store3	No			
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2 <	—
	Add3	No						SD	F4	0	R1	
1	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R 1	R 1	#8	
2	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop		
Register	result st	tatus										
Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	<i>F30</i>	

Mult1 i Mult2 su još aktivne. Zašto se ne izdaje treća SD?

Mult2

Fu Load3

13

64

Instructi	on statu				Exec	Write						
ITER	Instructi	ion	j	k	Issue (Сотр	Result	_	Busy	Addr	Fu	
1	LD	F0	0	R 1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2	14		Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1	
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2	
2	SD	F4	0	R 1	8			Store3	No			
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
0	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R 1	R 1	#8	
1	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop		
Register	1 Mult2 Yes Multd M[72] R(F2) BNEZ R1 Loop egister result status											

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
14	64	Fu	Load3		Mult2						

* Mult1 okončana. ko čeka?

Instructi	ion statu				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Сотр	Result	_	Busy	Addr	Fu
1	LD	F0	0	R 1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R1	3			Load3	Yes	64	
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15		Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	No						SUBI	R 1	R 1	#8
0	Mult2	Yes	Multd	M[72]	R (F2)			BNEZ	R1	Loop	

Register result status

Clock	R1		<i>F0</i>	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
15	64	Fu	Load3		Mult2						

- * Mult1 slobodna;
- * Mult2 okončana. ko čeka?

Instructi	on statu	<i>s</i> :				Exec	Write					
ITER	Instruct	ion	j	k	Issue	Comp	Result	_	Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2	14	15	Load2	No			
1	SD	F4	0	R1	3			Load3	Yes	64		
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	[80]*R2	
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2	
2	SD	F4	0	R 1	8			Store3	No			
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Register	egister result status											

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
16	64	Fu	Load3		Mult1						

*MULTD iz treće iteracije se izdaje (FU Mult1 aktivna)

Instructi	Instruction status:						Write				
ITER	Instructi	ion	\dot{J}	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R 1	3			Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8			Store3	Yes	64	Mult1
Reservation Stations:					S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	
Register	result st	tatus									

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	• • •	F30
17	64	Fu	Load3		Mult1						

Instructi	Instruction status:					Exec	Write				
ITER	Instruct	ion	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R 1	3	18		Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8			Store3	Yes	64	Mult1
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	
D • .	7.										

Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
18	64	Fu	Load3		Mult1						

Instructi	on statu				Exec	Write					
ITER	Instruct	ion	\dot{J}	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R 1	3	18	19	Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store 1	No		
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8	19		Store3	Yes	64	Mult1
Reservat	tion Stat	ions:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R 1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R 1	Loop	•
Register	egister result status										

Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	<i>F30</i>
19	64	Fu	Load3		Mult1						

Instructi	nstruction status:					Exec Write						
ITER	Instruct	ion	\dot{J}	k	Issue	Comp	Result		Busy	Addr	Fu	
1	LD	F0	0	R1	1	9	10	Load1	No			
1	MULTD	F4	F0	F2	2	14	15	Load2	No			
1	SD	F4	0	R 1	3	18	19	Load3	Yes	64		
2	LD	F0	0	R 1	6	10	11	Store1	No			
2	MULTD	F4	F0	F2	7	15	16	Store2	No			
2	SD	F4	0	R 1	8	19	20	Store3	Yes	64	Mult1	
Reserva	tion Stat	ions:			S1	<i>S2</i>	RS					
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:				
	Add1	No						LD	F0	0	R1 🕶	
	Add2	No						MULTD	F4	F0	F2	
	Add3	No						SD	F4	0	R1	
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R 1	R1	#8	
	Mult2	No						BNEZ	R 1	Loop		
Dogiston	Designary regult status											

Register result status

Clock	R1		F0	<i>F2</i>	<i>F4</i>	<i>F6</i>	F8	F10	F12	•••	F30
20	64	Fu	Load3		Mult1						

Ponovo imamo izdavanje po redosledu, izvršenje i okončanje van redosleda pribavljanja

Zašto Tomasulo može da preklapa iteracije petlje?

* Preimenovanje registara

- Različite iteracije koriste različite fizičke destinacije za registre (dinamičko odmotavanje petlje)
- imena registara zamenjena imenima RS koje generišu rezultat
- efektivno povećava veličinu registarskog fajla

Superskalarni i VLIW procesori


Ciljevi SS i VLIW


- * Tehnika odmotavanja petlje ima za cilj da poveća količinu raspoloživog ILP-a
- * Scoreboard i Tomasulo tehnike imaju za cilj da postignu idealni CPI od 1inst/clk
- * BPB i BTB imaju zacilj da redukuju kašnjenje uzrokovano naredbama grananja
- * CPI ne može biti <1 ako se pribavlja i izdaje jedna instrukcija u clk ciklusu
- * Da bi se CPI dalje redukovao potrebno je pribaviti i izdati više od jedne instrukcije u jednom clk ciklusu.
 - Rad superskalarnih (SS) i VLIW (Very Long Instruction Word) procesora se zasniva na ovoj ideji


SS i VLIW

- * SS procesori mogu da izdaju različit broj instrukcija po clk ciklusu
 - Kod tipičnog SS procesora hw može da izda od 1 do 8 instrukcija u jednom clk ciklusu (u zavisnosti od raspoloživog ILP-a)
 - SS procesori mogu da koriste statičko planiranje izvršenja instrukcija (uz pomoć kompajlera) ili dinamičko zasnovano na Sc tehnici i Tomasulovom algoritmu
 - > IBM PowerPC, Sun UltraSparc, DEC Alpha, HP 8000, MIPS 10000, AMD K5
- * VLIW (zovu se još i EPIC Explicitly Parallel Instruction Computer) izdaje fiksni broj instrukcija koje su formatirane kao jedna velika instrukcija ili kao fiksni instrukcioni paket. (paralelne instrukcije su grupisane u blokove)
 - VLIW su po definiciji sa statičkim planiranjem izvršenja instrukcija
 - > Intel Itanium


Superskalarni i VLIW procesori








Superskalarni procesori



VLIW procesori



SS primer

Loop: LD F0,0(R1)

ADDD F4,F0,F2

SD 0(R1),F4

SUBI R1,R1,#8

BNEZ R1,Loop

Instrukcija koja generiše rezultat	Instrukcija koja koristi rezultat	Latentnost u Clk
FP ALU operacija	druga FP ALU operacija	3
FP ALU operacija	Store double (SD)	2
Load double (LD)	FP ALU operacija	1
Load double (LD)	Store double (SD)	0

Latencije FP operacija

SS primer

- Instrukcije koje se mogu jednovremeno izdavati moraju biti nezavisne
- * U toku jednog clk ciklusa samo jedno obraćanje memoriji je moguće
 - Ako neka instrukcija u nizu zavisi od neke prethodne ili ne zadovoljava kriterijum za izdavanje, samo instrukcije koje joj prethode biće izdate
- * PRIMER: izdavanje dve instrukcije
 - Prva: Jedna load/store/branch/integer-ALU op.
 - **Druga**: Jedna floating-point op.
 - Uvek je prva instrukcija u paru Integer instrukcija
 - Druga instrukcija se može izdati samo ako se prva može izdati
 - Izdavanje Integer instrukcije paralelno sa FP operacijom je mnogo manje zahtevno od izdavanja dve proizvoljne instrukcije – koriste različite funkcionalne jedinice i različite skupove registara (problem može da nastupi ako su u pitanju load i store u FP registe)

SS primer

- * Latentnost load je 1 clk, pa se kod SS procesora rezultat load ne može koristiti u istom i narednom clk ciklusu (tj. u naredne 3 instrukcije)
- * Kašnjenje za branch takodje može biti 3 instrukcije, jer branch mora biti prva u paru
- * Za odabrani primer potrebno je 5 puta odmotati petlju da bi se izbeglo zaustavljanje protočnog sistema kod SS procesora (kod skalarnog 4 puta)

Instruction type		Pipe stages							
Integer instruction	IF	ID	EX	MEM	WB				
FP instruction	IF	ID	EX	MEM	WB				
Integer instruction		IF	ID	EX	MEM	WB			
FP instruction		IF	ID	EX	MEM	WB			
Integer instruction			IF	ID	EX	MEM	WB		
FP instruction			IF	ID	EX	MEM	WB		
Integer instruction				IF	ID	EX	MEM	WB	
FP instruction				IF	ID	EX	MEM	WB	

FIGURE 4.26 Superscalar pipeline in operation.

Odmotavanje petlje koje minimizira zastoje kod skalarnog procesora

```
1 Loop: LD \mathbf{F0}, 0 (R1)
2
       LD
             F6, -8(R1)
3
      LD
             F10,-16(R1)
4
      LD
             F14,-24(R1)
5
      ADDD F4, F0, F2
6
      ADDD F8, F6, F2
7
      ADDD F12,F10,F2
8
             F16,F14,F2
      ADDD
       SD
             0(R1),F4
10
             -8 (R1), F8
       SD
12
       SUBI R1,R1,#32
11
       SD
             16(R1),F12
13
      BNEZ
             R1,LOOP
14
       SD
             8 (R1), F16
```

LD to ADDD: 1 Cycle ADDD to SD: 2 Cycles

14 clk ciklusa, ili 3.5 po iteraciji

Superskalarno izvršenje

	Inte	ger instruction	FP instruction	Clock cycle
Loop:	LD	F0,0(R1)		1
	LD	F6,-8(R1)		2
	LD	F10,-16(R1)	ADDD F4,F0,F2	3
	LD	F14,-24(R1)	ADDD F8,F6,F2	4
	LD	F18,-32(R1)	ADDD F12,F10,F2	5
	SD	0(R1),F4	ADDD F16,F14,F2	6
	SD	-8(R1),F8	ADDD F20,F18,F2	7
	SD	-16(R1),F12		8
	SUB	I R1,R1,#40		10
	SD	16(R1),F16		9
	BNE	Z R1,LOOP		11
	SD	8(R1),F20		12
* 12 cll	k, ili 2	2.4 clk po iteraciji		

Primeri nekih SS procesora

* PowerPC 604

- six independent execution units:
 - > Branch execution unit
 - Load/Store unit
 - ➤ 3 Integer units
 - > Floating-point unit
- in-order issue
- register renaming

* Power PC 620

provides in addition to the 604 out-of-order issue

* Pentium

- three independent execution units:
 - ➤ 2 Integer units
 - > Floating point unit
- in-order issue


VLIW

- * Upravljanje se ostvaruje veoma dugim instrukcijama
 - Instrukcija sadrži upravljačko (control) polje za svaku od funkcionalnih jedinica
- * Dužina instrukcije zavisi od
 - Broja funkcionalnih jedinica (5-30 FU)
 - Dužine polja control za svaku FU je 16-32 bita.
 - > Dužina instrukcije od 256 do 1024 bita
- * Planiranje izvršenja instrukcija (tj. Formiranje duge instrukcije) se obavlja softverski (kompajler)
- * Manja hardverska kompleksnost se može iskoristiti
 - Da se poveća učestanost kojom se taktuje procesor (clock rate)
 - Poveća nivo paralelizma kroz ugradnju većeg broja FU

* Mane:

- u proseku samo jedan broj upravljačkih (control) polja se realno koristi (prazna polja se popunjavaju NOP operacijama).
- Složeni kompajleri
 - > Kompajler mora da vodi računa o hardverskim detaljima
 - Broj FU, latentnost FU, period iniciranja FU,...
 - Keš promašaji: kompajler mora da uzme u obzir najgori mogući slučaj
- Zavisnost kompajlera od hardvera sprečava korišćenje istog kompajlera za familiju VLIW procesora

VLIW: Very Long Instruction Word



- * Više operacija u jednom instrukcionom paketu
- * Svako polje u instrukcionom paketu je za fiksnu FU
- * Latencije FU su konstantne
- * Izmedju instrukcija koje se nalaze u jednom paketu nema nikakvih zavisnosti

VLIW primer

- * Neka instrukcioni paket ima 5 instrukcija
 - 2 FP, 2 Memory, 1 branch/integer
- * Kompajler detektuje sve hazrde
 - po definiciji sve instrukcje koje kompjler postavi u jednu veliku instrukciju (paket) su nezavisne, tj. mogu se paralelno izvršavati
- * Svi slotovi u instrukcionom paketu ne moraju biti uvek popunjeni

Odmotavanje petlje i VLIW

Memory	Memory	FP	FP	Int. op/	llock
reference 1	reference 2	operation 1	op. 2	branch	
LD(F ₀ , 0 (R ₁)	LD F6, –8 (R1)				1
LD F10, –16 (R1)	LD F14, –24 (R1)				2
LD F18, -32 (R1)	LD F22, -40 (R1)	ADDD F4, F0, F2	ADDD F8, F6, F2		3
LD F26, –48 (R1)		ADDD F12, F10, F2	ADDD F16, F14, F2		4
		ADDD F20, F18, F2	ADDD F24, F22, F2		5
SD 0 (R1), F4	SD –8 (R1), F8	ADDD F28, F26, F2			6
SD –16 (R1), F12	SD –24 (R1), F16				7
SD –32 (R1), F20	SD –40 (R1), F24			SUBI R1, R1, #48	8
SD 0 (R1), F28				BNEZ R1, LOOP	9

- petlja odmotana 7 puta da bi se izbegli zastoji
- 9 clk, ili 1.3 clk po iteraciji
- 2.5 operacije po clk, 50% efikasnosti

Napomena: Potrebno je više registara kod VLIW nego kod SS (15 naspram 6 kod SS)

Prednosti VLIW

Kompajler priprema fiksne instrukcione pakete koji sadrže više operacija, tj. pravi plan izvršenja

- Zavisnosti detektuje kompajler i koristi ih da planira izvršenje instrukcija
- Funkcionalne jedinice dodeljuje kompajler na osnovu pozicije u instrukcionom paketu
- Kompajler generiše kod koji nema nikakvih hazarda tako da nema potrebe za hardverom za detekciju zavisnosti ili planiranjem izvršenja

Nedostaci VLIW

Komaptibilnost koda

 VLIW code se ne može korektno izvršavati na mašini sa različitim brojem funkcionalnih jedinica i/ili različitim latencijama FU.

Gustina koda

 Niska iskorišćenost slotova unutar dugačke instrukcije (ugalvnom nop-ovi)