

## 1) Чем отличается task от function?

Характеристика	Task	Function
Задержки (wait, #, clk)	Может содержать	Выполняется мгновенно, задержки нельзя использовать
Возврат значения	Не имеет возвращаемого значения (для возвращаемых значений использует output аргументы)	Всегда возвращает значение (или void)
Использование в выражениях	Используется как самостоятельная конструкция (процедура)	Может использоваться в выражениях
Вызов других элементов	Может внутри себя содержать другие function и task	Может содержать только другие function


## 2) Предположим, что в FPGA используются LUT таблицы 4 входа на 1 выход. Нарисуйте, в какую схему синтезируется следующий модуль:

```
module mega_module (
    input [4:0] a_i,
    input [4:0] b_i,
    input [3:0] c_i,

    output logic [3:0] q_o
);
    logic compare;

    assign compare = a_i < b_i;

    always_comb
    begin
        if( c_i == 0 )
            q_o = 2'd1;
        else
            q_o = c_i + compare;
        end
    endmodule
```



- 1)  $a_i < b_i \Leftrightarrow$   
 $(a_4 < b_4) \vee \vee$   
 $(a_4 == b_4 \wedge a_3 < b_3) \vee \vee$   
 $(a_4 == b_4 \wedge a_3 == b_3 \wedge a_2 < b_2) \vee \vee$   
 $(a_4 == b_4 \wedge a_3 == b_3 \wedge a_2 == b_2 \wedge a_1 < b_1) \vee \vee$   
 $(a_4 == b_4 \wedge a_3 == b_3 \wedge a_2 == b_2 \wedge a_1 == b_1 \wedge a_0 < b_0)$

Обозначим LUT для  $==(eq_{\{y\}})$  и  $<(less_{\{y\}})$  для каждого бита

LUT:  $less_{\{y\}}$

$a_{\{y\}}$	$b_{\{y\}}$	X	x	$q_o$
0	0	X	x	0
0	1	X	X	1
1	0	X	X	0
1	1	x	X	0

LUT:  $eq_{\{y\}}$

$a_{\{y\}}$	$b_{\{y\}}$	X	x	$q_o$
0	0	X	x	1
0	1	X	X	0
1	0	X	X	0
1	1	x	X	1

⇒  $a_i < b_i \Leftrightarrow$

$less\_4 \vee$

$(eq\_4 \wedge less\_3) \vee$

$(eq\_4 \wedge eq\_3 \wedge less\_2) \vee$

$(eq\_4 \wedge eq\_3 \wedge eq\_2 \wedge less\_1) \vee$

$(eq\_4 \wedge eq\_3 \wedge eq\_2 \wedge eq\_1 \wedge less\_0)$

LUT для  $(less\_4 \vee (eq\_4 \wedge less\_3))$  {comp\_0}:

less_4	eq_4	less_3	X	q_o
0	0	0	X	0
0	0	1	X	0
0	1	0	X	0
0	1	1	X	1
1	0	0	X	1
1	0	1	X	1
1	1	0	X	1
1	1	1	X	1

LUT для  $(eq\_4 \wedge eq\_3 \wedge less\_2)$  {comp\_1}:

eq_4	eq_3	less_2	X	q_o
0	0	0	X	0
0	0	1	X	0
0	1	0	X	0
0	1	1	X	0
1	0	0	X	0
1	0	1	X	0
1	1	0	X	0
1	1	1	X	1

LUT для (eq\_4 && eq\_3 && eq\_2 && less\_1) {comp\_2}

eq_4	eq_3	less_2	less_1	q_o
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	0	0	0	0
1	0	0	1	0
1	1	1	0	0
1	1	1	1	1

LUT для (eq\_4 && eq\_3 && eq\_2 && eq\_1) {comp\_3}

eq_4	eq_3	eq_2	eq_1	q_o
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	0	0	0	0
1	0	0	1	0
1	1	1	0	0
1	1	1	1	1

LUT для  $(eq\_4 \ \&\& \ eq\_3 \ \&\& \ eq\_2 \ \&\& \ eq\_1 \ \&\& \ less\_0) \Leftrightarrow (comp\_3 \ \&\& \ less\_0) \{comp\_4\}$

comp_3	less_0	x	X	q_o
0	0	X	x	0
0	1	X	X	0
1	0	X	X	0
1	1	x	X	1

LUT для

$(less\_4 \ || \ (eq\_4 \ \&\& \ less\_3) \ ||$

$(eq\_4 \ \&\& \ eq\_3 \ \&\& \ less\_2) \ ||$

$(eq\_4 \ \&\& \ eq\_3 \ \&\& \ eq\_2 \ \&\& \ less\_1) \ ||$

$(eq\_4 \ \&\& \ eq\_3 \ \&\& \ eq\_2 \ \&\& \ eq\_1 \ \&\& \ less\_0)$

$\Leftrightarrow$

$comp\_0 \ || \ comp\_1 \ || \ comp\_2 \ || \ comp\_4 \Rightarrow comp\_a\_b$

comp_0	comp_1	comp_2	comp_4	q_o
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	0	0	0	1
1	0	0	1	1
1	1	1	0	1
1	1	1	1	1

2) LUT для  $c_i == 0 \{is\_zero\}$

c_0	c_1	c_2	c_4	q_o
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	0	0	0	0
1	0	0	1	0
1	1	1	0	0
1	1	1	1	0

3) LUT для  $c_i + compare \Leftrightarrow$

$$q_0 = c_0 \oplus compare$$

$$q_1 = c_1 \oplus (c_0 \& compare)$$

$$q_2 = c_2 \oplus (c_1 \& c_0 \& compare)$$

$$q_3 = c_3 \oplus (c_2 \& c_1 \& c_0 \& compare)$$

LUT для  $(c_0 \oplus compare) \{q_0\_LUT\}$

c_0	comp_a_b	x	X	q_o
0	0	X	x	0
0	1	X	X	1
1	0	X	X	1
1	1	x	X	0

LUT для  $(c_1 \oplus (c_0 \& compare)) \{q_1\_LUT\}$

c_1	c0	comp_a_b	X	q_o
0	0	0	X	0
0	0	1	X	0
0	1	0	X	0
0	1	1	X	1
1	0	0	X	1
1	0	1	X	1
1	1	0	X	1
1	1	1	X	0

LUT для  $(c_2 \oplus (c_1 \& c_0 \& compare)) \{q_2\_LUT\}$

c_2	c_1	c_0	comp_a_b	q_o
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	0	0	0	1
1	0	0	1	1
1	1	1	0	1
1	1	1	1	0

LUT для  $(c_2 \& c_1 \& c_0 \& \text{compare}) \{q_3\_tmp\_LUT\}$

c_2	c_1	c_0	comp_a_b	q_o
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	0	0	0	0
1	0	0	1	0
1	1	1	0	0
1	1	1	1	1

LUT для  $c_3 \oplus (c_2 \& c_1 \& c_0 \& \text{compare}) \Leftrightarrow c_3 \oplus q_3\_tmp\_LUT :$   
 $\{q_3\_LUT\}$

c_3	q_3_tmp_LUT	x	X	q_o
0	0	X	x	0
0	1	X	X	1
1	0	X	X	1
1	1	x	X	0



4) LUT (мультиплексор) для

if (c\_i == 0)

q\_o = 2'd1

else

q\_o = c\_i + compare

⇔

if (is\_zero)

q\_o\_i = {0001}

else

q\_o\_i = q\_i\_LUT

LUT для q\_o\_0

is_zero	q_0_LUT	x	X	q_o_0
0	0	X	x	0
0	1	X	X	1
1	0	X	X	1
1	1	x	X	1

LUT для q\_o\_1

is_zero	q_1_LUT	x	X	q_o_1
0	0	X	x	0
0	1	X	X	1
1	0	X	X	0
1	1	x	X	0

LUT для q\_o\_2

is_zero	q_2_LUT	x	X	q_o_2
0	0	X	x	0
0	1	X	X	1
1	0	X	X	0
1	1	x	X	0

LUT для q\_o\_3

is_zero	q_3_LUT	x	X	q_o_3
0	0	X	x	0
0	1	X	X	1
1	0	X	X	0
1	1	x	X	0

3: Заполните таблицу значений a, b, c, d по окончании  
event regions Active и NBA:

	Active	NBA
a	7	0
b	19	12
c	0	19
d	12	12

4) Какой будет порядок вывода сообщений в терминал? Поясните почему именно такой:

```
module tb;

bit clk;

always #5 clk <= !clk;

task print0();
    $display("print0");
    @( posedge clk );
    $display("one more print0");
endtask

task print1();
    $display("print1");
    @( posedge clk );
    $display("one more print1");
endtask

task print2();
    $display("print2");
endtask

initial
    begin
        @( posedge clk );
        fork
            print0();

            print1();
        join_none
            print2();
        end

endmodule
```

t=5	или	или	Или...
print0	print1	print2	
print1	print0	print0	
print2	print2	print1	

<b>t=15</b>	<b>или</b>
one more print0	one more print1
one more print1	one more print0

Поскольку все три  $\$display$  выполняются в разных потоках, стандарт точно не определяет порядок их выполнения

5) На пин FPGA приходит сигнал, который меняется редко (частота изменения меньше 10 Гц). Какая схема внутри FPGA необходима, чтобы начать работать с этим сигналом на системной частоте FPGA (150 МГц)?

Можно использовать двухтактный синхронизатор на D-триггерах

6. Какая ошибка допущена в описании FSM и как её исправить:

```
module some_state_machine (
    input  clk_i,
    input  srst_i,

    input  en_i,
    input  done_i,

    output is_waiting_o
);

enum logic [1:0] {
    IDLE_S = 0,
    WORK_S = 1,
    WAIT_S = 2
} state, next_state;

always_ff @( posedge clk_i )
    if( srst_i )
        state <= IDLE_S;
    else
        state <= next_state;

always_comb
begin
    case( state )
        IDLE_S :
            begin
                if( en_i )
                    next_state = WORK_S;
            end
        WORK_S :
            begin
                if( done_i )
                    next_state = WAIT_S;
            end
        WAIT_S : next_state = IDLE_S;
    endcase
end

assign is_waiting_o = ( state == WAIT_S );

endmodule
```

В always\_comb блоке для next\_state определены не все ветви переходов. Например, когда state = IDLE\_S и en\_i = 0, либо state = WORK\_S и done\_i = 0. В результате создается latch для хранения

предыдущего значения `next_state`. Для решения можно задать в начале блока `next_state = state`; или сделать default: `next_state = state`;

## 7. Что такое мультиплексор и демультимплексор?


а. Нарисуйте схему мультиплексора  $4 \rightarrow 1$  используя логические элементы И, ИЛИ, НЕ

б. Нарисуйте схему демультимплексора  $4 \rightarrow 1$  (опечатка  $1 \rightarrow 4$ ) используя логические элементы И, ИЛИ, НЕ

Мультиплексор  $X \rightarrow 1$ : выбирает один из  $X$  входов и передаёт его на выход, управляемый  $\log_2(X)$  управляющими линиями

Демультимплексор  $1 \rightarrow X$ : передаёт значение со входа на один из  $X$  выходов, управляемый  $\log_2(X)$  управляющими линиями

### а) Мультиплексор $4 \rightarrow 1$



b) Демультимплексор 1->4



8) В чем разница между static и automatic (для function и для task)?

Свойство	static	automatic
По умолчанию для	function	task
Память	одна на весь модуль	каждый вызов своя копия (stack)
Сохранение значения	да	нет
Поддержка рекурсии	нет	да

## 9. Чем queue ( \[\$\] ) отличается от mailbox?

Свойство	Queue (\$[])	Mailbox
Подходит для	Хранения данных в массиве	Producer/consumer FIFO
Синхронизация между потоками	Нет	Есть (блокирующее чтение/запись)
Использование	Один поток, локальное хранение	Межпроцессная передача данных
Размер	Динамический	Может быть ограничен
Методы доступа	push_back, pop_front, индекс	put/get, try_put/try_get

10. Далее следует код, который содержит описание комбинационной петли (не надо использовать комбинационные петли при работе с FPGA). Нарисуйте RTL схему, которая бы полностью соответствовала поведению, которое описано этим кодом. Можно использовать блоки: мультиплексор, демультимплексор, логическое отрицание

```

`logic [1:0] a;
`logic [1:0] b;

always_comb
    if( b == 2'd0 )
        a = 2'd1;
    else
        if( b == 2'd1 )
            a = 2'd2;

```

