

Kria KV260 YOLO V7 + RISC-V 程式碼架構分析

1. 程式碼分類概覽

1.1 按開發層級分類



1.2 按功能模組分類

功能類別	模組名稱	檔案	主要功能
專案建構	Project Builder	create_project.tcl	Vivado 專案自動化建構
AI 加速	E-ELAN Accelerator	e-elan.v	YOLO V7 核心硬體加速
AI 加速	Upsample Accelerator	e-elan.v	特徵圖上採樣硬體加速
AI 加速	Concat Optimizer	e-elan.v	記憶體拼接最佳化
AI 加速	RepConv Converter	e-elan.v	推理模式轉換器
處理器核心	RISC-V Wrapper	rocket_axi_wrapper.v	RISC-V 核心 AXI 包裝
處理器核心	YOLO Controller	rocket_axi_wrapper.v	YOLO 加速器控制
主控軟體	ARM A53 Controller	main_controller.c	Linux 主控制程式
後處理	RISC-V Processor	main_controller.c	專用後處理程式

2. 詳細程式碼架構

2.1 硬體描述層 (HDL) 架構

專案建構腳本 (create_project.tcl)

tcl

專案設置與 IP 整合

- └─ 創建 KV260 專案
- └─ 配置 Zynq UltraScale+ MPSoC
 - └─ PS 端配置 (ARM 處理器)
 - └─ PL 端配置 (FPGA 邏輯)
 - └─ 介面啟用 (UART、USB、SD、Ethernet)
- └─ 整合 IP 核心
 - └─ DPU (Deep Learning Processing Unit)
 - └─ RISC-V Rocket Core
 - └─ Video Pipeline (MIPI CSI-2, V_PROC_SS)
 - └─ AXI Interconnect
 - └─ 時脈管理 (Clock Wizard)
- └─ 系統連接
 - └─ 時脈域連接
 - └─ AXI 匯流排連接
 - └─ 中斷信號連接
- └─ 建構輸出
 - └─ HDL Wrapper 生成
 - └─ 約束檔案整合
 - └─ Bitstream 生成

YOLO V7 專用硬體加速器 (e-elan.v)

A. E-ELAN 加速器

verilog

elan_accelerator 模組架構

- └─  AXI4-Stream 輸入介面
- └─  分組卷積單元 (4 組並行)
 - └─ group_conv_3x3 #0
 - └─ group_conv_3x3 #1
 - └─ group_conv_3x3 #2
 - └─ group_conv_3x3 #3
- └─  特徵重組 (Shuffle) 單元
 - └─ 分組大小配置 (2/4/8)
 - └─ 基數 (Cardinality) 控制
 - └─ 動態重組邏輯
- └─  合併 (Merge) 單元
 - └─ 基數合併邏輯
 - └─ 輸出緩衝管理
 - └─ 流量控制
- └─  AXI4-Stream 輸出介面

B. Upsample 加速器

verilog

upsample_accelerator 模組架構



C. Concat 記憶體最佳化器

verilog

concat_memory_optimizer 模組架構



D. RepConv 推理轉換器

verilog

repconv_inference_converter 模組架構



⚡ RISC-V 核心包裝器 (rocket_axi_wrapper.v)

A. Rocket Core AXI 包裝器

verilog

rocket_axi_wrapper 模組架構

- └─  AXI4-Lite Slave 控制介面
 - └─ 寫入通道 (AW/W/B)
 - └─ 讀取通道 (AR/R)
 - └─ GPIO 控制
- └─  Rocket Core 實例
 - └─ 時脈與重置管理
 - └─ TileLink 介面
 - └─ MMIO 連接
 - └─ 中斷處理
- └─  TileLink 到 AXI4 轉換器
 - └─ 協定轉換邏輯
 - └─ 地址映射
 - └─ 數據寬度轉換
 - └─ 流量控制
- └─  AXI4 Master 記憶體介面
 - └─ 讀寫通道完整實現
 - └─ Burst 傳輸支援
 - └─ Cache 一致性
 - └─ QoS 控制
- └─  中斷與 GPIO 介面

B. YOLO 加速器控制器

verilog

yolo_accelerator_ctrl 模組架構



2.2 軟體應用層架構

 **ARM A53 主控程式** (`main_controller.c`)

主控程式架構




⚙️ RISC-V 後處理程式 (main_controller.c)

RISC-V 後處理程式架構


-  硬體暫存器介面
 - 命令暫存器讀取
 - 狀態暫存器更新
 - 數據地址管理
 - 中斷控制邏輯
-  YOLO 結果解析
 - 原始輸出解析 (25200 檢測)
 - 信心度過濾 (>0.25)
 - 類別機率計算
 - 邊界框座標轉換
 - 檢測結構體填充
-  NMS 非最大值抑制
 - IoU 計算函數
 - 重疊檢測濾除
 - 信心度排序
 - 保留檢測標記
 - 最終結果統計
-  共享記憶體管理
 - DPU 輸出讀取
 - 處理結果寫入
 - 記憶體地址計算
 - 數據格式轉換
-  中斷處理機制
 - 外部中斷處理
 - 命令分派邏輯
 - 處理完成回報
 - 狀態更新機制
-  主迴圈控制
 - 中斷等待 (WFI)
 - 全域中斷啟用
 - 外部中斷啟用
 - 系統初始化

3. 系統整合架構

3.1 硬體層級整合




3.2 軟體層級整合



3.3 資料流架構

Camera Input (MIPI)



4. 關鍵設計特色

4.1 🚀 硬體加速創新

- **E-ELAN 專用加速器**：首創針對 YOLO V7 核心算法的硬體實現
- **管線化處理**：多級流水線確保高吞吐量
- **記憶體最佳化**：零拷貝 DMA 減少記憶體頻寬瓶頸
- **動態重配置**：支援不同模型尺寸的動態切換

4.2 ⚡ 異構運算協調

- **三核心協作**：ARM A53、ARM R5F、RISC-V 各司其職

- **中斷驅動**：低延遲事件響應機制
- **共享記憶體**：高效數據交換協定
- **負載平衡**：智慧工作負載分配

4.3 🎯 系統最佳化

- **端對端管線**：從影像輸入到結果輸出的完整最佳化
- **即時監控**：完整的效能監控和統計系統
- **模組化設計**：高度模組化便於維護和擴展
- **錯誤處理**：完善的錯誤處理和恢復機制

4.4 🛠️ 開發友善性

- **自動化建構**：一鍵式 Vivado 專案建構
- **標準介面**：符合 AXI4 標準的統一介面
- **可擴展架構**：支援未來的功能擴展
- **豐富調試**：完整的調試和效能分析工具

這個架構設計實現了 YOLO V7 在 Kria KV260 上的高效能部署，充分發揮了異構運算的優勢，為邊緣 AI 視覺處理提供了完整的解決方案。