正文中文测试。

```
\@@par
```

$\text{date}_u$ `date_u` `signed` `10'd512` `unsigned` $Verilog$ 511-u 1024 `10'd511 - date_u`

结束。