随书附赠: 半开卷半成品资料


1947 年,第一个点接触式铺晶体管产生,肖克莱; 1958 年,双极性晶体管; 1959 年,硅平面工艺 摩尔定律: 品体管数量和半导体工艺节点倍增.

1. CMOS 逻辑门 , 对于 PMOS, G 编为 0 通, 对于 NMOS, G 端为 1 通.

MMOS: 导通时,输入 0. 得到强 0: 输入 1. 得到到 1.

PMOS: 导通时,输入1. 得到强1:输入0. 得到弱0.

2. 逻辑结构



Y = A表达式舞剧:


与非, MMOS 串联, PMOS 并联, 或非, MMOS 并联, PMOS 串联,


 $Y = \overline{A \cdot B}$


3. **静态 CMOS 门反向原因**。保证取反,增强驱动能力. 缓冲器是两级反相器组成的.

 $Y = \overline{A + B}$

011. 输出强 011







7. 版图设计规则 ① 4. 规则 4. 为特征尺寸的一半。特征尺寸是晶体管沟道的是 小长度。 ◎微米设计规则。以微米为单位规定的设计规则。

B. 设计验证, ①功能仿真,结构级模型仿真,逻辑级代码仿真,门级网表仿真,品 休曾级阿表仿真: **②形式验证**,逻辑等效性检查, ②物理验证,设计规则检查,电 聚规则检查, 筋関原理图对比, 版图寄生参数提取,

第二章。MOS 晶体管原理

MOSFET: 金属氧化物半导体场效应晶体管

Metal-Oxide-Semiconductor Filed Effect Transistor

长沟道模型。晶体管沟道是够长、横向电场较弱、关断晶体管电流为 0.

福电容: $C_a = C_a H L$: 扩散电容: 源周扩散区和体之间的 PN 结电容:

1. 晶体管的非理想效应, ①高电场效应, 速度饱和, 高火... ト, 载流子品格散射, 达到最大速度,部分速度饱和状态晶体管,用α幂律表示,截至区 0.线性区线性 增大,饱和区由速度饱和捐数 a(1,2)确定,速度饱和下,晶体管完全导通时。 Ins与Vns 星线性关系;迁移率退化。高Vcs 下,载流子与氧化层界面发生碰撞,载 流子速度降低, ②沟道长度调制, 漏级和休形成耗尽区, 使有效沟道长度缩短, 较短 的沟道长度导致较大电流; ②侧值电压效应, 体数应, 使得沟道反型时所需电荷量 增加, 1, 随源级电压增加而增大, 随体电压增加而减小; 圖重勢鱼降低, 1, 随温 级电压增大而减小:短沟道效应, 片脑沟道长度增加而增加, ②推薦, 亚铜值灌溉,

栅泄翼,结泄属①温度相关性①几何形状相关性

静心 CMOS 反相唇的直流传输特性

第三章。版图制造工艺

1. 版图设计规则: ①设计规则: 集成电路所需用掩膜的设计制备说明和规定, 以特 显尺寸、问距、覆盖、延伸定义。目的是为了在尽可能小面积上构建能可靠工作的 但は、 の可能放的 3 设计规则。只需要缩放的 3 位就能复合尺寸缩小的下一代工艺 设计规则. 0 微米设计规则


- 2. 每件设计规则, D阱规则, N网与相邻N型有源区,内部P型有源区保持一定问 距, の晶体管規則
- 3. 互联相关规则: ①接触规则: 金属与轻掺杂之间在接触下方放置重掺杂有源区, ① **秦国横剿,秦属西府城大、富度和**前新规则越大,富度越大,简距规则可能换加。 金属有限制品人宽度规则。**①週孔规则**。金属厚度越大,通孔尺寸越大。
- 4. 其他頻期。钝化层规则,附加规则,划片槽和密封环 5. 可制造性设计规则 8. 天**歲效应**。等离子体制领工艺可能使金属过着多品硅积累量够电荷导致栅级氧化 层击穿: 天饒蜆剛: 没有放电通道时,金属或者多金贵面积与栅线面积之间的最大 比例、速例解决方法、上层金属跳线、增加天线二极管放电、
- 7. 屋窑度编则。 ①负载效应。 刻蚀速度对黑要移除的材料敏感,图形密度不均匀导 致刻蚀过渡或不足。 ①是密度编则, 个芯片和指定面积范围, 有源区, 多品值, 金 展暴士和暴小李度苏围。
- 8. 金屬窄槽規則。①超寬金屬鐵,內部缺少应力释放空间,引起局部金属密度过高。 **②金属窄槽规则**,要求超宽金属线上留有窄槽,方向按电流方向,释放应力, 建钢罐决方法,在超宽会网线上按照设计开榜,将其分成并联的多段导线。

9. 分辨率增强规则 10. 良品率改善准则

版图验证: ①设计规则检查①电器规则检查①可制造性检查①版图原理图对比① 版图寄生参数抽取

無四會。延时

传播延时。又称最大延时。输入超过 50%到输出超过 50%的最长时间。污染延时。又 称最小延时,输入越过 50%到输出越过 50%的最小时间: 上升时间 1: 从 20%上升到 80%所需的时间,下降时间1,1边沿速率1,21,11,1到达时间,逻辑块中各节点器 转的最迟时间,分为输入,输出和内部节点,剩余时间,要求到达时间和实际到达 时间之道:正剩余时间才满足时序要求:关键路径:限制系统工作速度的逻辑路径;



据电容和扩散电容。单位晶体管的栅电容为 C。扩散电容近似为 C。k 倍单位宽度 的品体管电容为kC。波漏扩散电容也为kC。增加沟道长度。槽电容按比例增加。 扩散电容不受影响。



增输入到节点和输出到输出的公共电阻

线性延时模型。电气努力 h,逻辑努力 g, 寄生延时 p, 努力延时 f, 延时 d=p+gh


- 1. 寄生延时 (p): 门驱动内部电容所需时间,与门尺寸无关。 A-
- 寄生延时计算。计算输出节点上的扩放电容进行估算。 2. 努力延时 Feb. 取决于负载电容和输入电容的比和门的复 6-
- 余程度: 分为: Φ<u>电气努力 (a)</u> □逻辑努力(g), 定义为逻辑门的输入电容和能够提供相同输

山电流的反相器的输入电容之比。代表门的复杂程度。

常见门的逻辑努力(g), 反相器 1, C=3, 政非门(2n+1)/3, 与非门(n+2)/3, 三杏门 21

常见门的寄生延时 (p): 反相器为 1. 与非门为 n, 或非门为 n, 三态门为 2n. 多错 入与非门寄牛延时 1~=(n2/2+5n/2)RC,

扇出为 4 的反相器延时为 d = gh+ p = 1×4+1=5



的输出电容和读路径输入电容的比 A. a. #10 ①腐径努力 (F)。沿该路径各级努力延时之积,无分支结构。F=∏g,A

①路径延时 (D), 努力延时 (DP) +寄生延时 (P), 均为各级延时之和.

n指以大或排门PMOSPIT为2n

@分支努力(b), 果级所见总电容和该路径电容之比

①路径分支努力(B);各级分支努力(b)之积

の路径努力 (F): F=GBH


由此经最小证时,若一条路有 N 级、各级承担相同的努力、则该努力为了= F[™]。 通常用级努力为 4 时,路径最快。

此时略径延时达到最小值 D=NF^{UN}+P

厚蝇门尺寸的确定。从后向前, f=gh=gC_1/C_1

逻辑努力方法步骤

少圖,⊕计算路径努力F=GBH ⊕估算最优级数N=log,F Φ估算最小证时 D=NF^{UN}+P@确定最优级级努力 f=F^{UN} @从路径未端相向的求出各级尺寸。 例。计算从A至B略径最小延时,并选择晶体管尺寸。



G=(4/3)×(5/3)×(5/3)=100/27;(公式) B=(3×2)=6 (每级门占该级门总数目的比) H=45/8 (输出电容比输入电容, 图中标注) P=2+3+2=7 (公式) F=GBH=125 各级努力 f= 1/125=5. 路径最小延时 D=3×5+7=22 (公式)

电容确定: y=(5/3)×45/5=15. $x = (5/3) \times (15+15)/5 = 10$ 第五章。功新

瞬时功率。P = I(t)V(t),能量。 $E = \int_{0}^{t} P(t)dt$,平均功率。 $P = \int_{0}^{t} P(t)dt/T$

由政东放电存储和导放的能量。 $E_r=C[\frac{1}{2}V(t)dV=CV^2/2]$ 图转过程的能量变化 ①从 0 翻转到 1 过程中,存储在电容中的能量释放并清耗在 NOS 管中,这一翻转过程中没有从电源获取任何能量, O从1 翻转至 0 过程中, PMOS 管导通, 电容中能量为 CV₀₀2/2, 电源释放能量为 C,V₀₀2, 即电源提供的能量一半 存储在电容中,一半被 PNOS 消耗.

CMOS 电路功耗组成。动态功耗和静态功耗。

1. 动态功耗: 1. 题转功耗: ①逻辑门翻转频率为 fm, 在实践间隔 T 内, 负载电容 每个周期翻转,平均翻转功耗为 $P_{aa}=\alpha f_{aa}CV_{co}^2$ 。 α 为活动因子,定文为从 0 就

变至1的概率。(静态 CMOS 门 α 经验值为 0.1),也可以用 α 定义节点有效电容。 降低动态功能。最低工作频率,最低电源电压,优化减小电路总电容,通过时钟门

控降低活动因子,毛刺会增加活动因子。 O 电容: 来自连线和晶体管,非关键路径最小尺寸的门。较大的每级努力。采用反

向器驱动长连线,减小具有高活动因子的门。 O电压,设置电压域,为不同模块提供不同源电压,采用动态电压,根据复合动态 调整电源电压和时钟频率。

时钟门控。将时钟信号和使能信号相与来关断闲置模块的时钟

活动因子的估算。令 凡为节点 : 处于逻辑 1 的概率,则节点 : 的活动因子为。



2. 短度效配。品体管翻转过程中,上收网络和下拉网络同时等通过成的短途电影 V1上分。 1. 1415、1412次的紅衫小

1. 静态功畅。亚闽价准漏电流、栅准器电流、结准器电流、有比电路中的克子电流。 低功能体系结构, ①微结构(处理器, 存储器和专用功能单元) ①并行线和流水 **競 印电源管理模式**

第六章: 互连线



均匀平板导电材料的电阻为。 R. 为薄层电阻 C = 面电资×/

互连线对延时的影响

①连线电容增加门的负载,②长连线电阻很大,①对于 #模型,无论用多少段,其 Flomore M84 25 63 RC/2

连续延时, ①连线电阻和电容随着连线长度增长而增长, 因此延时随长度以平方关 系增长. ②扩散导线有很高的电容和电阻,不能用于互连线。

库扰。○电容不能瞬时改变其两端的电压。因此导线 A 翻转时通过电容耦合使相邻 的导线 B 双插其翻转, ①对于较短导线和较大负量, 串扰的影响很小。对于长导线。 **申扰的影响很大。①**若导线 A 翻转而 B 不变,将在 B 上引起噪声使其部分翻转。 第七音, 条编件

詹养性, 稳定性, 抵御和克服不利条件的能力, 工艺偏差, 温度范围, 电压范围, 电 流密度,宇宙射线影响。

備塑, PVT, 工艺備差 (process), 电源偏差 (Voltage), 工作温度 (Temperature), 环境偏差。电源电压偏差(设计范围 10%)和温度偏差(环境温度和功耗导致升温。 设计低温-400, 高温 85~125)

工艺偏差, 器件和互连线在薄膜厚度横向尺寸和掺杂浓度偏差, ①器件由沟道长度, 。 阅值电压等,互连线偏差有线宽和问题等, ②类型: 批次之间,品园之间,管心之。 间、管芯内部

佛差重视,均匀分布和正态分布

设计制,工艺和环境偏差极端下的仿真模型,T(典型),P(快速).S(慢速) 不同检查项目使用相同的设计角模型。应在各个设计角范围确保电路性能。

设计角因素。 OMMOS 管速度 OPMOS 管速度 O互连续 。 电容和电阻 G电源电压。T (标准电压) P (高电压, 上浮 10%) S (低电压, 下浮 10%) 印温度;T (宣温 25)。 F (低温-40), S (高温 85)

可靠性。①要错:引起集成电路永久性损耗(横氧损耗、互联线损耗、过电压损失 效, 闩锁) ①载槽: 暂态失效, 引起系统崩溃和数据丢失

闩侧效应,村底、阱、扩散区形成的寄生双极性晶体管导通并形成正反馈环。导致 Von和GND 之间形成通路而使芯片严重熔毁。


保护环: ①作用: 防止闩锁效应: 隔离噪声 ②类型: 多子保护环和少子保护环 ①**结构:** 单层保护环和双层保护环.

按比例缩小: 类型: 1. 晶体管按比例缩小: O 登纳德按比例缩小定律: 器件关键参 数按因子S缩小时性能将得到改善②横电场缩小。电压和距离等比例减小时。电场 仍保持不变。②恒电压缩小。缩小器件尺寸但不降低电压, 电场格增强④横向缩小。 只缩小栅长. 2. 互连线按比例端小。按同比例缩小长度厚度和间距。单位长度电容 不变。①局部互连线①半局部互连线①全局互连线。

第九章。组合电路设计

静态 CMOS 逻辑: 鲁棒性好、速度快、能量效率高、易于设计;缺点:每个节点端 上同时有 NMOS 和 PMOS, 逻辑努力大, 所有节点电从必须在 0 和 Voo 之间翻转,

推气池, A·B = A+B, A+B = A·B




对称门。一个输入不如另一个输入关键

高偏劍, 优化上升输出跳变, 低偏劍, 优化下降输出跳变

他新门逻辑努力。输入电容与具有相问驱动能力的不偏斜反向器输入电容之比。

上拉跳变逻辑努力 g., 下拉跳变逻辑努力 g.



P/N 比。最佳比等于上升和下降延时相等时 P/N 比的平方根。

厚 优小哪个. 叫片的尺寸就不能变

9.是ga 3倍大,上拉亭生延时是下拉31计


REMINISTR 单国性要求 康保 10.00 A --- 4/3 P. =6/9 Pen = 12/9


动态门。 ①預充。 PMOS 导 通,下拉网络应该截止,输出为高,若不能保证 NMOS 截止,需要加额外的种控来 避免竞争, 称为有足。②求值: PMOS 截止, 下拉网络可能导通或截止.

励态有足和无足门的 P 和 g 计算,反相器的 P 和 g 均接 3 计算。

动态门输入在水值期间必须单调上升,输出在水值期间单调下降,不适合作为下一 集动态门的输入.

多米诺逻辑






多米诺(Domino)逻辑门

多米诺逻辑电路波形

第十章。时序电路设计


静态电路:没有时钟输入的电路,动态电路有时钟输入。 锁存器: 高电平触发: 触发器: 上升沿触发, 使得输入等于输出.

时序参数和符号



符号

- 组合逻辑传播延时
- 组合逻辑污染延时
- **锁存器/触发器时钟至输出仓標**
- 锁存器/触发器时钟至输出污染延时



- 锁存器输入数据至输出污染延时
- 锁存器/触发器建立时间

时序图

锁存器/触发器保持时间

①勉发器最大延时的束: $l_{pd} \le T_C - \left(l_{setup} + l_{pcd}\right)$, 最小延时的束: $l_{cd} \ge l_{hold} - l_{cop}$ ②两相位锁存器的最大延时的束: t_{pd} = t_{pd1} + t_{pd2} ≤ T_C − 2t_{pd3}

最小延时的東 led 1, led 2 ≥ ledd - lecy - leonmerten

①脉冲锁存器最大延时約束: I_{pJ}≤T_C - max(I_{pJy}, I_{py} + I_{selip} - I_{pv})

最小延时的東: 1cd ≥1hold +1pw-1caq

①两相位锁存器时间借用最大值: Ibostory STC / 2-(Isetup + Ionoverlap)

⑤时钟偏斜与触发器的最大延时的東。 Ipu ≤ T_C - (Ipul + Ipul p + Ipul p)

时钟偏斜与触发器的最小延时约束: Icd ≥ Ibod - Icce + Ides

②时钟偏斜与透明锁存器: Ibarrow ≤ T_C / 2-(Iming + Imag + I den)

 $l_{pd} \leq T_{C} - 2l_{pdq}$, $l_{cd1}, l_{cd2} \geq l_{hold} - l_{ccq} - l_{nonvertap} + l_{abov}$

①时钟偏斜和脉冲锁存器: Iberrer SIper - (Isens + Ishre)

 $t_{pd} \le T_C - \max(t_{pdq}, t_{peq} + t_{sates} - t_{pw} + t_{skew})$, $t_{cd} \ge t_{hold} + t_{pw} + t_{skew} - t_{skew}$

同步器公式: $P(failure) = N \frac{T_0}{T_0} e^{\frac{-(T_0 - \tau_{uetup})}{T_0}}, MTBF = \frac{1}{P(failure)}$


N=MHB. 第十一章,数据通路子系统

(b CMOS 逻辑门) 下校时寄生延时 g。和逻辑努力 p。正常计算,上校值是下校的社会 加減法;半加器、全加器的逻辑、进位产生和传播逻辑 (PG)、 CPA 的主要类型(RCA、CLA、 PPA)、 CSA、多输 入加法、减法 基本运算: 1/0 检测、数值比较器、计 数器、线性反馈移位寄存器、布尔运算逻辑,乘法:无 符号、有符号乘法的基本过程

半加傷: S = A ⊕ B, C_{cut} = A · B ·

DRAM 的工作 存储器的类型、 SRAM 六管单元的结构、 原理、 ROM 和 PLA 电路分析 与设计

存储器类型:随机存取存储器(RAM, ROM),阜行存取存储器(SAM),内容寻址存储



器 (CAM) D.2驱动,A.2存取 Φ操作过程: 先将一对位线预充 至高电平并浮空,然后升高字线的电压,其中一条线 被下拉,读出数据,②读稳定性约束条件; 凡 必须比 A、强,二者尺寸必须使 Q 电平保持在 P₂ / D₃ 反相器 网络网位之下:

DRAM 工作原理。1 管 DRAM 单元由一个晶体管和一个电容组成,电容充满电荷为 1, 无电荷为 0,行选择信号和列选择信号均为高时单元被选中,读和写操作时,行列 信号均为高,存取是电荷在电容中的转移;存储内容作为电荷存储在电容上;单元 必须被周期性读出并刷新,以使其存储内容不会因为电荷泄露而消失。

第十三章。专用子系统

對發作用。 **○**提供芯片和电路板之间的信号和电源连接而且几乎没有延时和失真 ②提供芯片和电路板之间的机械连接③散热④保护芯片⑤制造和测试费用降低.

时钟偏斜:一对物理标称时钟和实际的时间间隔之间的差别. 偏斜来源: ①系统 偏斜②随机偏斜③漂移④抖动

时钟系统的结构: ①时钟生成单元: 调整全局时钟频率或相位, 包括锁相环 (PLL) 和延时锁定环 (DLL) ①时钟分布网络:将时钟分布到整个芯片上,并使时钟偏斜最 小①局部时钟门控:沿短导线将物理时钟驱动至一组钟控元件中.

第十四章:设计方法学和工具

一般设计化流程: 1. 前端: ①产品需求①行为/功能规格说明①行为综合

2. 后端: ①结构规格说明①物理综合⑤物理规格说明①至 CMOS 制造厂.

标准单元布局布线设计流程。网表-(库描述)布局-DEF-(工艺约束)时钟树综合、 布线-DEF-(工艺参数) 寄生参数提取-ESPF-(库 SDF) 时序分析-噪声和可靠性分 析-提交制造商数据库. **时序驱动布局设计流程**: (库 LEF) 布局- (工艺约束 DEF) 布线引擎- (工艺属性、连线电容和电阻) 寄生参数提取-(库 SDF)时序分析-最终检 查。 混合信号后或定制设计流程: 原理图或网表-电器规则检查-电路仿真-版图构 建-电路提取-版图原理图对比-寄生参数提取-原理图反标-重新仿真-设计规则检 香-可靠性检查-芯片或模块完成.


第十五章,测试、调试和验证

功能等价性。 ①行为规格说明②RTL 规格说明③结构规格说明④物理规格说明 ①形式验证, 测试向量等价性②时序分析, 噪声分析③版图原理图对比, 功耗分析, 设计规则检查,电器规则检查,寄生参数提取。


测试向量: 应用到输入端的一组模式及期望输出的结果; 应该足够大以捕获所有逻 铒错误和缺陷, 足够小保持合理的测试时间和测试成本, 定向向量覆盖最可能由情 的极端情形;随机向量检测比较难以觉察的错误;

测试平台: 一段硬件描述语言代码: 作为一个外科放在待测试模块外围; 加载输入 测试向量到待测模块上,检查输出和期望结果是否一致。

扫描测试: 扫描测试时序, 并行扫描, 扫描触发器




多米诺逻辑电路波形



第十章, 时序电路设计 静态电路, 没有时钟输入的电路, 动态电路有时钟输入。 银存器, 高电平触发, 触发器, 上升招触发, 使得输入等于输出。

多米诺(Domino)逻辑门



②数字級最大延时的東: $f_{\mu\nu} \leq T_C - (I_{intep} + I_{pur})$ 。 最小延时的東: $f_{ad} \geq I_{indd} - I_{intep}$ ②商用位银存器的最大延时的東: $f_{ad} = I_{inter} + I_{pur} \leq T_C - 2I_{pulk}$ 最小延时的東: $f_{ad} \leq I_{inter} - I_{internation}$ ②該計模容器是大延时的東: $f_{ad} \leq T_{internation} - I_{internation}$ ②可相位银存器时间借用最大值: $I_{internation} - I_{internation} - I_{internation}$ ②可相位银存器时间借用最大值: $I_{internation} \leq T_C / 2 - (I_{internation} + I_{internation})$ ②时钟偏斜与触发器的最大延时的東: $f_{internation} \leq T_C / 2 - (I_{internation} + I_{internation})$ 可时钟偏斜与微发器的最小延时的東: $f_{internation} \leq T_C / 2 - (I_{internation} + I_{internation})$ $I_{julk} \leq T_C - 2I_{julk}$ $I_{julk} \leq I_{internation} - I_{internation} + I_{internation}$ $I_{julk} \leq T_C - 2I_{julk}$ $I_{julk} \leq I_{internation} - I_{internation} + I_{internation}$ $I_{julk} \leq T_C - 2I_{julk}$ $I_{julk} \leq I_{internation} - I_{internation} + I_{internation}$ $I_{julk} \leq T_C - 2I_{julk}$ $I_{julk} \leq I_{julk} - I_{julk} - I_{julk} - I_{internation} + I_{internation}$ $I_{julk} \leq T_C - 2I_{julk}$ $I_{$

阿沙里公式。 $P(fathere) = N\frac{T_o}{T_c}e^{-\frac{(I_c - coneg)}{I_c}}$ $MTBF = \frac{1}{P(fathere)} = \frac{T_c - coneg}{NT_o}$

第十一章 数据通路子系统 N 二 MH3、


半加器: S = A ⊕ B, C_{out} = A · B ·

全加器: $S=A\oplus B\oplus C$. $C_{or}=AB+AC+BC=MAJ(A,B,C)$

第十二章,阵列子系统

存储器的类型、 SRAM 六管单元的结构、 DRAM 的工作 原理、 ROM 和 PLA 电路分析 与设计

存储器类型。随机存取存储器(RAM, ROM)。单行存取存储器(SAM),内容寻址存储



A. 東功、人。存取 ①操作过程。先将一对位线像充 至高电平并浮空。然后月高宁线的电压。其中一条线 被下拉。读出数据。②读稳定性约束条件。 D. 必须比 人 强。二者尺寸必须使 Q 电平保持在 P. / D. 反相器 融转阀值之下。

DRAM 工作展理。1 管 DRAM 单元由一个晶体管和一个电容组成,电容充满电荷为 1, 无电荷为 0, 行选择信号和列选择信号均为高时单元被选中。读和写操作时,行列 信号均为高,存取是电荷在电容中的转移。存配内容作为电荷存储在电容上。单元 必须被规则性读出并刷新,以使其存配内容不会因为电荷泄露而消失。

第十三章。专用子系统

|極軟作用。の提供芯片和心路板之间的信号和心酸连接而且几乎没有延时和失真 ②提供芯片和心路板之间的机械连接③散热④保护芯片③制造和测试费用等低。

时钟系统的结构。①时钟生成单元。调整全局时钟频率或相位。包括银相环(PLL) 和延时模定环(DLL)②时钟分布网络。将时钟分布到整个芯片上,并使时钟偏斜是 小②局部时钟门控。沿短导线将物理时钟驱动至一组钟控元件中。

第十四章,设计方法学和工具

一般设计化流程: L 前道: ①产品需求 Φ 行为/功能规格说明 Φ 行为综合

2. 后端: ④始构版格说明 ® 物理综合 ® 物理规格说明 ® 至 CMOS 制造厂。

际准单元布局有裁设计模型。何表-(库描述)布局-DEF-(工艺的來)时件树综合、 布线-DEF-(工艺數数)寄生多数提取-ESPF-(椰 SDF)时序分析-場声和可靠性分析-提交制造商数据库。阿序驱动布局设计模型。(库 LEF)布局-(工艺的水 DEF) 布线引擎-(工艺属性、连续电客和电阻)寄生参数提取-(库 SDF)时序分析-最终检查。 图含借号后或定则设计范型。 原理图或阿衣-电器规则检查-电路仿真-版图构建。他-电路提取-版图展理图列比-寄生参数提取-原理图反标-重新仿真-设计规则检查-可靠性检查-无片逻辑块完成。

第十五章。劉武、劉武和验证

功能等外性。①行为规格说明②RTL 规格说明②结构规格说明①物理规格说明 ①形式验证,测试问量等价性②时序分析,噪声分析③放图原理图对比。功耗分析。 设计规则检查。电器规则检查。寄生参数提取。

運域向置。 应用到输入端的一组模式及期望输出的结果。 应该是够大以捕获所有逻辑讲说和献确。 是够小保持合理的测试时间和测试成本。 定向向量覆盖最可能出销的极端情形。 随机向量检测比较难以觉察的错误。

测试平台),一段硬件描述语言代码,作为一个外科放在特别试模块外围。加载输入 测试问量到特测模块上,检查输出和期望结果是否一致。

扫推测试。扫描测试时序,并行扫描,扫描触发器




扫描全能王 创建

第十二章,阵列子系统

服。) 存储器的类型、 SRAM 六管单元的结构、 DRAM 的工作 原理、 ROM 和 PLA 电路分析 与设计,移位看着别处则的概念

存储器类型: 随机存取存储器 (RAM, ROM), 串行存取存储器 (SAM), 内容寻址存储 器 (CAM)



D₁₂驱动, A₁₂存取 Φ操作过程: 先将一对位线预充 至高电平并浮空,然后升高字线的电压,其中一条线 被下拉, 读出数据. ②读稳定性约束条件: Д 必须比

A 强, 二者尺寸必须使 Q 电平保持在 P_2/D_2 反相器 翻转阀值之下.

DRAM 工作原理: 1 管 DRAM 单元由一个晶体管和一个电容组成, 电容充满电荷为 1, 无电荷为 0, 行选择信号和列选择信号均为高时单元被选中, 读和写操作时, 行列 信号均为高,存取是电荷在电容中的转移;存储内容作为电荷存储在电容上;单元 必须被周期性读出并刷新,以使其存储内容不会因为电荷泄露而消失;

第十三章: 专用子系统

封装作用。①提供芯片和电路板之间的信号和电源连接而且几乎没有延时和失真 ②提供芯片和电路板之间的机械连接③散热④保护芯片⑤制造和测试费用降低.

时钟偏斜:一对物理标称时钟和实际的时间间隔之间的差别. 偏斜来源: ①系统 偏斜②随机偏斜③漂移④抖动

时钟系统的结构: ①时钟生成单元: 调整全局时钟频率或相位, 包括锁相环 (PLL) 和延时锁定环 (DLL) ②时钟分布网络:将时钟分布到整个芯片上。并使时钟偏斜最 小③局部时钟门控:沿短导线将物理时钟驱动至一组钟控元件中.

第十四章。设计方法学和工具

一般设计化流程: 1. 前端: ①产品需求②行为/功能规格说明③行为综合 2. 后端: ④结构规格说明 D物理综合 D物理规格说明 D至 CMOS 制造厂.

标准单元布局布线设计流程:网表-(库描述)布局-DEF-(工艺约束)时钟树综合、 布线-DEF-(工艺参数)寄生参数提取-ESPF-(库 SDF)时序分析-噪声和可靠性分 析-提交制造商数据库. **时序驱动布局设计流程**: (库 LEF) 布局-(工艺约束 DEF) 布线引擎-(工艺属性、连线电容和电阻)寄生参数提取-(库 SDF)时序分析-最终检 查。混合信号后或定制设计流程: 原理图或网表-电器规则检查-电路仿真-版图构 建-电路提取-版图原理图对比-寄生参数提取-原理图反标-重新仿真-设计规则检 查-可靠性检查-芯片或模块完成.

第十五章:测试、调试和验证

功能等价性。 ① 行为规格说明②RTL 规格说明③结构规格说明④物理规格说明 ①形式验证,测试向量等价性②时序分析,噪声分析③版图原理图对比,功耗分析, 设计规则检查, 申器规则检查, 寄生参数提取.

测试向量: 应用到输入端的一组模式及期望输出的结果; 应该足够大以捕获所有逻 辑错误和缺陷:足够小保持合理的测试时间和测试成本;定向向量覆盖最可能出错 的极端情形:随机向量检测比较难以觉察的错误:

测试平台: 一段硬件描述语言代码; 作为一个外科放在待测试模块外围; 加载输入 测试向量到待测模块上;检查输出和期望结果是否一致.

扫描测试: 扫描测试时序,并行扫描,扫描触发器

第三章: 版图制造工艺

1. 版图设计规则: ①设计规则: 集成电路所需用掩膜的设计制备说明和规定,以特征尺寸、间距、覆盖、延伸定义; 目的是为了在尽可能小面积上构建能可靠工作的电路. ②可缩放的 λ 设计规则: 只需要缩放的 λ 值就能复合尺寸缩小的下一代工艺设计规则. ③微米设计规则

- 2. 器件设计规则: ①阱规则: N 阱与相邻 N 型有源区, 内部 P 型有源区保持一定间距. ②晶体管规则
- 3. 互联相关规则: ①接触规则: 金属与轻掺杂之间在接触下方放置重掺杂有源区. ② 金屬规则: 金属厚度越大, 宽度和间距规则越大; 宽度越大, 间距规则可能增加; 金属有限制最大宽度规则: ③通孔规则: 金属厚度越大, 通孔尺寸越大.
- 4. 其他规则: 纯化层规则, 附加规则, 划片槽和密封环 5. 可制造性设计规则
- 6. 天线效应: 符离子体刻蚀工艺可能使金属过着多晶硅积累最够电荷导致栅级氧化层击穿: 天线规则: 没有放电通道时, 金属或者多金贵面积与栅级面积之间的最大比例: 违例解决方法: 上层金属跳线; 增加天线二极管放电.
- 7. 层密度规则: ①负载效应: 刻蚀速度对需要移除的材料敏感,图形密度不均匀导致刻蚀过渡或不足: ②层密度规则: 个心片和指定面积范围,有源区,多品硅,金属最大和最小密度范围:
- 8. 金属窄槽规则: ①超宽金属线:内部缺少应力释放空间:引起局部金属密度过高. ②金属窄槽规则: 要求超宽金属线上留有窄槽;方向按电流方向:释放应力.

违例解决方法: 在超宽金属线上按照设计开槽: 将其分成并联的多段导线.

9. 分辨率增强规则 10. 良品率改善准则

版图验证: ①设计规则检查②电器规则检查③可制造性检查④版图原理图对比⑤ 版图寄生参数抽取

第七章: 鲁棒性

鲁棒性:稳定性,抵御和克服不利条件的能力,工艺偏差,温度范围,电压范围,电流密度,宇宙射线影响。

偏差: PVT: 工艺偏差(process), 电源偏差(Voltage), 工作温度(Temperature).

环境偏差:电源电压偏差(设计范围 10%) **和温度偏差(**环境温度和功耗导致升温,设计低温-40~0,高温 85~125)

工艺偏差:器件和互连线在薄膜厚度横向尺寸和掺杂浓度偏差, ①器件由沟道长度, 函值电压等, 互连线偏差有线宽和间距等: ②类型:批次之间, 品圆之间, 管心之间, 管心内部

偏差建模: 均匀分布和正态分布

设计角:工艺和环境偏差极端下的仿真模型,T(典型),F(快速),S(慢速)不同检查项目使用相同的设计角模型,应在各个设计角范围确保电路性能.

设计角因素: ①NMOS 管速度②PMOS 管速度③互连线: 电容和电阻④电源电压: T (标准电压) F (高电压,上浮 10%) S (低电压,下浮 10%) ⑤温度:T (室温 25),F (低温-40),S (高温 85)

可靠性: ①硬镨: 引起集成电路永久性损耗(栅氧损耗,互联线损耗,过电压损失效,闩锁) **②软镨:** 暂态失效,引起系统崩溃和数据丢失

闩锁效应: 衬底、阱、扩散区形成的寄生双极性晶体管导通并形成正反馈环,导致 V_{DD} 和GND之间形成通路而使芯片严重熔毁.

保护环: ①作用:防止闩锁效应;隔离噪声 ②类型:多子保护环和少子保护环③结构:单层保护环和双层保护环.

按比例缩小: 类型: 1. 晶体管按比例缩小: ① 登纳德按比例缩小定律: 器件关键参数按因子 S 缩小时性能将得到改善②横电场缩小: 电压和距离等比例减小时, 电场仍保持不变. ③恒电压缩小: 缩小器件尺寸但不降低电压, 电场将增强④横向缩小: 只缩小栅长. 2. 互连线按比例缩小: 按同比例缩小长度厚度和间距, 单位长度电容不变; ①局部互连线②半局部互连线③全局互连线.

重力者。 组合由路设计