

Throughput (Bandwidth): 单位时间完成的任务数即吞吐量。CPU time = 周期数 × 周期长度

性能因素 (2) latency speed up = $\frac{T_{old}}{T_{new}}$ **AMAT: 平均访问时间**

- single function: 单功能, 比如加法器
- Multi-function: 多功能

故障率 = $\frac{1}{MTTF}$

- static pipeline: 静态流水线同一时间只进行一种功能, 如果切换功能要先清空前任务
- Dynamic Pipeline: 同一时间处理不同指令, 如有站累误差

不同粒度: ① Component level 新处理器: 红线 ② Processor level ③ Inter-processor level: 处理器间

指令体系结构

- Data 数据
- 名称: RAM
- 反码: WAP
- 输出: WAW
- 分支: Branch
- 控制: structure

① Throughput (TP): 把最长的流水线称 bottleneck segment (st), $TP_{max} = \frac{1}{\Delta t}$

② speed up (SP): m : 流水段数 n : 指令数 $SP = \frac{n \times m}{m + n - 1}$ ($n \gg m$ 时 $SP \approx m$)

③ efficiency (效率): $\eta = \frac{n}{m + n - 1}$, $TP = \eta \cdot TP_{max}$

Latency: 产生并经过使用, 结果的指令之间的时间间隔

interval: 两个连续指令之间的时间间隔

向量 A (a1, a2, a3, a4) 向量 B (b1, b2, b3, b4) 向量 C (c1, c2, c3, c4)

向量 A+B (求和)

流水线图: 1-2-3-4 加 1-4-5-6

Block Address: tag Index offset

64 block 每个 16 B, byte address 120

11200/118 = 75 75% 64 = 11

Hit Miss Write Back + Write Allocate

① Compulsory Miss: 第一次访问某块数据必然命中

② Capacity Miss: 放不下

③ Complic Miss: 块和 Direct Mapped 中不同块映射到同一位置

优先 Cache: Read Miss 惩罚, victim cache, critical word first

① miss penalty: 多级 Cache ② hit time: small simple cache

② miss Rate: Block size cache size (P) 并行 miss rate, penalty: 延迟

虚拟内存: 全相联, LRU, Write Back, TLB: Page Table 的 Cache, tag → VPN data → PPN

AMAT = Whole access time = Hit time + Miss Rate × Miss Penalty

CPU Rate = 200MHz, Ideal CPI = 1.1

50% ALU, 30% ld/st, 20% control

miss penalty: 50 cycle

10% ld/st Miss

1% inst Miss

CPI = 1.1 + 10% × 50 + 1% × 50 = 3.1

AMAT = $\frac{1 \times 100 + 0.1 \times 50}{1.3} = 2.54$

ILP superscalar: 2条及以上指令并行执行 (4条并行)

VLIW: 把多条可以并行的指令打包成一条, 然后由EX段并行执行

ScoreBoard

① Instruction Status Table

② Functional Unit Status Table

③ Register Result Table

IS → RO → EX → WB

busy: 是否使用

OP: 指令类型

Rj, Rk: 是否Ready 同时

Rj, Rk: 是否null 未利用没有就绪

Fj, Fk: 源操作数是否就绪

Fi: 目的寄存器

reservation Stations

OP: 源操作数

A: Address for ld/st

Tomasulo with ROB

IS → EX → WB → Commit

指令发射需要保留站和ROB都有空位, 一个ROB已有OP, 目标寄存器, 指令发射的源寄存器信息到ROB, WB时值写到ROB中

Qj, Rk: 源寄存器, Registeri: 也记录ROB序号

IS EX WB Commit Ready tie

FLD F6, 34(R2) 1 3 4 5

FLD F2, 45(R3) 2 4 5 6

FADD F6, F8, F2 3 6~15 16 17

FSUB F8, F6, F2 4 6~7 8 18

FDIV F10, F0, F6 5 17~56 57 158

FADD F6, F8, F2 6 9~10 11 59

ROB: busy Inst status Dest Value

1 no FLD F6, 34(R2) commit F6 Memload 1

2 no FLD F2, 45(R3) commit F2 Memload 2

3 no FLD F6, 34(R2) commit F6 Memload 1

4 Y SUB F8, F6, F2 EX F8

5 Y DIV F10, F0, F6 IS F10

6 Y ADD F6, F8, F2 IS F6

174P Flynn

SISD - 1号: 串行
SIMD - 多号: 并行
Vector processor
Array processor
MIMD (Flynn)
MISD (Flynn)

$D = A \times (B \times C)$

- ① Horizontal process: 第 $d_1 = a_1 \times (b_1 + c_1)$, $d_2 = a_2 \times (b_1 + c_1) + a_1 \times (b_2 + c_2)$
 - ② Vertical process: 先算 $k = B \times C$, 再算 $D = A \times k$
 - ③ H and V process: 分组, 组内纵向, 组间横向
- convey: 一组可以在同一块中并行处理, 无结构问题
chime: 执行一个 convey 的时间, 执行 $m \times t$ convey 需 $m \times t$ cycle
Cube: 对第 i 位取反

DAXPY (Double Precision $a \times x + y$)

RISC-V (scalar):
fldo f0, a
addi x28, x5, 256
Loop: fld f1, (0x5)
fmul.d f1, f1, f0 // $a \times x[i]$
fld f2, (0x6)
fadd.d f2, f2, f1
fsd f2, (0x6) // $a \times x[i] + y[i]$
addi x5, x5, 8
addi x6, x6, 8
bne x28, x5, Loop

RV64V:
vsetdctg 4 * FP 64
fld f0, a
vld x0, x5 // Vector X
vmul v1, v0, f0
vld v2, x6
vadd v3, v1, v2
vst v3, x6
vdisabld
bne x28, x5, Loop

$PM2 + i(j) = (j + 2) \bmod N$, $PM - i(j) = (j - 1) \bmod N$
Shuffle($P_{n-1} \dots P_0$) = $P_{n-1} \dots P_0 P_{n-1}$
① 无跨迭代依赖, 直接拆
② 有跨迭代依赖, 可有限: $for(i=0; i < 100; i++) \{ AC[i] += BC[i]; \}$
③ 无去前序: $for(i=0; i < 100; i++) \{ AC[i] = AC[i] + BC[i]; BC[i] = BC[i] + DC[i]; \}$


GPU 是多线程 SIMD, grid 里有 block, block 里有 thread

T4P

Cache Coherence: 读取可以返回什么值


- ① P write(x), 马上 read(x), 且其期间无其他处理器写 x, 读返回写上的值
- ② A read(x) 在 B write(x) 后, 且经过一段时间, 无其他处理器写 x, 读返回 write(x) 的值
- ③ 对同一位置 x 的所有写操作在任一处理器上有序发生

Consistency: 写的值什么时候可以被读返回



SMP/CSM/UMA: 集中共享内存, 所有处理器共享同一物理内存

NUMA/DSM: 分布式共享内存, 每个处理器有本地内存



$AC[i] += BC[i]$
 $AC[i] = AC[i] + BC[i]$
存在性: $aj + b = c \times d$
若有解, $gcd(a, c) | b$

$speed up = 1 - \frac{Frac enhanced}{speed up}$

CSR 寄存器: mstatus, mie, mip, mcause, mepc, mtvec, mval, CSRW (read/write), CSRRS (read/see), CSRRC (read/clear), mval: 异常地址或异常指令码, mtvec: 异常处理程序ID

ROB, 双发射及数据 IS

Op	Ex	Mem	WB	Comp
LID R2, 0CR1	1	2	3	5
ADD R2, R2, 1	1	5	6	7
SD R2, 0CR1	2	3	4	8
ADD R1, R1, 4	2	3	8	
BNE R2, R3, Loop	3	7		9
LID R2, 0CR1	4	5	6	9
ADDI R2, R2, 1	4	8	9	10
SD R2, 0CR1	5	6		10
ADDI R1, R1, 4	5	6	7	11
BNE R3, R3, Loop	6	10		11

硬件原子指令

- ① Atomic exchange: 寄存器与内存中的值交换
- ② Test and see: 测试是否为新值, 若是则读为新值
- ③ Fetch and increment: 本指令返回 $it + 1$
 $it = A - (B \times C)$, add 6 cycles, ld 6 cycles, mul 7 cycles
 $V2 < A, V2 < V0, V2 < V1, V2 < V2 + 1$
④ 前向分支: $max((Hb) - 1, (Hb) - 1) + 1 + Hb - 1 = 2N + 5$
⑤ 前向分支 chain: $max((Hb) - 1, (Hb) - 1) + 1 + Hb - 1 = 2N + 1 + 1$
CPU 10个 SIMD 处理器, 8 lanes, 80% 线程活跃, 70% 是浮点, 完成
20% ld/st, issue rate 2.5, 1.5 GHz, 10 GFLOPS
1.5 GHz x 0.8 x 0.8 x 0.7 x 10 x 8 = 67.12

MESI: Exclusive: Data 在 Cache 中, 但未被修改, 写回会 Invalidate
MOESI: Owned, 该数据前在 Cache 中, 且正在被修改, 写回会 Invalidate
MESIF: 总线 Read Miss, Modified, Shared, Invalid
目录中目录项状态: Modified, Shared, Invalid, Invalid

Sequential Consistency
① 处理器间有顺序
② 不同处理器间有顺序
Relaxed Consistency:
① 允许读与写无序, 使用同步屏障
X -> Y, Y 必须在 X 后完成
relax W -> R, 允许读在写前