Protokol Skříňka

Zadání:

Navrhněte Mealyho automat, který řeší otevírání skříňky na vlakovém nádraží. Cena je 5Kč, vhazované mince jsou 1,2 a 5-koruna. Automat vrací 1Kč pouze v případě, že zákazník vhodil 4Kč a následně 2-korunovou minci. Výstupy, jestli se skříňka otevře, nebo vrátí i peníze, se bodou zobrazovat na LED diodách.

Teoretický rozbor Spartan a VHDL:

Spartan je programovatelné hradlové pole, což je typ logického integrovaného obvodu, který je vyroben tak, aby mohl být naprogramován kdykoliv. Obsahuje pole programovatelných logických obvodů (PLD), logických bloků, umožňuje je navzájem propojit a tím vytvořit takřka libovolné číslicové zařízení. Mikroprocesor je víceúčelové programovatelné zařízení, které na vstupu akceptuje digitální data, zpracuje je pomocí instrukcí uložených v paměti a jako výstup zobrazí výsledek. Mikroprocesor představuje příklad sekvenčního logického obvodu, který pro uložení dat používá dvojkovou soustavu.

VHDL je programovací jazyk, který slouží pro popis hardwaru. Používá se pro návrh a simulaci digitálních integrovaných obvodů, například programovatelných hradlových polí nebo různých zákaznických obvodů. Umožňuje návrh jak logických tak i sekvenčních struktur a jeho hlavní výhodou je jeho univerzálnost.

Definice stavů a jejich kódování:

		btn0	btn1	btn2
X0	(0 Kč)	0	0	0
X1	(1 Kč)	1	0	0
X2	(2 Kč)	0	1	0
Х3	(5 Kč)	0	0	1

Vstupní proměnné:

	q2	q1	q0
S0	0	0	0
S1	0	0	1
S2	0	1	0
S 3	0	1	1
S4	1	0	0

Vnitřní proměnné: L


	SO	S1
Y0	0	0
Y1	1	0
Y2	1	1

Výstupní proměnné:

Popis automatu Mealy:

Mealyho automat se označuje jako konečný automat s výstupem. Výstup je generován na základě příchozího vstupu i momentálního stavu. Jeho stavový diagram automatu má ke každému přechodu přiřazenu nejen vstupní hodnotu, kterou je přechod aktivován, ale i výstupní hodnotu, která je při aktivaci přechodu vygenerována.

Orientovaný graf:



Tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů:

	X0/Y	X1/Y	X2/Y	X3/Y
S0	S0/Y0	S1/Y0	S2/Y0	S0/Y1
S1	S1/Y0	S2/Y0	S3/Y0	S0/Y1
S2	S2/Y0	S3/Y0	S4/Y0	S0/Y1
S3	S3/Y0	S4/Y0	S0/Y1	S0/Y1
S4	S4/Y0	S0/Y1	S0/Y2	S0/Y1

VHDL moduly – programy:

Dělička:

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3 use IEEE.STD_LOGIC_ARITH.ALL;
 4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 5
 6 entity delicka is
      Port ( CLK in : in STD LOGIC;
 7
              CLK out : out STD LOGIC);
 8
 9
   end delicka;
10
11 architecture Behavioral of delicka is
12
13 begin
14
      process (CLK in)
15
           variable i : integer range 0 to 15000000;
16
17 begin
      if rising_edge(CLK_in) then
18
           if i=0 then CLK out <= 'l';
19
                    i := 9843000 ;
20
           else
21
                  CLK out <= '0';
22
                   i := i - 1;
23
            end if ;
24
        end if ;
25
26
      end process;
27
28 end Behavioral;
```

Dekodér:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3
 4
 5
 6 entity dekoder is
     Port ( HEX : in STD_LOGIC_VECTOR (2 downto 0);
 7
              LED : out STD LOGIC VECTOR (6 downto 0)
 8
 9
                 );
10 end dekoder;
11
12
13 architecture Behavioral of dekoder is
14
15 begin
16
17
18
       with HEX SELect
19
     LED<= "1111001" when "0001",
            "0100100" when "0010",
20
            "0110000" when "0011",
21
            "0011001" when "0100",
22
            "10000000" when others;
23
24
25 end Behavioral;
```

Skřínka:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
         entity automatl is
  6
                Port (
                                clk : in STD_LOGIC;
rst : in STD_LOGIC;
mince : in STD_LOGIC_VECTOR (2 downto 0);
vyst : out STD_LOGIC_VECTOR (1 downto 0);
stavy : out STD_LOGIC_VECTOR (2 downto 0));
tl.
  8
10
        end automatl:
12
        architecture Behavioral of automatl is
    signal state, next_state : STD_LOGIC_VECTOR (2 downto 0);
14
15
16
               constant s0 : STD_LOGIC_VECTOR (2 downto 0) := "000"; constant s1 : STD_LOGIC_VECTOR (2 downto 0) := "001"; constant s2 : STD_LOGIC_VECTOR (2 downto 0) := "010"; constant s3 : STD_LOGIC_VECTOR (2 downto 0) := "011"; constant s4 : STD_LOGIC_VECTOR (2 downto 0) := "100";
17
18
19
20
21
22
        begin
23
24
25
                SYNC_PROC: process (clk)
26
27
               begin
if rising edge (clk)
28
                            then if (rst='0')
then state <= next_state;
29
30
                                     else state <= s0;</pre>
                            end if;
31
32
                     end if;
              end process SYNC_PROC;
33
35
         OUTPUT DECODE: process (mince)
37
39
                       case (state) is
40
41
                            when s0 =>
                                  en so =>

if (mince = "000") then vyst <= "00";

elsif (mince = "100") then vyst <= "00";

elsif (mince = "010") then vyst <= "00";

elsif (mince = "001") then vyst <= "10";

else vyst <= "00";
43
 44
45
46
47
48
                                  end if:
                            when sl =>
                                if (mince = "000") then vyst <= "00";
elsif (mince = "100") then vyst <= "00";
elsif (mince = "010") then vyst <= "00";
elsif (mince = "001") then vyst <= "10";
else vyst <= "00";</pre>
49
50
45
                                  end if;
47
                           when sl =>
                               if (mince = "000") then vyst <= "00";
elsif (mince = "100") then vyst <= "00";
elsif (mince = "010") then vyst <= "00";
elsif (mince = "001") then vyst <= "10";
else vyst <= "00";</pre>
49
50
51
52
53
                                  end if;
54
                          when s2 =>
if (r
55
                                            (mince = "000") then vyst <= "00";
56
                                 if (mince = "000") then vyst <= "00";
elsif (mince = "100") then vyst <= "00";
elsif (mince = "010") then vyst <= "00";
elsif (mince = "001") then vyst <= "10";
else vyst <= "00";</pre>
58
60
62
                           when s3 =>
                                 en s3 =>
if (mince = "000") then vyst <= "00";
elsif (mince = "100") then vyst <= "00";
elsif (mince = "010") then vyst <= "10";
elsif (mince = "001") then vyst <= "10";
else vyst <= "00";</pre>
63
64
65
66
67
                                  end if:
                           when s4 =>
69
                                 if (mince = "000") then vyst <= "00";
elsif (mince = "100") then vyst <= "10";
elsif (mince = "010") then vyst <= "11";
elsif (mince = "001") then vyst <= "10";
else vyst <= "00";
                                if
71
73
74
75
76
                                  end if:
77
78
                           when others => NULL:
                   end case;
79
                    end process OUTPUT DECODE;
80
82
                     NEXT_STATE_DECODE: process (state, mince)
84
                     begin
85
86
                      case (state) is
                     when s0 =>
                                  if (mince = "000") then next_state <= s0; stavy <="000";</pre>
88
```

```
89
                     elsif (mince = "100") then next_state <= s1; stavy <="001";</pre>
                     elsif (mince = "010") then next_state <= s2; stavy <="010";
 90
                     elsif (mince = "001") then next_state <= s0; stavy <="000";
 91
                                else next_state <= s0;</pre>
 92
                                end if;
 93
 94
 95
             when sl =>
                     if (mince = "000") then next_state <= s1; stavy <="001";
 96
                     elsif (mince = "100") then next state <= s2; stavy <="010";
 97
                     elsif (mince = "010") then next_state <= s3; stavy <="011";
 98
                     elsif (mince = "001") then next_state <= s0; stavy <="000";
100
                                else next_state <= s1;</pre>
101
                                end if:
102
              when s2 =>
103
                     if (mince = "000") then next state <= s2; stavy <="010";</pre>
104
                     elsif (mince = "100") then next_state <= s3; stavy <="011"; elsif (mince = "010") then next_state <= s4; stavy <="100"; elsif (mince = "001") then next_state <= s0; stavy <="000";
105
106
107
                                else next_state <= s2;</pre>
108
109
                                end if;
110
111
             when s3 =>
                     if (mince = "000") then next_state <= s3; stavy <="011";</pre>
112
                     elsif (mince = "100") then next_state <= s4; stavy <="100"; elsif (mince = "010") then next_state <= s0; stavy <="000"; elsif (mince = "001") then next_state <= s0; stavy <="000";
113
114
115
116
                                else next_state <= s3;</pre>
117
                                end if;
118
              when s4 =>
119
                     if (mince = "000") then next_state <= s4; stavy <="100";</pre>
120
                     elsif (mince = "100") then next_state <= s0; stavy <="000";</pre>
121
122
                     elsif (mince = "010") then next_state <= s0; stavy <="000";
                     elsif (mince = "001") then next_state <= s0; stavy <="000";
123
124
                                else next_state <= s4;</pre>
125
                                end if:
126
127
     when others => NULL;
128
     end case;
129
     stavy <= state;
130
          end process NEXT_STATE_DECODE;
131
132
133
134
135
       end Behavioral;
136
```

Simulace:





Schéma:



Piny:

```
# clock pins for Basys2 Board
NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
# Pin assignment for DispCtl
# Connected to Basys2 onBoard 7seg display
NET "seg<0>" LOC = "L14"; # Bank = 1, Signal name = CA
NET "seg<1>" LOC = "H12"; # Bank = 1, Signal name = CB
NET "seg<2>" LOC = "N14"; # Bank = 1, Signal name = CC
NET "seg<3>" LOC = "N11"; # Bank = 2, Signal name = CD
NET "seg<4>" LOC = "P12"; # Bank = 2, Signal name = CE
NET "seg<5>" LOC = "L13"; # Bank = 1, Signal name = CF
NET "seg<6>" LOC = "M12"; # Bank = 1, Signal name = CG
#NET "dp" LOC = "N13";  # Bank = 1, Signal name = DP
NET "an3" LOC = "K14"; \# Bank = 1, Signal name = AN3
NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN2
NET "an1" LOC = "J12"; # Bank = 1, Signal name = AN1
#NET "an0" LOC = "F12"; # Bank = 1, Signal name = AN0
# Pin assignment for LEDs
#NET "Led<7>" LOC = "G1"; # Bank = 3, Signal name = LD7
#NET "Led<6>" LOC = "P4"; # Bank = 2, Signal name = LD6
#NET "Led<4>" LOC = "N4"; # Bank = 2, Signal name = LD5
#NET "Led<4>" LOC = "N5"; # Bank = 2, Signal name = LD4
#NET "Led<3>" LOC = "P6"; # Bank = 2, Signal name = LD3
#NET "Led<2>" LOC = "P7"; # Bank = 3, Signal name = LD4
#NET "Led<4>" LOC = "P7"; # Bank = 3, Signal name = LD2
NET "Led<1>" LOC = "M11" ; # Bank = 2, Signal name = LD1
NET "Led0" LOC = "M5" ; # Bank = 2, Signal name = LD0
# Pin assignment for SWs
#NET "sw7" LOC = "N3";  # Bank = 2, Signal name = SW7  #NET "sw6" LOC = "E2";  # Bank = 3, Signal name = SW6
#NET "sw5" LOC = "F3"; # Bank = 3, Signal name = SW5
#NET "sw4" LOC = "G3"; # Bank = 3, Signal name = SW4
#NET "sw3" LOC = "B4";  # Bank = 3, Signal name = SW3
#NET "sw2" LOC = "K3";  # Bank = 3, Signal name = SW2
#NET "sw0" LOC = "L3";  # Bank = 3, Signal name = SW1
#NET "sw0" LOC = "P11";  # Bank = 2, Signal name = SW0
NET "btn3" LOC = "A7";  # Bank = 1, Signal name = BTN3

NET "btn<2>" LOC = "M4";  # Bank = 0, Signal name = BTN2

NET "btn<1>" LOC = "C11";  # Bank = 2, Signal name = BTN1
NET "btn<0>" LOC = "G12"; # Bank = 0, Signal name = BTN0
## Pin assignment for PS2
                      LOC = "B1"
LOC = "C3"
#NET "ps2c"
                                           | DRIVE = 2 | PULLUP; # Bank = 3, Signal name = PS2C
#NET "ps2d"
                                           DRIVE = 2 | PULLUP; # Bank = 3, Signal name = PS2D
```

Zhodnocení:

Úkolem bylo vytvořit funkční skříňku, která se bude otevírat a otevírat i vracet korunu podle toho, kolik jsme vložili korun do skříňky. Budou se nám rozsvicovat ledky podle našich výstupů. S tímto úkolem jsem měl problém, kvůli kterému se mi skříňka otevírala předem, naštěstí jsem měl pouze špatně nastavený clock. Program jsme celý dělali doma a byl celkem obtížný.