# Protokol Garáž

#### Zadaní:


Moore automat pro garáž pro 5 aut, indikace počtu na sedmisegmentu a semafor svítí červeně u plné garáže.

# Teoretický rozbor Spartan a VHDL:

Spartan je programovatelné hradlové pole, což je typ logického integrovaného obvodu, který je vyroben tak, aby mohl být naprogramován kdykoliv. Obsahuje pole programovatelných logických obvodů (PLD), logických bloků, umožňuje je navzájem propojit a tím vytvořit takřka libovolné číslicové zařízení. Mikroprocesor je víceúčelové programovatelné zařízení, které na vstupu akceptuje digitální data, zpracuje je pomocí instrukcí uložených v paměti a jako výstup zobrazí výsledek. Mikroprocesor představuje příklad sekvenčního logického obvodu, který pro uložení dat používá dvojkovou soustavu.

VHDL je programovací jazyk, který slouží pro popis hardwaru. Používá se pro návrh a simulaci digitálních integrovaných obvodů, například programovatelných hradlových polí nebo různých zákaznických obvodů. Umožňuje návrh jak logických tak i sekvenčních struktur a jeho hlavní výhodou je jeho univerzálnost.


# Definice stavů a jejich kódování:



## **Popis automatu Moore:**

Moorův automat je jednoduché zařízení s konečným počtem vnitřních stavů, mezi kterými se přechází na základě vstupních symbolů. Každý vnitřní stav má definovaný právě jednu hodnotu na výstupu. Automat musí mít dále definovaný výchozí vnitřní stav, ve kterém se nachází před zadáním prvního vstupního symbolu a pravidla pro přechody mezi jednotlivými stavy.

## Orientovaný graf:



# Tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů:

	X0	X1	X2	Х3	Υ
S0	S0	S1	S0	S0	Y0
S1	S1	S2	S0	S1	Y0
S2	S2	S3	S1	S2	Y0
S3	S3	S4	S2	S3	Y0
S4	S4	S5	S3	S4	Y0
S5	S5	S5	S4	S5	Y1

# VHDL moduly – programy:

# Dělička:

```
library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
 3
 4 entity dekoder is
     Port ( HEX : in STD_LOGIC_VECTOR (2 downto 0);
LED : out STD_LOGIC_VECTOR (6 downto 0));
 5
 6
8
9 architecture Behavioral of dekoder is
10
11 begin
12
13
        with HEX SELect
     LED<= "1111001" when "001",
14
             "0100100" when "010",
15
             "0110000" when "011",
16
             "0011001" when "100",
                                      --4
17
             "0010010" when "101",
                                      --5
18
             "10000000" when others;
19
20
21 end Behavioral;
```


#### Dekodér:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3
 4
   entity delicka is
     Port ( CLK_in : in STD LOGIC;
 5
             CLK_out : out STD_LOGIC);
 6
 7
    end delicka;
8
   architecture Behavioral of delicka is
9
10
11
12
13
      process (CLK in)
        variable i : integer range 0 to 15000000;
14
15
16 begin
17
      if rising_edge(CLK_in) then
18
        if i=0 then CLK out <= '1';
19
20
                i := 9843000 ;
         else
21
22
                CLK out <= '0';
               i := i - 1 ;
23
24
         end if ;
25
       end if ;
26
     end process;
27
28 end Behavioral;
29
30
```


#### Garaž:

```
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
                                                                                        when S1 =>
                                                                         7.3
                                                                                            if (p= '1' AND o= '0') then
                                                                          74
                                                                                                next_state <= S2;
elsif (p= '0' AND o= '1') then</pre>
                                                                          75
    entity garaz skr is
25
       76
                                                                                                  next_state <= S0;
27
                                                                         78
                                                                                                else
                                                                                                 next_state <=S1;
29
                                                                                                end if;
30
                                                                                        when S2 =>
                                                                         81
                                                                                             if (p= '1' AND o= '0') then
    end garaz skr;
32
                                                                                                next_state <= S3;
elsif (p= '0' AND o= '1') then
33
                                                                          83
    architecture Behavioral of garaz_skr is
34
                                                                          84
35
36
                                                                                                  next_state <= S1;
        signal state, next_state : std_logic_vector (2 downto 0);
                                                                         86
                                                                                                else
        constant S0 : std_logic_vector(2 downto 0) := "000";
constant S1 : std_logic_vector(2 downto 0) := "000";
constant S2 : std_logic_vector(2 downto 0) := "010";
constant S3 : std_logic_vector(2 downto 0) := "011";
constant S4 : std_logic_vector(2 downto 0) := "100";
constant S5 : std_logic_vector(2 downto 0) := "100";
37
                                                                                                 next_state <=S2;
                                                                          87
                                                                          88
                                                                                                 end if;
39
                                                                                        when S3 =>
                                                                         89
                                                                                            if (p= '1' AND o= '0') then
41
                                                                                                next_state <= S4;
elsif (p= '0' AND o= '1') then
                                                                         91
42
                                                                         92
                                                                                                 next_state <= S2;</pre>
                                                                          93
        SYNCH PROCES: process(clk, reset)
44
        begin
if (reset = '1') then
                                                                         94
                                                                                                else
                                                                                                  next_state <=S3;
46
         state <= SO;
elsif rising_edge(clk) then
47
48
                                                                         96
                                                                                                end if;
                                                                                        when S4 =>
                                                                         97
                                                                                             n S4 =>
if (p= 'l' AND o= '0') then
  next_state <= S5;
elsif (p= '0' AND o= 'l') then</pre>
49
              state <= next_state;
                                                                         98
                                                                         99
        end process SYNCH PROCES;
51
                                                                        100
                                                                                                 next_state <= S3;
                                                                        101
        ZAK_VYSTUP: process(state)
53
                                                                         102
                                                                                                else
54
55
        begin
case (state) is
                                                                         103
                                                                                                 next_state <=S4;
            when S5 =>
                                                                                                 end if;
                                                                        104
56
                                                                                        when S5 =>
                                                                         105
                 semafor <= '1';
                                                                                            if (p= '0' AND o= '1') then
            when others =>
                                                                        106
58
                                                                                                  next_state <= S4;
            semafor <= '0';
end case;</pre>
                                                                        107
                                                                         108
                                                                                                else
60
61
        end process ZAK_VYSTUP;
                                                                        109
                                                                                                 next state <=S5;
                                                                         110
                                                                                                 end if;
62
        ZAK_STAVU: process (p, o, state)
                                                                                       when others => NULL;
63
                                                                        111
    begin case (state) is
                                                                        112
         65
                                                                         113
                                                                                       end case;
                                                                        114
67
                                                                         115
                                                                                        stav <= state;
68
69
                                                                        116
                                                                                   end process ZAK_STAVU;
                                                                        117
                   next state <=S0;
70
                                                                        119 end Behavioral;
```

## Simulace:



## Schéma:



## Piny:

```
1 # clock pins for Basys2 Board
     NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
     # Pin assignment for DispCtl
      # Connected to Basys2 onBoard 7seg display
     NET "seg<2>" LOC = "N14"; # Bank = 1, Signal name = CC
     NET "seg<3>" LOC = "N11"; # Bank = 2, Signal name = CD
     NET "seg<5>" LOC = "Pl2"; # Bank = 2, Signal name = CE
NET "seg<5>" LOC = "L13"; # Bank = 1, Signal name = CF
11
     NET "seg<6>" LOC = "M12"; # Bank = 1, Signal name = CG
     #NET "dp" LOC = "N13"; # Bank = 1, Signal name = DP
     NET "an3" LOC = "K14"; # Bank = 1, Signal name = AN3
15
     NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN2
NET "an1" LOC = "J12"; # Bank = 1, Signal name = AN1
#NET "an0" LOC = "F12"; # Bank = 1, Signal name = AN0
17
18
19
     # Pin assignment for LEDs
     21
22
     #NET "Led<4>" LOC = "N4"; # Bank = 2, Signal name = LD5
#NET "Led<4>" LOC = "N5"; # Bank = 2, Signal name = LD4
#NET "Led<3>" LOC = "P6"; # Bank = 2, Signal name = LD3
24
25
     #NET "Led<2>" LOC = "P7"; # Bank = 3, Signal name = LD2
#NET "Led<1>" LOC = "M11"; # Bank = 2, Signal name = LD1
NET "Led0" LOC = "M5"; # Bank = 2, Signal name = LD0
27
28
29
     # Pin assignment for SWs
#NET "sw7" LOC = "N3";  # Bank = 2, Signal name = SW7
#NET "sw6" LOC = "E2";  # Bank = 3, Signal name = SW6
31
32
     #NET "sw4" LOC = "G3";  # Bank = 3, Signal name = SW4
34
     #NET "sw3" LOC = "B4"; # Bank = 3, Signal name = SW3
35
     #NET "sw0" LOC = "H3"; # Bank = 3, Signal name = SW2
#NET "sw1" LOC = "L3"; # Bank = 3, Signal name = SW1
#NET "sw0" LOC = "P11"; # Bank = 2, Signal name = SW0
36
37
38
39
    NET "btn3" LOC = "A7";  # Bank = 1, Signal name = BTN3

#NET "btn2" LOC = "M4";  # Bank = 0, Signal name = BTN2

NET "btn1" LOC = "C11";  # Bank = 2, Signal name = BTN1

NET "btn0" LOC = "G12";  # Bank = 0, Signal name = BTN0
41
42
```

#### Zhodnocení:

Projekt jsem zprvu nepochopil, ale poté co jsem dokázal udělat case S0, jsem vše pochopil a dodělal jsem zbytek.