

# Protokol Výťah

## Zadání:

Budova má 7 pater a přízemí. Volbu patra simulujte pomocí sw0-sw7. Reset realizujte pomocí btn0. Na sedmissegmentu zobrazte, v kterém patře se nacházíte. Pomocí Led0-Led2 zobrazte počet pater o který se posunete v binárním kódu např. o 6. pater 110 a pomocí Led4 posun dolů a Led5 posun nahoru. Pokud použijete více sw najednou rozsvítí se Led0-Led5. Pokud nepoužijete žádný sw, Led jsou zhasnuty a zůstávají ve stávajícím patře.

## Teoretický rozbor Spartan a VHDL:

Spartan je programovatelné hradlové pole, což je typ logického integrovaného obvodu, který je vyroben tak, aby mohl být naprogramován kdykoliv. Obsahuje pole programovatelných logických obvodů (PLD), logických bloků, umožňuje je navzájem propojit a tím vytvořit takřka libovolné číslicové zařízení. Mikroprocesor je víceúčelové programovatelné zařízení, které na vstupu akceptuje digitální data, zpracuje je pomocí instrukcí uložených v paměti a jako výstup zobrazí výsledek. Mikroprocesor představuje příklad sekvenčního logického obvodu, který pro uložení dat používá dvojkovou soustavu.

VHDL je programovací jazyk, který slouží pro popis hardwaru. Používá se pro návrh a simulaci digitálních integrovaných obvodů, například programovatelných hradlových polí nebo různých zákaznických obvodů. Umožňuje návrh jak logických tak i sekvenčních struktur a jeho hlavní výhodou je jeho univerzálnost.

## Definice stavů a jejich kódování:

Vstupní proměnné:

	sw7	sw6	sw5	sw4	sw3	sw2	sw1	sw0
X0	0	0	0	0	0	0	0	0
X1	0	0	0	0	0	0	0	1
X2	0	0	0	0	0	0	0	1
X3	0	0	0	0	0	1	0	0
X4	0	0	0	0	1	0	0	0
X5	0	0	0	1	0	0	0	0
X6	0	0	1	0	0	0	0	0
X7	0	1	0	0	0	0	0	0
x8	1	0	0	0	0	0	0	0

Vnitřní proměnné:

	Q2	Q1	Q0
S0	0	0	0
S1	0	0	1
S2	0	1	0
S3	0	1	1
S4	1	0	0
S5	1	0	1
S6	1	1	0
S7	1	1	1


Výstupní proměnné:

	L5	L4	L3	L2	L1	L0
Y0	0	0	0	0	0	0
Y1	1	0	0	0	0	1
Y2	1	0	0	0	1	0
Y3	1	0	0	0	1	1
Y4	1	0	0	1	0	0
Y5	1	0	0	1	0	1
Y6	1	0	0	1	1	0
Y7	1	0	0	1	1	1
Y8	0	1	0	0	0	1
Y9	0	1	0	0	1	0
Y10	0	1	0	0	1	1
Y11	0	1	0	1	0	0
Y12	0	1	0	1	0	1
Y13	0	1	0	1	1	0
Y14	0	1	0	1	1	1

### Popis automatu Mealy:

Mealyho automat se označuje jako konečný automat s výstupem. Výstup je generován na základě příchozího vstupu i momentálního stavu. Jeho stavový diagram automatu má ke každému přechodu přiřazenu nejen vstupní hodnotu, kterou je přechod aktivován, ale i výstupní hodnotu, která je při aktivaci přechodu vygenerována.

### Orientovaný graf:



Tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů:

	X0/Y	X1/Y	X2/Y	X3/Y	X4/Y	X5/Y	X6/Y	X7/Y
s0	S0,S0/Y0,Y0	S1,S0/Y1,Y8	S2,S0/Y2,Y9	S3,S0/Y3,Y0	S4,S0/Y4,Y0	S5,S0/Y5,Y0	S6,S0/Y6,Y0	S7,S0/Y7,Y0
s1	S1,S1/Y0,Y0	S2,S0/Y1,Y8	S3,S0/Y2,Y8	S4,S0/Y3,Y8	S5,S0/Y4,Y8	S6,S0/Y5,Y8	S7,S0/Y6,Y8	S7,S0/Y6,Y8
s2	S2,S2/Y0,Y0	S3,S1/Y1,Y8	S4,S0/Y2,Y9	S5,S0/Y3,Y9	S6,S0/Y4,Y9	S7,S0/Y5,Y9	S7,S0/Y5,Y9	S7,S0/Y5,Y9
s3	S3,S3/Y0,Y0	S4,S2/Y1,Y8	S5,S1/Y2,Y9	S6,S0/Y3,Y10	S7,S0/Y4,Y10	S7,S0/Y4,Y10	S7,S0/Y4,Y10	S7,S0/Y4,Y10
s4	S4,S4/Y0,Y0	S5,S3/Y1,Y8	S6,S2/Y2,Y9	S7,S1/Y3,Y10	S7,S0/Y3,Y10	S7,S0/Y3,Y11	S7,S0/Y3,Y11	S7,S0/Y3,Y11
s5	S5,S5/Y0,Y0	S6,S4/Y1,Y8	S7,S2/Y2,Y9	S7,S2/Y2,Y10	S7,S1/Y2,Y11	S7,S0/Y2,Y12	S7,S0/Y2,Y12	S7,S0/Y2,Y12
s6	S6,S6/Y0,Y0	S7,S5/Y1,Y8	S6,S4/Y0,Y9	S7,S3/Y1,Y10	S7,S2/Y1,Y11	S7,S1/Y1,Y12	S7,S0/Y1,Y13	S7,S0/Y1,Y13
s7	S7,S7/Y0,Y0	S8,S6/Y1,Y8	S7,S5/Y0,Y9	S7,S4/Y0,Y10	S7,S3/Y0,Y11	S7,S2/Y0,Y12	S7,S1/Y0,Y13	S7,S0/Y0,Y14

Dělička:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity delicka is
7      Port ( CLK_in : in  STD_LOGIC;
8            CLK_out : out STD_LOGIC);
9  end delicka;
10
11 architecture Behavioral of delicka is
12
13 begin
14
15     process (CLK_in)
16         variable i : integer range 0 to 15000000 ;
17     begin
18         if rising_edge(CLK_in) then
19             if i=0 then CLK_out <= '1' ;
20                 i := 9843000 ;
21             else
22                 CLK_out <= '0' ;
23                 i := i - 1 ;
24             end if ;
25         end if ;
26     end process;
27
28 end Behavioral;

```

Dekodér:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4
5
6  entity dekodér is
7      Port ( HEX : in  STD_LOGIC_VECTOR (2 downto 0);
8            LED : out STD_LOGIC_VECTOR (6 downto 0)
9            );
10 end dekodér;
11
12
13 architecture Behavioral of dekodér is
14
15 begin
16
17     with HEX select
18     LED<= "1111001" when "001",  --1
19           "0100100" when "010",  --2
20           "0110000" when "011",  --3
21           "0011001" when "100",  --4
22           "0100100" when "101",  --5
23           "0100000" when "110",  --6
24           "0001111" when "111",  --7
25           "1000000" when others;  --0
26
27
28 end Behavioral;

```

Výtah:


```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4  entity vytah1 is
5
6      Port ( patro : inout STD_LOGIC_VECTOR (2 downto 0);
7            clk : in STD_LOGIC;
8            reset : in STD_LOGIC;
9            kam : in STD_LOGIC_VECTOR (7 downto 0);
10           vyst : out STD_LOGIC_VECTOR (5 downto 0));
11 end vytah1;
12
13 architecture Behavioral of vytah1 is
14     signal state, next_state : STD_LOGIC_VECTOR (2 downto 0);
15
16     constant s0 : STD_LOGIC_VECTOR (2 downto 0) := "000";
17     constant s1 : STD_LOGIC_VECTOR (2 downto 0) := "001";
18     constant s2 : STD_LOGIC_VECTOR (2 downto 0) := "010";
19     constant s3 : STD_LOGIC_VECTOR (2 downto 0) := "011";
20     constant s4 : STD_LOGIC_VECTOR (2 downto 0) := "100";
21     constant s5 : STD_LOGIC_VECTOR (2 downto 0) := "101";
22     constant s6 : STD_LOGIC_VECTOR (2 downto 0) := "110";
23     constant s7 : STD_LOGIC_VECTOR (2 downto 0) := "111";
24
25 begin
26     SYNC_PROC: process (clk)
27     begin
28         if rising_edge (clk)
29             then if (reset='0')
30                 then state <= next_state;
31                 else state <= s0;
32             end if;
33         end if;
34     end process SYNC_PROC;
35
36     OUTPUT_DECODE: process (state, kam)
37     begin
38         case (state) is
39             when s0 =>
40                 if (kam = "00000001") then vyst <= "000000"; --0
41                 elsif (kam = "00000010") then vyst <= "100001"; --1
42                 elsif (kam = "00000100") then vyst <= "100010"; --2
43                 elsif (kam = "00001000") then vyst <= "100011"; --3
44                 elsif (kam = "00010000") then vyst <= "100100"; --4
45                 elsif (kam = "00100000") then vyst <= "100101"; --5
46                 elsif (kam = "01000000") then vyst <= "100110"; --6
47                 elsif (kam = "10000000") then vyst <= "100111"; --7
48                 elsif (kam = "00000000") then vyst <= "000000"; --00
49
50                 else vyst <= "111111";
51             end if;
52
53             when s1 =>
54                 if (kam = "00000001") then vyst <= "010001"; --0
55                 elsif (kam = "00000010") then vyst <= "000000"; --1
56                 elsif (kam = "00000100") then vyst <= "100001"; --2
57                 elsif (kam = "00001000") then vyst <= "100010"; --3
58                 elsif (kam = "00010000") then vyst <= "100011"; --4
59                 elsif (kam = "00100000") then vyst <= "100100"; --5
60                 elsif (kam = "01000000") then vyst <= "100101"; --6
61                 elsif (kam = "10000000") then vyst <= "100110"; --7
62                 elsif (kam = "00000000") then vyst <= "000000"; --00
63
64                 else vyst <= "111111";
65             end if;
66
67             when s2 =>
68                 if (kam = "00000001") then vyst <= "010010"; --0
69                 elsif (kam = "00000010") then vyst <= "010010"; --1
70                 elsif (kam = "00000100") then vyst <= "000000"; --2
71                 elsif (kam = "00001000") then vyst <= "100001"; --3
72                 elsif (kam = "00010000") then vyst <= "100010"; --4
73                 elsif (kam = "00100000") then vyst <= "100011"; --5
74                 elsif (kam = "01000000") then vyst <= "100100"; --6
75                 elsif (kam = "10000000") then vyst <= "100101"; --7
76                 elsif (kam = "00000000") then vyst <= "000000"; --00
77
78                 else vyst <= "111111";
79             end if;
80
81             when s3 =>
82                 if (kam = "00000001") then vyst <= "010010"; --0
83                 elsif (kam = "00000010") then vyst <= "010010"; --1
84                 elsif (kam = "00000100") then vyst <= "000000"; --2
85                 elsif (kam = "00001000") then vyst <= "100001"; --3
86                 elsif (kam = "00010000") then vyst <= "100010"; --4
87                 elsif (kam = "00100000") then vyst <= "100011"; --5
88                 elsif (kam = "01000000") then vyst <= "100100"; --6
89                 elsif (kam = "10000000") then vyst <= "100101"; --7
90                 elsif (kam = "00000000") then vyst <= "000000"; --00
91
92                 else vyst <= "111111";
93             end if;
94
95             when s4 =>
96                 if (kam = "00000001") then vyst <= "010010"; --0
97                 elsif (kam = "00000010") then vyst <= "010010"; --1
98                 elsif (kam = "00000100") then vyst <= "000000"; --2
99                 elsif (kam = "00001000") then vyst <= "100001"; --3
100                elsif (kam = "00010000") then vyst <= "100010"; --4
101                elsif (kam = "00100000") then vyst <= "100011"; --5
102                elsif (kam = "01000000") then vyst <= "100100"; --6
103                elsif (kam = "10000000") then vyst <= "100101"; --7
104                elsif (kam = "00000000") then vyst <= "000000"; --00
105
106                else vyst <= "111111";
107            end if;
108
109            when s5 =>
110                if (kam = "00000001") then vyst <= "010010"; --0
111                elsif (kam = "00000010") then vyst <= "010010"; --1
112                elsif (kam = "00000100") then vyst <= "000000"; --2
113                elsif (kam = "00001000") then vyst <= "100001"; --3
114                elsif (kam = "00010000") then vyst <= "100010"; --4
115                elsif (kam = "00100000") then vyst <= "100011"; --5
116                elsif (kam = "01000000") then vyst <= "100100"; --6
117                elsif (kam = "10000000") then vyst <= "100101"; --7
118                elsif (kam = "00000000") then vyst <= "000000"; --00
119
120                else vyst <= "111111";
121            end if;
122
123            when s6 =>
124                if (kam = "00000001") then vyst <= "010010"; --0
125                elsif (kam = "00000010") then vyst <= "010010"; --1
126                elsif (kam = "00000100") then vyst <= "000000"; --2
127                elsif (kam = "00001000") then vyst <= "100001"; --3
128                elsif (kam = "00010000") then vyst <= "100010"; --4
129                elsif (kam = "00100000") then vyst <= "100011"; --5
130                elsif (kam = "01000000") then vyst <= "100100"; --6
131                elsif (kam = "10000000") then vyst <= "100101"; --7
132                elsif (kam = "00000000") then vyst <= "000000"; --00
133
134                else vyst <= "111111";
135            end if;
136
137            when s7 =>
138                if (kam = "00000001") then vyst <= "010010"; --0
139                elsif (kam = "00000010") then vyst <= "010010"; --1
140                elsif (kam = "00000100") then vyst <= "000000"; --2
141                elsif (kam = "00001000") then vyst <= "100001"; --3
142                elsif (kam = "00010000") then vyst <= "100010"; --4
143                elsif (kam = "00100000") then vyst <= "100011"; --5
144                elsif (kam = "01000000") then vyst <= "100100"; --6
145                elsif (kam = "10000000") then vyst <= "100101"; --7
146                elsif (kam = "00000000") then vyst <= "000000"; --00
147
148                else vyst <= "111111";
149            end if;
150        end case;
151    end process OUTPUT_DECODE;
152
153    next_state <= state;
154 end architecture Behavioral;
```

```


88     when s3 =>
89
90         if (kam = "00000001") then vyst <= "010011";    --0
91         elsif (kam = "00000010") then vyst <= "010010"; --1
92         elsif (kam = "00000100") then vyst <= "010001"; --2
93         elsif (kam = "00001000") then vyst <= "000000"; --3
94         elsif (kam = "00010000") then vyst <= "100001"; --4
95         elsif (kam = "00100000") then vyst <= "100010"; --5
96         elsif (kam = "01000000") then vyst <= "100011"; --6
97         elsif (kam = "10000000") then vyst <= "100100"; --7
98         elsif (kam = "00000000") then vyst <= "000000"; --00
99
100        else vyst <= "111111";
101    end if;
102
103
104    when s4 =>
105
106        if (kam = "00000001") then vyst <= "010100";    --0
107        elsif (kam = "00000010") then vyst <= "010011"; --1
108        elsif (kam = "00000100") then vyst <= "010010"; --2
109        elsif (kam = "00001000") then vyst <= "010001"; --3
110        elsif (kam = "00010000") then vyst <= "000000"; --4
111        elsif (kam = "00100000") then vyst <= "100001"; --5
112        elsif (kam = "01000000") then vyst <= "100010"; --6
113        elsif (kam = "10000000") then vyst <= "100011"; --7
114        elsif (kam = "00000000") then vyst <= "000000"; --00
115
116        else vyst <= "111111";
117    end if;
118
119
120
121    when s5 =>
122
123        if (kam = "00000001") then vyst <= "010101";    --0
124        elsif (kam = "00000010") then vyst <= "010100"; --1
125        elsif (kam = "00000100") then vyst <= "010011"; --2
126        elsif (kam = "00001000") then vyst <= "010010"; --3
127        elsif (kam = "00010000") then vyst <= "010001"; --4
128        elsif (kam = "00100000") then vyst <= "000000"; --5
129        elsif (kam = "01000000") then vyst <= "100001"; --6
130        elsif (kam = "10000000") then vyst <= "100010"; --7
131        elsif (kam = "00000000") then vyst <= "000000"; --00
132
133        else vyst <= "111111";
134    end if;
135
136
137
138    when s6 =>
139
140        if (kam = "00000001") then vyst <= "010110";    --0
141        elsif (kam = "00000010") then vyst <= "010101"; --1
142        elsif (kam = "00000100") then vyst <= "010100"; --2
143        elsif (kam = "00001000") then vyst <= "010011"; --3
144        elsif (kam = "00010000") then vyst <= "010010"; --4
145        elsif (kam = "00100000") then vyst <= "010001"; --5
146        elsif (kam = "01000000") then vyst <= "000000"; --6
147        elsif (kam = "10000000") then vyst <= "100001"; --7
148        elsif (kam = "00000000") then vyst <= "000000"; --00
149
150        else vyst <= "111111";
151    end if;
152
153
154
155    when s7 =>
156
157        if (kam = "00000001") then vyst <= "010111";    --0
158        elsif (kam = "00000010") then vyst <= "010110"; --1
159        elsif (kam = "00000100") then vyst <= "010101"; --2
160        elsif (kam = "00001000") then vyst <= "010100"; --3
161        elsif (kam = "00010000") then vyst <= "010011"; --4
162        elsif (kam = "00100000") then vyst <= "010010"; --5
163        elsif (kam = "01000000") then vyst <= "010001"; --6
164        elsif (kam = "10000000") then vyst <= "000000"; --7
165        elsif (kam = "00000000") then vyst <= "000000"; --00
166
167        else vyst <= "111111";
168    end if;
169
170
171    when others => NULL;
172 end case;
173 patro <= state;
174 end process OUTPUT_DECODE;
175

```

## Simulace:



## Schéma:



## Piny:

```
# clock pins for Basys2 Board
NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK

# Pin assignment for DispCtl
# Connected to Basys2 onBoard 7seg display
NET "seg<0>" LOC = "L14"; # Bank = 1, Signal name = CA
NET "seg<1>" LOC = "H12"; # Bank = 1, Signal name = CB
NET "seg<2>" LOC = "N14"; # Bank = 1, Signal name = CC
NET "seg<3>" LOC = "N11"; # Bank = 2, Signal name = CD
NET "seg<4>" LOC = "P12"; # Bank = 2, Signal name = CE
NET "seg<5>" LOC = "L13"; # Bank = 1, Signal name = CF
NET "seg<6>" LOC = "M12"; # Bank = 1, Signal name = CG
#NET "dp" LOC = "N13"; # Bank = 1, Signal name = DP

NET "an3" LOC = "K14"; # Bank = 1, Signal name = AN3
NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN2
NET "an1" LOC = "J12"; # Bank = 1, Signal name = AN1
#NET "an0" LOC = "F12"; # Bank = 1, Signal name = AN0

# Pin assignment for LEDs
#NET "Led<7>" LOC = "G1"; # Bank = 3, Signal name = LD7
#NET "Led<6>" LOC = "P4"; # Bank = 2, Signal name = LD6
NET "Led<5>" LOC = "N4"; # Bank = 2, Signal name = LD5
NET "Led<4>" LOC = "N5"; # Bank = 2, Signal name = LD4
NET "Led<3>" LOC = "P6"; # Bank = 2, Signal name = LD3
NET "Led<2>" LOC = "P7"; # Bank = 3, Signal name = LD2
NET "Led<1>" LOC = "M11"; # Bank = 2, Signal name = LD1
NET "Led<0>" LOC = "M5"; # Bank = 2, Signal name = LD0

# Pin assignment for SWs
NET "sw7" LOC = "N3"; # Bank = 2, Signal name = SW7
NET "sw6" LOC = "E2"; # Bank = 3, Signal name = SW6
NET "sw5" LOC = "F3"; # Bank = 3, Signal name = SW5
NET "sw4" LOC = "G3"; # Bank = 3, Signal name = SW4
NET "sw3" LOC = "B4"; # Bank = 3, Signal name = SW3
NET "sw2" LOC = "K3"; # Bank = 3, Signal name = SW2
NET "sw1" LOC = "L3"; # Bank = 3, Signal name = SW1
NET "sw0" LOC = "P11"; # Bank = 2, Signal name = SW0

#NET "btn3" LOC = "A7"; # Bank = 1, Signal name = BTN3
#NET "btn2" LOC = "M4"; # Bank = 0, Signal name = BTN2
#NET "btn1" LOC = "C11"; # Bank = 2, Signal name = BTN1
NET "btn0" LOC = "G12"; # Bank = 0, Signal name = BTN0

## Pin assignment for PS2
#NET "ps2c" LOC = "B1" | DRIVE = 2 | PULLUP; # Bank = 3, Signal name = PS2C
#NET "ps2d" LOC = "C3" | DRIVE = 2 | PULLUP; # Bank = 3, Signal name = PS2D
```

## Zhodnocení:

Úkolem bylo vytvořit funkční výtah o sedmi patrech, který bude rozsvícovat Led diody podle toho, jakým směrem výtah pojede a o kolik pater se posune a výběr patra děláme přes přepínače. Tento úkol mi přišel poněkud jednodušší jelikož jsme podobný úkol již dělali. Program jsem dělal jenom v online nestihl dopsat a musel jsem ho dodělat doma.