

# Protokol Garáž

## Zadání:

Moore automat pro garáž pro 5 aut, indikace počtu na sedmisegmentu a semafor svítí červeně u plné garáže.

## Teoretický rozbor Spartan a VHDL:

Spartan je programovatelné hradlové pole, což je typ logického integrovaného obvodu, který je vyroben tak, aby mohl být naprogramován kdykoliv. Obsahuje pole programovatelných logických obvodů (PLD), logických bloků, umožňuje je navzájem propojit a tím vytvořit takřka libovolné číslicové zařízení. Mikroprocesor je víceúčelové programovatelné zařízení, které na vstupu akceptuje digitální data, zpracuje je pomocí instrukcí uložených v paměti a jako výstup zobrazí výsledek. Mikroprocesor představuje příklad sekvenčního logického obvodu, který pro uložení dat používá dvojkovou soustavu.

VHDL je programovací jazyk, který slouží pro popis hardwaru. Používá se pro návrh a simulaci digitálních integrovaných obvodů, například programovatelných hradlových polí nebo různých zákaznických obvodů. Umožňuje návrh jak logických tak i sekvenčních struktur a jeho hlavní výhodou je jeho univerzálnost.

## Definice stavů a jejich kódování:

	x0	x1	x2	x3
p	0	1	0	1
o	0	0	1	1

Vstupní:


	s0	s1	s2	s3	s4	s5
Vnitřní stavy:	000	001	010	011	100	101

	y0	y1
Výstupní:	0	1

## Popis automatu Moore:

Mooreův automat je jednoduché zařízení s konečným počtem vnitřních stavů, mezi kterými se přechází na základě vstupních symbolů. Každý vnitřní stav má definovaný právě jednu hodnotu na výstupu. Automat musí mít dále definovaný výchozí vnitřní stav, ve kterém se nachází před zadáním prvního vstupního symbolu a pravidla pro přechody mezi jednotlivými stavy.

## Orientovaný graf:



Tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů:

	X0	X1	X2	X3	Y
S0	S0	S1	S0	S0	Y0
S1	S1	S2	S0	S1	Y0
S2	S2	S3	S1	S2	Y0
S3	S3	S4	S2	S3	Y0
S4	S4	S5	S3	S4	Y0
S5	S5	S5	S4	S5	Y1

VHDL moduly – programy:

Dělička:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity dekodér is
5      Port ( HEX : in  STD_LOGIC_VECTOR (2 downto 0);
6            LED : out STD_LOGIC_VECTOR (6 downto 0));
7  end dekodér;
8
9  architecture Behavioral of dekodér is
10
11  begin
12
13      with HEX select
14      LED<= "1111001" when "001",  --1
15            "0100100" when "010",  --2
16            "0110000" when "011",  --3
17            "0011001" when "100",  --4
18            "0010010" when "101",  --5
19            "1000000" when others;  --0
20
21  end Behavioral;
22

```


Dekodér:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity delicka is
5      Port ( CLK_in : in  STD_LOGIC;
6            CLK_out : out STD_LOGIC);
7  end delicka;
8
9  architecture Behavioral of delicka is
10
11  begin
12
13      process (CLK_in)
14          variable i : integer range 0 to 15000000 ;
15
16      begin
17
18          if rising_edge(CLK_in) then
19              if i=0 then CLK_out <= '1' ;
20                  i := 9843000 ;
21              else
22                  CLK_out <= '0' ;
23                  i := i - 1 ;
24              end if ;
25          end if ;
26      end process;
27
28  end Behavioral;
29
30
```


Garaž:

```
20  library IEEE;
21  use IEEE.STD_LOGIC_1164.ALL;
22
23
24  entity garaz_skr is
25      Port ( p : in  STD_LOGIC;
26            o : in  STD_LOGIC;
27            reset: in STD_LOGIC;
28            clk : in STD_LOGIC;
29            stav : inout STD_LOGIC_VECTOR(2 downto 0);
30            semafor : out STD_LOGIC);
31  end garaz_skr;
32
33  architecture Behavioral of garaz_skr is
34
35      signal state, next_state : std_logic_vector (2 downto 0);
36      constant S0 : std_logic_vector(2 downto 0) := "000";
37      constant S1 : std_logic_vector(2 downto 0) := "001";
38      constant S2 : std_logic_vector(2 downto 0) := "010";
39      constant S3 : std_logic_vector(2 downto 0) := "011";
40      constant S4 : std_logic_vector(2 downto 0) := "100";
41      constant S5 : std_logic_vector(2 downto 0) := "101";
42
43  begin
44      SYNCH_PROCES: process(clk, reset)
45      begin
46          if (reset = '1') then
47              state <= S0;
48          elsif rising_edge(clk) then
49              state <= next_state;
50          end if;
51      end process SYNCH_PROCES;
52
53      ZAK_VYSTUP: process(state)
54      begin
55          case (state) is
56              when S5 =>
57                  semafor <= '1';
58              when others =>
59                  semafor <= '0';
60          end case;
61      end process ZAK_VYSTUP;
62
63      ZAK_STAVU: process (p, o, state)
64      begin
65          case (state) is
66              when S0=>
67                  if (p= '1' AND o= '0') then
68                      next_state <= S1;
69                  else
70                      next_state <=S0;
71                  end if;
72
73
74                  when S1 =>
75                      if (p= '1' AND o= '0') then
76                          next_state <= S2;
77                      elsif (p= '0' AND o= '1') then
78                          next_state <= S0;
79                      else
80                          next_state <=S1;
81                      end if;
82                  when S2 =>
83                      if (p= '1' AND o= '0') then
84                          next_state <= S3;
85                      elsif (p= '0' AND o= '1') then
86                          next_state <= S1;
87                      else
88                          next_state <=S2;
89                      end if;
90                  when S3 =>
91                      if (p= '1' AND o= '0') then
92                          next_state <= S4;
93                      elsif (p= '0' AND o= '1') then
94                          next_state <= S2;
95                      else
96                          next_state <=S3;
97                      end if;
98                  when S4 =>
99                      if (p= '1' AND o= '0') then
100                          next_state <= S5;
101                      elsif (p= '0' AND o= '1') then
102                          next_state <= S3;
103                      else
104                          next_state <=S4;
105                      end if;
106                  when S5 =>
107                      if (p= '0' AND o= '1') then
108                          next_state <= S4;
109                      else
110                          next_state <=S5;
111                      end if;
112                  when others => NULL;
113          end case;
114
115          stav <= state;
116
117      end process ZAK_STAVU;
118
119  end Behavioral;
```

## Simulace:



## Schéma:



## Piny:

```
1 # clock pins for Basys2 Board
2 NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
3
4 # Pin assignment for DispCtl
5 # Connected to Basys2 onBoard 7seg display
6 NET "seg<0>" LOC = "L14"; # Bank = 1, Signal name = CA
7 NET "seg<1>" LOC = "H12"; # Bank = 1, Signal name = CB
8 NET "seg<2>" LOC = "N14"; # Bank = 1, Signal name = CC
9 NET "seg<3>" LOC = "N11"; # Bank = 2, Signal name = CD
10 NET "seg<4>" LOC = "P12"; # Bank = 2, Signal name = CE
11 NET "seg<5>" LOC = "L13"; # Bank = 1, Signal name = CF
12 NET "seg<6>" LOC = "M12"; # Bank = 1, Signal name = CG
13 #NET "dp" LOC = "N13"; # Bank = 1, Signal name = DP
14
15 NET "an3" LOC = "K14"; # Bank = 1, Signal name = AN3
16 NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN2
17 NET "an1" LOC = "U12"; # Bank = 1, Signal name = AN1
18 #NET "an0" LOC = "F12"; # Bank = 1, Signal name = AN0
19
20 # Pin assignment for LEDs
21 #NET "Led<7>" LOC = "G1"; # Bank = 3, Signal name = LD7
22 #NET "Led<6>" LOC = "P4"; # Bank = 2, Signal name = LD6
23 #NET "Led<5>" LOC = "N4"; # Bank = 2, Signal name = LD5
24 #NET "Led<4>" LOC = "N5"; # Bank = 2, Signal name = LD4
25 #NET "Led<3>" LOC = "P6"; # Bank = 2, Signal name = LD3
26 #NET "Led<2>" LOC = "P7"; # Bank = 3, Signal name = LD2
27 #NET "Led<1>" LOC = "M11"; # Bank = 2, Signal name = LD1
28 NET "Led0" LOC = "M5"; # Bank = 2, Signal name = LD0
29
30 # Pin assignment for SWs
31 #NET "sw7" LOC = "N3"; # Bank = 2, Signal name = SW7
32 #NET "sw6" LOC = "E2"; # Bank = 3, Signal name = SW6
33 #NET "sw5" LOC = "F3"; # Bank = 3, Signal name = SW5
34 #NET "sw4" LOC = "G3"; # Bank = 3, Signal name = SW4
35 #NET "sw3" LOC = "B4"; # Bank = 3, Signal name = SW3
36 #NET "sw2" LOC = "K3"; # Bank = 3, Signal name = SW2
37 #NET "sw1" LOC = "L3"; # Bank = 3, Signal name = SW1
38 #NET "sw0" LOC = "P11"; # Bank = 2, Signal name = SW0
39
40 NET "btn3" LOC = "A7"; # Bank = 1, Signal name = BTN3
41 #NET "btn2" LOC = "M4"; # Bank = 0, Signal name = BTN2
42 NET "btn1" LOC = "C11"; # Bank = 2, Signal name = BTN1
43 NET "btn0" LOC = "G12"; # Bank = 0, Signal name = BTN0
44
45 ## Pin assignment for PS2
46 #NET "ps2c" LOC = "B1" | DRIVE = 2 | PULLUP; # Bank = 3, Signal name = PS2C
47 #NET "ps2d" LOC = "C3" | DRIVE = 2 | PULLUP; # Bank = 3, Signal name = PS2D
```

## Zhodnocení:

Projekt jsem zprvu nepochopil, ale poté co jsem dokázal udělat case S0, jsem vše pochopil a dodělal jsem zbytek.