Protokol Výtah

Zadání:

Realizujte Mealyho automat, který vyhodnocuje posun výtahu na základě vstupních informací o zvoleném patře. Sedmisegment ukazuje ve kterém patře se výtah nachází a 5 výstupních Led určuje: Led0 a Led1 směr posuvu, Led3 o 1 patro, Led4 o 2 patra a Led5 o 3 patra. Patra jsou 0-3. Pokud výtah stojí, svítí všechny 3 Led (Led 3, Led4, Led5).

Teoretický rozbor Spartan a VHDL:

Spartan je programovatelné hradlové pole, což je typ logického integrovaného obvodu, který je vyroben tak, aby mohl být naprogramován kdykoliv. Obsahuje pole programovatelných logických obvodů (PLD), logických bloků, umožňuje je navzájem propojit a tím vytvořit takřka libovolné číslicové zařízení. Mikroprocesor je víceúčelové programovatelné zařízení, které na vstupu akceptuje digitální data, zpracuje je pomocí instrukcí uložených v paměti a jako výstup zobrazí výsledek. Mikroprocesor představuje příklad sekvenčního logického obvodu, který pro uložení dat používá dvojkovou soustavu.

VHDL je programovací jazyk, který slouží pro popis hardwaru. Používá se pro návrh a simulaci digitálních integrovaných obvodů, například programovatelných hradlových polí nebo různých zákaznických obvodů. Umožňuje návrh jak logických tak i sekvenčních struktur a jeho hlavní výhodou je jeho univerzálnost.

Definice stavů a jejich kódování:

	btn_0	btn_1	btn_2	btn_3	
X4	0	0	0	0	
X0	1	0	0	0	
X1	0	1	0	0	
X2	0	0	1	0	
X3	0	0	0	1	

Vstupní proměnné: 🔼

	q0	q1
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Vnitřní proměnné:


	L5	L4	L3	L2	L1	L0
Y0	1	1	1	0	0	0
Y1	0	0	1	0	1	0
Y2	0	1	0	0	1	0
Y3	1	0	0	0	1	0
Y4	0	0	1	0	0	1
Y5	0	1	0	0	0	1
Y6	1	0	0	0	0	1

Výstupní proměnné:

Popis automatu Mealy:

Mealyho automat se označuje jako konečný automat s výstupem. Výstup je generován na základě příchozího vstupu i momentálního stavu. Jeho stavový diagram automatu má ke každému přechodu přiřazenu nejen vstupní hodnotu, kterou je přechod aktivován, ale i výstupní hodnotu, která je při aktivaci přechodu vygenerována.

Orientovaný graf:



Tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů:

	X0	Υ	X1	Υ	X2	Υ	Х3	Υ	X4	Υ
S0	S0	Y0	S1	Y1	S2	Y2	S3	Y3	S0	Y0
S1	S0	Y4	S1	Y0	S2	Y1	S3	Y2	S1	Y0
S2	S0	Y5	S1	Y4	S2	Y0	S3	Y1	S2	Y0
S3	S0	Y6	S1	Y5	S2	Y4	S3	Y0	S3	Y0

VHDL moduly – programy:

Dělička:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3
 4 entity delicka is
     Port ( CLK_in : in STD_lOGIC;
                CLK_out : out STD_LOGIC);
   end delicka;
8
   architecture Behavioral of delicka is
9
10
11 begin
12
       process (CLK in)
13
14
           variable i : integer range 0 to 15000000;
15
  begin
16
17
       if rising_edge(CLK_in) then
18
          if i=0 then CLK_out <= '1';
i := 9843000;
19
20
           else
21
                   CLK out <= '0';
22
                   i := i-1;
23
           end if;
24
25
       end if:
26 end process;
27
28 end Behavioral;
```

Dekodér:

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 4 entity dekoder is
       Port (
 5
                            STD LOGIC VECTOR (1 downto 0);
                HEX: in
 6
                LED: out STD LOGIC VECTOR (6 downto 0)
 8
        );
    end dekoder;
 G.
10
    architecture Behavioral of dekoder is
11
12
13 begin
14
15
        with HEX SELect
      LED<= "1111001" when "01", --1
16
             "0100100" when "10", --2
"0110000" when "11", --3
17
18
             "1000000" when others; --0
19
20
21 end Behavioral;
```

Výtah:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3
    entity vytah is
 4
          Port ( patro : inout STD_LOGIC_VECTOR (1 downto 0);
 5
                    clk : in STD_LOGIC;
                    rst : in STD_LOGIC;
kam : in STD_LOGIC_VECTOR (3 downto 0);
 8
                     vyst : out STD_LOGIC_VECTOR (5 downto 0));
 9
10 end vytah;
11
12 architecture Behavioral of vytah is
      signal state, next_state : STD_LOGIC_VECTOR (1 downto 0);
13
14
        constant s0 : STD_LOGIC_VECTOR (1 downto 0) := "00";
constant s1 : STD_LOGIC_VECTOR (1 downto 0) := "01";
constant s2 : STD_LOGIC_VECTOR (1 downto 0) := "10";
constant s3 : STD_LOGIC_VECTOR (1 downto 0) := "11";
15
16
17
```

```
20 begin
 21
                    SYNC_PROC: process (clk)
                    begin
 23
24
                   if rising_edge (clk)
  then if (rst='0')
    then state <= next_state;
    else state <= s0;</pre>
  25
  26
  27
                                                                                                                                                  70 NEXT_STATE_DECODE: process (state, kam)
                          end if;
                                                                                                                                                            begin
                    end if;
  29
                                                                                                                                                   72
                                                                                                                                                  73
74
  30
                    end process SYNC_PROC;
                                                                                                                                                            case (state) is
                                                                                                                                                                  when s0 => if (
  31
                                                                                                                                                                         els u => 
if (kam = "0001") then next_state <= s0; patro <="00"; 
elsif (kam = "0010") then next_state <= s1; patro <="01"; 
elsif (kam = "0100") then next_state <= s2; patro <="10"; 
elsif (kam = "1000") then next_state <= s3; patro <="11"; 
else next_state <= s0;
  32
                   OUTPUT_DECODE: process (state, kam)
                                                                                                                                                   75
  33
           Begin
  34
  35
                                                                                                                                                   78
                                                                                                                                                   79
  36
                   when s0 =>
                          if (kam = "0001") then vyst <= "111000";
elsif (kam = "0010") then vyst <= "001010";
elsif (kam = "0100") then vyst <= "010010";
elsif (kam = "1000") then vyst <= "100010";
                         if
                                                                                                                                                   80
                                                                                                                                                                                              end if;
                                                                                                                                                   81
82
                                                                                                                                                                 when s1 =>
    if (kam = "0001") then next_state <= s0; patro <="00";
elsif (kam = "0010") then next_state <= s1; patro <="01";
elsif (kam = "0100") then next_state <= s2; patro <="10";
elsif (kam = "1000") then next_state <= s3; patro <="11";
    else next_state <= s1;
end if;</pre>
  38
  39
40
                                                                                                                                                   83
                                                                                                                                                  84
85
                           else vyst <= "000000":
  41
  42
                            end if;
                                                                                                                                                   86
  43
44
                    when sl =>
                          en s1 =>
if (kam = "0001") then vyst <= "001001";
elsif (kam = "0010") then vyst <= "111000";
elsif (kam = "0100") then vyst <= "001010";
elsif (kam = "1000") then vyst <= "010010";
else vyst <= "0000000";
end if;
                                                                                                                                                   88
  45
                                                                                                                                                   89
  46
47
                                                                                                                                                                  when s2 =>
    if (kam = "0001") then next_state <= s0; patro <="00";
    elsif (kam = "0010") then next_state <= s1; patro <="01";
    elsif (kam = "0100") then next_state <= s2; patro <="10";
    elsif (kam = "1000") then next_state <= s3; patro <="11";</pre>
                                                                                                                                                   91
  48
49
                                                                                                                                                   92
                                                                                                                                                   93
  50
                    when s2 =>
                          en s2 =>

if (kam = "0001") then vyst <= "010001";

elsif (kam = "0010") then vyst <= "001001";

elsif (kam = "0100") then vyst <= "111000";

elsif (kam = "1000") then vyst <= "001010";

else vyst <= "0000000";

end if;
                                                                                                                                                   94
  51
                                                                                                                                                   95
                                                                                                                                                                                             else next_state <= s2;
end if;</pre>
  52
                                                                                                                                                   96
  53
                                                                                                                                                   97
  54
                                                                                                                                                  98
99
                                                                                                                                                                   when s3 =>
                                                                                                                                                                         en s3 =>
    if (kam = "0001") then next_state <= s0; patro <="00";
elsif (kam = "0010") then next_state <= s1; patro <="01";
elsif (kam = "0100") then next_state <= s2; patro <="10";
elsif (kam = "1000") then next_state <= s3; patro <="11";</pre>
  55
  56
                                                                                                                                                 100
  57
58
                    when s3 =>
                                                                                                                                                 101
                          en s3 =>

if (kam = "0001") then vyst <= "100001";
elsif (kam = "0010") then vyst <= "010001";
elsif (kam = "0100") then vyst <= "010001";
elsif (kam = "1000") then vyst <= "111000";
                                                                                                                                                102
  59
                                                                                                                                                103
                                                                                                                                                                                          else next_state <= s3;
  60
                                                                                                                                                 104
                                                                                                                                                            when others => NULL;
  61
                                                                                                                                                105
                          else vyst <= "000000";
end if;
  62
                                                                                                                                                106
                                                                                                                                                            end case:
  63
  64
                                                                                                                                                108
                    when others => NULL;
                                                                                                                                                109
                                                                                                                                                                   end process NEXT STATE DECODE;
  65
                                                                                                                                                110
  66
          end case;
                                                                                                                                                111
                                                                                                                                                          end Behavioral;
 68 end process OUTPUT DECODE:
```

Simulace:





Schéma:



Piny:

```
# clock pins for Basys2 Board
NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK

# Pin assignment for DispCtl
# Connected to Basys2 onBoard 7seg display
NET "seg69" LOC = "L14"; # Bank = 1, Signal name = CA
NET "seg67" LOC = "H12"; # Bank = 1, Signal name = CB
NET "seg62" LOC = "N14"; # Bank = 1, Signal name = CC
NET "seg63" LOC = "N11"; # Bank = 2, Signal name = CC
NET "seg63" LOC = "N11"; # Bank = 2, Signal name = CC
NET "seg63" LOC = "N11"; # Bank = 2, Signal name = CC
NET "seg65" LOC = "L13"; # Bank = 1, Signal name = CF
NET "seg65" LOC = "M12"; # Bank = 1, Signal name = CF
NET "seg65" LOC = "M13"; # Bank = 1, Signal name = CF
NET "an3" LOC = "K14"; # Bank = 1, Signal name = DP
NET "an3" LOC = "K14"; # Bank = 1, Signal name = AN3
NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN1
NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN1
NET "an2" LOC = "G1"; # Bank = 1, Signal name = LD7
#NET "an6" LOC = "F12"; # Bank = 1, Signal name = LD7
#NET "Led64" LOC = "P6"; # Bank = 2, Signal name = LD6
#NET "Led65" LOC = "P6"; # Bank = 2, Signal name = LD3
NET "Led43" LOC = "N6"; # Bank = 2, Signal name = LD3
NET "Led42" LOC = "M6"; # Bank = 2, Signal name = LD0
NET "Led64" LOC = "N6"; # Bank = 2, Signal name = LD0
NET "Led61" LOC = "M11"; # Bank = 2, Signal name = LD0

# Pin assignment for SWs
#NET "sw6" LOC = "R3"; # Bank = 2, Signal name = SW7
#NET "Led64" LOC = "N6"; # Bank = 2, Signal name = SW7
#NET "sw6" LOC = "C3"; # Bank = 3, Signal name = SW8
#NET "sw6" LOC = "C3"; # Bank = 3, Signal name = SW1
#NET "sw6" LOC = "C3"; # Bank = 3, Signal name = SW2
#NET "sw6" LOC = "K3"; # Bank = 3, Signal name = SW1
#NET "sw6" LOC = "C3"; # Bank = 3, Signal name = SW2
#NET "sw7" LOC = "N3"; # Bank = 2, Signal name = SW1
#NET "sw6" LOC = "C3"; # Bank = 3, Signal name = BTN3
NET "btn3" LOC = "C47"; # Bank = 3, Signal name = BTN3
NET "btn3" LOC = "C47"; # Bank = 2, Signal name = BTN3
NET "btn3" LOC = "C47"; # Bank = 2, Signal name = BTN3
NET "btn3" LOC = "C47"; # Bank = 2, Signal name = BTN3
NET "btn3" LOC = "C47"; # Bank =
```

Zhodnocení:

Úkolem bylo vytvořit funkční výtah, který bude rozsvicovat Led diody podle toho, jakým směrem výtah pojede a o kolik pater se posune. Tento úkol mi přišel poněkud obtížný a těžce se mi s tímto programem začínalo. Program jsem ve škole nestihl dopsat a musel jsem ho dodělat doma.