

Ηλεκτρονική III

Ακαδ. έτος 2021-22 |Ημ.Παράδοσης 9/1/2022 Εργασία Τελεστικού Ενισχυτή CMOS

Σταύρος Βασίλειος Μπουλιόπουλος 9671

Αρχιτεκτονική με nMOSFET είσοδο γιατί είχε περισσότερο υλικό στις διαφάνειες και στο βοηθητικό υλικό των αγγλικών pdf

1.Αρχική φάση(δεδομένα εκφώνησης για προδιαγραφές και παραμέτρους ,βήματα της θεωρίας του αλγορίθμου σχεδίασης Τ.Ε. CMOS και υπολογισμό πράξεων με MATLAB)

<u>Βάσει του ΑΕΜ έχω προδιαγραφές</u>


- •CL = 2.71pF
- •SR > $18.71V/\mu s$
- •Vdd = 2.013V
- \bullet Vss = -2.013V
- •GB > 7.71MHz
- •A > 20.71dB
- •P <50.71mW

Βήματα Σχεδίασης Τ.Ε.

- 1. Δίνεται τεχνολογία MOSFET με μήκος καναλιού 0.35nm άρα επιλέγω 1.5 με 2 φορές μεγαλύτερο μήκος και θέτω L=1μm για να αποφύγω φαινόμενα μικρού μήκους καναλιού και να έχω καλή συσχέτιση στους καθρέφτες ρευμάτων
- 2. Υποθέτω z>10GB κι για να είμαι σε περιθώριο φάσης κοντά στις 60° θέλω την ελάχιστη τιμή από Cc >0.22CL ,άρα Cc = 0.5962pF


- 3. Για το ρεύμα πόλωσης διαφορικού ζεύγους(ουράς) Ι5 θέλω την ελάχιστη τιμή του την οποία παίρνω από την I5=SR*Cc ,όπου SR=18.71V/μs , άρα I5 =11.155μΑ
- 4. Από τα όρια διακύμανσης Vin=[-0.1,+0.1] V και Vton=0.786V,Vtop=-0.9056V έχω για S3=I5/[k3*(Vdd –Vinmax-Vto3max+Vto1min)^2)] =>S3=0.0694=>S3=1 , S4=S3=1
- 5. Από την ανάγκη ο πόλος και το μηδενικό να μην είναι κυρίαρχα, ώστε να μην επηρεάζεται η συσνότητα αποκοπής του ενισχυτή ,θέλω p3>>10GB . Έχω I3=I5/2 για p3=gm3/2Cgs3= $(2*kp*S3*I3)^{(1/2)}/(2*0.667*W3*L3*Cox)=7.6972Grad/s ή p3=1.2251GHz>>77.1Mhz ,άρα ανισότητα OK$
- 6. Για την σχεδίαση των S1,S2 θέλω τις διαγωγιμότητες gm1,gm2 . Έχω GB=7.71MHz , gm1=gm2=GB*2π*Cc ,S1=S2=gm2^2/(kn*I5)=0.7478 =>S1=S2=1
- 7. Για την σχεδίαση του S5 θέλω την τάση κόρου του transistor M5 με τη χρήση της εξίσωσης για το κάτω όριο της περιοχής κοινού σήματος εισόδου . Έχω VDS5sat=Vinmin-Vss-(I5/ β 1)^(1/2)-Vto1max =0.793V>0.1V , S5=2*I5/[k5*(VDS5sat)^2]=0.3548=>S5=1 ,S8=S5=1
- 8. Για να βρω S6 κι I6 θέλω 2° πόλο ίσο με 2.2GB. Έχω I4=I5/2 , gm6=2.2*gm2*CL/Cc , gm4=(2*kp*S4*I4)^(1/2) , VSG4=VSG6=>S6=S4*gm6/gm4 , I6=gm6/(2*kp*S6) . Άρα S6=12.2295=>S6=13
- 9. Για να βρω εναλλακτικά το S6 κι I6 από S6=gm6/(k6*VDS5sat)=7.2841<12.2295, άρα συνεχίζω με την τιμή που είχα βρει στο προηγούμενο βήμα
- 10. Για την σχεδίαση του S7 ώστε επιθυμητά ρεύματα I5 και I6 . Έχω S7 =(I6/I5)*S5=5.7523=>S7=6
- 11. Για τον έλεγχο της τιμής του κέρδους τάσης και των προδιαγραφών κατανάλωσης . Έχω Pdiss=(I5+I6)*(Vdd+|Vss|)=0.30324mW<50.71mW, Av= $(2*gm2*gm6)/(I5*(\lambda n+\lambda p)*I6*(\lambda n+\lambda p))=582.7035V/V$ ή Av=27.6545dB>20.71dB , άρα ανισότητες προδιαγραφών OK

2.Προσομοίωση στο Capture CIS Lite και έλεγχο των Ib,I5 ώστε να συγκλίνουν βάσει των παραμέτρων που επέλεξα




Θέλω να ελέγξω τις ανισότητες των προδιαγραφών αν πληρούνται με τις ανάλογες αναλύσεις και τα κατάλληλα trace expressions και τον cursor .


Κάνω AC Sweep με την VAC πηγή για λογαριθμικό Bode διάγραμμα.



πλάτος A = 25.815dB>20.71dB , OK gain-bandwidth GB =5.2254MHz<7.71MHz , not OK $\pi \epsilon \rho \iota \theta \dot{\omega} \rho \iota o \ \varphi \dot{\alpha} \sigma \eta \varsigma \ PM = 180^\circ - 106.650^\circ = 73.350^\circ > 60^\circ \ , \ not \ OK$

Κάνω χρονική ανάλυση με παλμική πηγή για να βρω Slew Rate .





slew rate SR = $4.6035V/\mu s < 18.71V/\mu s$, not OK

3.Μικρορυθμίσεις-Tuning(έλεγχο και ρυθμίσεις ώστε να πιάσω προδιαγραφές)


Α είναι οκ , GB κι SR θέλω να ανέβει,PM να ανήκει (45°,60°)

Σύμφωνα με το πινακάκι από το αγγλικό pdf σχεδίασης και πολλές δοκιμές στο κύκλωμα μου προκειμένου να βελτιώσω τις προδιαγραφές,καταλήγω στο να πειράξω ρεύμα αναφοράς lb και S1,S2.

TABLE 6.3-1 Dependence of the Performance of Fig. 6.3-1 on dc Current, W/L Ratios, and the Compensating Capacitor

Drain Current		M1 and M2		M3 and M4		Inverter	Inverter Load		Compensation Capacitor
15	<i>h</i>	W/L	ī	w	ı	W ₆ /L ₆	W ₇	L,	C,
1)1/2 /	(↑)1/2	(η)12 (η)12	Ť		Ť	(†)1/2		†	1
t	(†) ^{1/2}					(†) ¹ 2			ţ
	1)1/2 /	15 h	(1) 1/2 (1) 1/2 (1) 1/2 (1) 1/2	15 17 W/L L 1)1/2 (1)1/2 (1)1/2	5 5 W/L L W	f_{3} f_{7} W/L L W L $f_{1}^{1/2} / (\downarrow)^{1/2} / (\uparrow)^{1/2}$ $f_{1}^{1/2} / (\downarrow)^{1/2} / (\uparrow)^{1/2}$	$\frac{1}{5}$ $\frac{1}{17}$ $\frac{W/L}{(1)^{1/2}}$ $\frac{L}{(1)^{1/2}}$ $\frac{W}{(1)^{1/2}}$ $\frac{L}{(1)^{1/2}}$ $\frac{W}{(1)^{1/2}}$	f_{5} f_{7} W/L L W L W_{6}/L_{6} W_{7} $f_{1}^{1/2}$ $f_{1}^{1/2}$ $f_{2}^{1/2}$ $f_{3}^{1/2}$ $f_{4}^{1/2}$ $f_{5}^{1/2}$	$\frac{1}{2}$ $\frac{1}$

Συγκεκριμένα : Ib = 62μΑ και W1=W2=8μm




καταναλώμενη ισχύς :

Pdiss= $(15+16)*(Vdd+|Vss|)=(62\mu+414.2\mu)*(2.013+2.013)=$

=1.91718mW<50.71mW ,OK

Όπως πριν έχω για AC Sweep με την VAC πηγή για λογαριθμικό Bode διάγραμμα .




A =26.521dB> 20.71dB, OK


GB =21.489MHz> 7.71MHz, OK

PM =180° -128.701° =51.299°<60°, OK


Όπως πριν έχω για χρονική ανάλυση με παλμική πηγή για να βρω Slew Rate .



Επιβεβαιώνω την ομαλή λειτουργία του Τ.Ε. **για διαφορετικές θερμοκρασίες 0,20,40,60** βάζοντας και temperature sweep στις 2 προηγούμενες μελέτες. Οπότε έχω:



και



Παρατηρώ ότι παραμένουν να τηρούνται οι προδιαγραφές με ομαλότητα και μικρές αποκλίσεις ,συγκεκριμένα :

A=[26.488,26.584]dB>20.71dB, OK


GB=23.988MHz>7.71MHz, OK


PM=[43.218°,50.291°]<60° ,κοντά στο 45° , ΟΚ όσο να′ναι και SR = [21.534,22.706]V/μs >18.71V/μs ,ΟΚ

BONUS : Κύκλωμα πόλωσης για lb με Widlar 4n+2p από pdf σελίδα 5

(είναι σε διαφορετικό αρχείο .dbk από τα προηγούμενα γιατί η Lite έκδοση δεν με αφήνει πολλές συνδέσεις συσκευών)

Μετά από την εφαρμογή καθρέφτη ρεύματος Widlar(W21=4*W22) και προσπάθεια προσαρμογής της Rb δεν κατάφερα να καθρεφτίσω το ρεύμα στην τάξη των 62μΑ αλλά μέχρι τα 32.72μΑ με Rb=1000k.






A= 27.202dB>20.71 ,OK

GB=17.458MHz> 7.71MHz , OK

PM=180° -128.775° =51.225° < 60°, OK



SR= 15.746 V/ μ s <18.71 V/ μ s , not OK