

ASCN 2

Note de curs

Ștefan

Anul III, Semestrul I

Cuprins

1	Circuite logice secvențiale (CLS)	2
1.1	Definiție și noțiunea de stare internă	2
1.2	Modelul (schema bloc) general	2
1.3	Evoluția în timp și funcțiile caracteristice	3
1.4	Stări stabile și instabile	3
1.5	Modelul matematic general	4
1.6	Automate Mealy și Moore	4
1.7	Clasificarea CLS	4
1.7.1	După modul de construcție și funcționare	4
1.7.2	După elementele din componența buclei de reacție	5

Cursul 1

Circuite logice secvențiale (CLS)

1.1 Definiție și noțiunea de stare internă

Definiție

Un **circuit logic secvențial** este un circuit logic de comutație la care ieșirea depinde, la un moment dat, atât de starea intrărilor la momentul de timp considerat, cât și de starea anterioară a acestora.


Din acest motiv, aceste circuite trebuie să conțină o *memorie*, în care se păstrează informația referitoare la evoluția lor anterioară.

Definirea CLS nu s-a putut face decât în momentul în care s-a introdus conceptul de **stare internă**.

Informația păstrată în memorie, pe baza căreia se poate descrie complet evoluția anterioară a circuitului logic secvențial, se numește *starea internă*. Introducerea stării interne face ca evoluția circuitului să poată fi descrisă printr-o succesiune de stări interne în care acesta se poate afla într-un anumit interval de timp finit.

Spre deosebire de circuitele logice combinaționale (CLC), la CLS noțiunea de stare internă face ca **timpul** să apară explicit în funcționarea acestora.

1.2 Modelul (schema bloc) general



Un CLS este un circuit de prelucrare a informației discrete în care se pun în evidență următoarele seturi de mărimi:

- un set de variabile de intrare (externe): $X = \{x_1, x_2, x_3, \dots\}$;
- un set de variabile de ieșire: $Z = \{z_1, z_2, z_3, \dots\}$;
- un set de variabile de stare: $Y = \{y_1, y_2, y_3, \dots\}$.

Pentru semnalele de stare se folosește următoarea notație:

- Y_j ($j = \overline{1, k}$) – **funcții de excitație** sau *variabile secundare de excitație*: sunt semnalele care intră în memorie și definesc **starea internă următoare** ($t + 1$);
- I_j ($j = \overline{1, k}$) – **variabile secundare (de stare)**: sunt semnalele care ies din blocul de memorie și definesc **starea prezentă** (t).

Cele k variabile de stare definesc, prin valorile pe care le pot lua la momentul t , starea internă s_t a circuitului. Mulțimea stărilor interne

$$S = \{s_1, s_2, \dots, s_q\}$$

în care se poate afla un circuit într-un interval de timp T este **finită**.

1.3 Evoluția în timp și funcțiile caracteristice

Dacă socotim că ne aflăm în *Sistemul Automatelor Dinamice*, timpul nu apare explicit în funcționarea circuitului; el apare însă în tranziția dintre stările interne.

Dacă la momentul $t_i \in T$ se modifică cel puțin una dintre intrările X , circuitul tranzitează într-o altă stare internă din mulțimea S , tranziția din vechea în noua stare încheindu-se la momentul $t_i + \Delta t$ sau $t_i + 1$. Tranziția în noua stare atrage după sine și modificarea ieșirilor circuitului, în concordanță cu logica de control/reglare pentru care circuitul a fost proiectat. Deci stările circuitului la momentul t sunt definite de variabilele secundare de stare, iar cele de la momentul $t + 1$ de variabilele de excitație ale circuitului.

În concluzie, orice circuit logic secvențial poate fi descris prin relații între intrări, ieșiri, starea prezentă și starea următoare; astfel se pot scrie următoarele seturi de relații: pentru ieșiri:

$$\begin{cases} z_1 = g_1(x_1, \dots, x_m, I_1, \dots, I_k) \\ \vdots \\ z_m = g_m(x_1, \dots, x_m, I_1, \dots, I_k) \end{cases} \quad (1.1)$$

pentru stările următoare:

$$\begin{cases} Y_1 = f_1(x_1, \dots, x_m, I_1, \dots, I_k) \\ \vdots \\ Y_k = f_k(x_1, \dots, x_m, I_1, \dots, I_k) \end{cases} \quad (1.2)$$

Seturile de relații (1.1) și (1.2) reprezintă explicitarea, pe de o parte, a funcțiilor de ieșire g , care stabilesc o relație între intrările și stările la momentul t și ieșirile la momentul t , iar pe de altă parte explicitarea funcțiilor de tranziție f , care stabilesc o legătură între intrările și stările prezente la t și starea următoare la $t + 1$.

De reținut

Funcțiile f și g se numesc **funcții caracteristice** și definesc complet evoluția unui circuit logic secvențial la orice moment de timp.

Se consideră că orice CLS pe care îl studiem are o **comportare deterministă**: pentru o anumită stare a intrărilor și o anumită stare internă există o singură evoluție sau tranziție posibilă într-o stare internă următoare.

Funcțiile g sunt realizate de rețeaua logică combinațională, iar funcțiile f de tranziție sunt determinate atât de rețeaua logică combinațională, cât și de blocul de memorie.

1.4 Stări stabile și instabile

- O stare internă este **stabilă** dacă starea internă următoare este egală cu starea internă prezentă:

$$Y_j = I_j \quad (j = \overline{1, k}).$$

O stare internă se menține stabilă până când se modifică cel puțin o intrare.

- O stare internă este **instabilă** dacă, într-o secvență dată și nemodificată a intrărilor, starea internă următoare diferă de starea internă prezentă prin cel puțin o variabilă de stare. În mod normal, un CLS se poate afla într-o stare internă instabilă doar un timp finit.

Un CLS are o comportare deterministă dacă pentru fiecare secvență a intrărilor există cel puțin o stare internă stabilă.

1.5 Modelul matematic general

În concluzie, comportarea unui CLS este descrisă matematic printr-un **cvintuplu**:

$$C = (X, Z, S, f, g) \quad (1.3)$$

unde

$$f : X \times S \rightarrow S, \quad g : X \times S \rightarrow Z.$$

Un CLS se numește **cu stări finite** dacă mulțimile X , Z , S sunt finite (deci discrete), iar modelul lui matematic se numește **automat finit**. Spațiul timpului, deși nu apare în definiție, este discret și format din $\mathbb{N}$.

Un CLS poate fi definit matematic și printr-un **triplet**:

$$C = (X, Z, M), \quad M : X \rightarrow Z \quad (\text{relația intrare-ieșire}). \quad (1.4)$$

Această definiție este utilă în experimente și în diagnoza de sistem, în timp ce definiția prin cvintuplu se folosește în analiza și sinteza circuitelor.

De reținut

Rezultă că circuitele logice combinaționale reprezintă un **caz particular** al celor secvențiale, în care $S = \emptyset$.

1.6 Automate Mealy și Moore

CLS descrise prin (1.1), (1.2) și (1.3) se numesc de tipul **Mealy**.

Un caz particular al automatelor Mealy îl reprezintă CLS de tip **Moore**. La acest tip, modelul matematic este tot un cvintuplu, dar ieșirile depind doar de starea internă:

$$\begin{cases} z_1 = g_1(I_1, \dots, I_k) \\ \vdots \\ z_m = g_m(I_1, \dots, I_k) \end{cases} \quad g : S \rightarrow Z. \quad (1.5)$$

Matematic se poate demonstra că cele două modele sunt **echivalente** și există algoritmi pentru conversie.

1.7 Clasificarea CLS

1.7.1 După modul de construcție și funcționare

În funcție de modul de construcție și de funcționare, CLS pot fi:

- **asincrone** (CLSA);
- **sincrone** (CLSS).

La **CLSA**, tranzițiile între stări au loc la momente arbitrare de timp, determinate de întârzierile inerente apărute în transmiterea semnalelor pe căile de reacție:

starea internă următoare $\rightarrow$ starea internă prezentă.

La **CLSS**, tranzițiile în stările următoare se fac la momente bine precizate de timp, marcate prin impulsul de tact/ceas.

CLSA sunt mai simple din punct de vedere constructiv și se pretează la automatizări mai puțin complexe. Ele prezintă însă un dezavantaj important: întârzierile care apar în transmiterea semnalelor pe căile de reacție, fiind diferite, pot face să apară un fenomen de *hazard* sau *concurs*, numit și *de tranziție*.

1.7.2 După elementele din componența buclei de reacție

- **CLS cu reacții directe**, la care funcția de memorare este determinată de întârzierile care apar pe bucla de reacție;
- **CLS cu reacții prin celule de întârziere**, care au rolul unei memorii tampon;
- **CLS cu reacții prin celule de memorie binare propriu-zise** (crearea unei memorii permanente).

CLS din prima categorie sunt mereu **asincrone**, iar celelalte pot fi atât asincrone, cât și sincrone.