


ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ

7° Εξάμηνο – Ροή Η Εισαγωγή στη Σχεδίαση Συστημάτων VLSI 3^η Εργαστηριακή Αναφορά



Σκόρδα Στεφανία, Α.Μ: 03118852

Παπαδημητρίου Κωνσταντίνος, Α.Μ: 03118133

Άσκηση 1 Πίνακας Αληθείας ενός Πλήρη Αθροιστή (Full Adder):


Α	В	С	SUM	CARRY
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Λογικές Εξισώσεις που ακολουθήθηκαν:


$$CARRY = AB + C(A + B)$$

$$SUM = ABC + (A+B+C)CARRY$$


Όπου η υλοποίηση του CARRY με σύνθετη πύλη καθώς και το Euler Path είναι τα εξής:




Και η υλοποίηση του SUM με σύνθετη πύλη καθώς και το Euler Path είναι τα εξής:




Η υλοποίηση του Full Adder μέσω του σχεδιαστικού προγράμματος Microwind παρατίθεται παρακάτω:



Κάνοντας την προσομοίωση, η μέγιστη καθυστέρηση που εισάγει το παραπάνω κύκλωμα σε σχέση με την έξοδο του κρατουμένου CARRY ανέρχεται στα 95ps, όπως φαίνεται παρακάτω:




Η μέγιστη καθυστέρηση που εισάγει το παραπάνω κύκλωμα σε σχέση με την έξοδο του αθροίσματος SUM ανέρχεται στα 116ps, όπως φαίνεται παρακάτω:




Άσκηση 2

Παρακάτω παρατίθεται ο ελάχιστος αναστροφέας σε τεχνολογία cmos018:




Κάνοντας την προσομοίωση, καθυστέρηση χωρίς φορτίο τ για την τεχνολογία cmos018 υπολογίζεται στα 12ps, όπως φαίνεται και παρακάτω:




Στη συνέχεια, ελέγχουμε το πόσο επηρεάζει την καθυστέρηση στην έξοδο ενός ελάχιστου αναστροφέα το να οδηγεί σε η όμοιους αναστροφείς.

Για n=1, η διάταξη είναι η εξής:




Η προσομοίωση της παραπάνω διάταξης:




Όπου η καθυστέρηση υπολογίζεται στα 23ps (=(21ps+25ps)/2) η οποία είναι περίπου ίση με $d*\tau = 2\tau = 24ps$. Δηλαδή, επαληθεύει τους θεωρητικούς μας υπολογισμούς.

Για n=3 η διάταξη είναι η εξής:




Και η προσομοίωση:




Όπου η καθυστέρηση υπολογίζεται στα 50.5ps (=(45ps+56ps)/2) η οποία είναι αρκετά κοντά στην θεωρητική τιμή $d*\tau = 4\tau = 48ps$. Δηλαδή, επαληθεύει τους θεωρητικούς μας υπολογισμούς.

Για n=6 η διάταξη είναι η εξής:



Και η αντίστοιχη προσομοίωση:




Όπου η καθυστέρηση υπολογίζεται στα 90.5ps (=(81ps+100ps)/2) η οποία είναι αρκετά κοντά στην θεωρητική τιμή $d*\tau = 7\tau = 84ps$. Δηλαδή, επαληθεύει τους θεωρητικούς μας υπολογισμούς, αν και, παρατηρείται πως η τιμή της προσομοίωσης έχει μεγαλύτερη απόσταση από την θεωρητική τιμή σε σχέση με τις προηγούμενες μετρήσεις για μικρότερο n.


Άσκηση 3

Στην παρούσα άσκηση καλούμαστε να φτιάξουμε φύλλα δεδομένων για 3 αναστροφείς σε τεχνολογία cmos018 με πλάτη πολλαπλάσια του ελάχιστου αναστροφέα (Wn= $(0.4\mu)*k$, Ln= 0.2μ και Wp= $(0.8\mu)*k$, Lp= 0.2μ για k=1,3 και 8).


Για k=1, η διάταξη καθώς και η χωρητικότητα εισόδου ($C_g=1.69 fF$) παρουσιάζονται παρακάτω:




Παρακάτω φαίνονται οι ενδογενείς παρασιτικές καθυστερήσεις t_{pr} και t_{pf} από την προσομοίωση:




Παρακάτω υπολογίζονται οι καθυστερήσεις $t_r=30 ps$ (ο χρόνος που απαιτείται για να ανέλθει η κυματομορφή από το 20% στο 80% της τιμής ηρεμίας) και $t_f=23 ps$ (ο χρόνος που απαιτείται για να κατέλθει η κυματομορφή από το 80% στο 20% της τιμής ηρεμίας) από την προσομοίωση:




Για k=3, η διάταξη καθώς και η χωρητικότητα εισόδου ($C_g=4.89 fF$) παρουσιάζονται παρακάτω:




Παρακάτω φαίνονται οι ενδογενείς παρασιτικές καθυστερήσεις t_{pr} και t_{pf} από την προσομοίωση:




Παρακάτω υπολογίζονται οι καθυστερήσεις $t_r=23ps$ (ο χρόνος που απαιτείται για να ανέλθει η κυματομορφή από το 20% στο 80% της τιμής ηρεμίας) και $t_f=18ps$ (ο χρόνος που απαιτείται για να κατέλθει η κυματομορφή από το 80% στο 20% της τιμής ηρεμίας) από την προσομοίωση:




Για k=8, η διάταξη καθώς και η χωρητικότητα εισόδου (C_g = 12.91fF) παρουσιάζονται παρακάτω:



Παρακάτω φαίνονται οι ενδογενείς παρασιτικές καθυστερήσεις t_{pr} και t_{pf} από την προσομοίωση:



Παρακάτω υπολογίζονται οι καθυστερήσεις $t_r=20 ps$ (ο χρόνος που απαιτείται για να ανέλθει η κυματομορφή από το 20% στο 80% της τιμής ηρεμίας) και $t_f=15 ps$ (ο χρόνος που απαιτείται για να κατέλθει η κυματομορφή από το 80% στο 20% της τιμής ηρεμίας) από την προσομοίωση:



Παρατίθενται τα ζητούμενα Φύλλα Δεδομένων (datasheet) τα οποία προέκυψαν από υπολογισμούς χρησιμοποιώντας τα παραπάνω δεδομένα από το περιβάλλον προσομοίωσης του Microwind.

Functions

A	Y
0	1
1	0

	Length(µm)	Width
		(NMOS/PMOS)(µm)
K=1	0.2	0.4/0.8
K=3	0.2	1.2/2.4
K=8	0.2	3.2/6.4

Pin Capacitance

Pin	Capacitance (fF)		
	K=1	K=3	K=8
A	1.69	4.89	12.91

Delays at 25°C, 2V

Description	Intrinsic Delay(ps)		
	K=1	K=3	K=8
Rise	22	17	16
Fall	18	13	13

Description	Kload(ns/pF)		
	K=1	K=3	K=8
Rise	4.7337	1.227	0.3098
Fall	2.9585	1.0225	0.1549

Τα αποτελέσματα για τα Kload ανόδου και καθόδου προέκυψαν από τους εξής τύπους:

$$t_r = t_{pr} + C_L K load_r$$
 και
$$t_f = t_{pf} + C_L K load_f$$

Από τους οποίους προέκυψαν οι εξής σχέσεις που χρησιμοποιήθηκαν:

$$Kload_r = \frac{t_r - t_{pr}}{C_L}$$

και

$$Kload_f = \frac{t_f - t_{pf}}{C_L}$$

Παρατηρήσεις:

Αρχικά, παρατηρούμε ότι σε σχέση με το δοθέν datasheet οι διαστάσεις είναι διαφορετικές, οπότε θα είναι και διαφορετικά τα αποτελέσματα των μετρήσεων. Έτσι, δικαιολογούνται οι μεγάλες διαφορές μεταξύ των μετρήσεων.

Όσον αφορά τις χωρητικότητες εισόδου, παρατηρούμε ότι με την αύξηση του πλάτους του τρανζίστορ, αυξάνονται σχεδόν γραμμικά.

Όσον αφορά τις ενδογενείς παρασιτικές καθυστερήσεις, παρατηρούμε ότι αυξάνοντας το πλάτος μειώνονται.

Τέλος, όσον αφορά το Kload, συμπεραίνουμε ότι με την αύξηση του πλάτους μειώνεται, καθώς όπως φαίνεται και από τους τύπους που χρησιμοποιήθηκαν για τον υπολογισμό του, είναι αντιστρόφως ανάλογο με την χωρητικότητα εισόδου και ανάλογο της διαφοράς του χρόνου ανόδου/καθόδου με την παρασιτική καθυστέρηση ανόδου/καθόδου.