Postavljanje i povezivanje

Stefan Nikolić

Departman za matematiku i informatiku Prirodno-matematički fakultet, Novi Sad

13.11.2024.


Podsetnik sa prošlog časa

Nakon tehnološkog mapiranja, dobili smo graf u kom svaki čvor predstavlja jednu lukap tabelu (eng. **LOOK-UP TABLE** (LUT))


U osnovi, FPGA čip je velika kolekcija LUTova koje je moguće programabilno povezati

Zadatak poslednje dve faze dizajna (eng. PHYSICAL DESIGN) je da svakom od čvorova grafa kola odrede fizičku lokaciju na čipu (postavljanje, eng. PLACEMENT) i da implementiraju svaku granu grafa pomoću putanje sačinjene od prefabrikovanih žica i programabilnih prekidača (povezivanje, eng. ROUTING)

FPGA arhitektura u kratkim crtama



FPGA arhitektura u kratkim crtama



Pakovanje (eng. PACKING/CLUSTERING)

Pošto svi savremeni FPGA čipovi sadrže klastere, u nekim slučajevima pre postavljanja vršimo klasterizaciju (pakovanje) čvorova grafa kola u klastere koje može da implementira fizički klaster datog FPGA čipa

Dve vrste pakovanja

- 1. Particionisanjem (top-down): rekurzivno delimo graf dok ne dobijemo particije veličine klastera koji postoji na FPGA čipu
- 2. Zasejavanjem (eng. **SEED-BASED, BOTTOM-UP**): započnemo novi klaster čvorom *u*, a zatim ga popunjavamo čvorovima koji imaju najviše zajedničkih veza sa čvorovima koji su već u datom klasteru, sve dok ne popunimo klaster

Dve vrste pakovanja

Prednost prvog pristupa je što može da sagleda čitav graf odjednom, a prednost drugog pristupa je veća fleksibilnost (možemo da formulišemo različite cene dodavanja čvorova, kao i da proverimo veoma složene uslove koje klaster mora da zadovolji da bi bio legalan)

Danas se eksplicitno pakovanje uglavnom ne radi, već se arhitekture dizajniraju na taj način da su ograničenja u pogledu legalnosti klastera vrlo mala, pa je pakovanje moguće preskočiti

Ipak, iz edukativnih razloga, čitaćemo dva rada o pakovanju

Postavljanje

Postavljanje

Zadatak postavljanja je da svaki čvor bude mapiran na fizički blok na čipu (ili na lokaciju u slučaju ASIC-a)


Pritom ne sme biti preklapanja, a cilj nam je uglavnom da smanjimo dužine razdaljina među granama koje je potrebno realizovati

U novije doba je cilj i direktna minimizacija predviđenog zagušenja

Tri osnovna pristupa

- 1. Min-cut
- 2. simulirano kaljenje
- 3. analitički algoritmi

Min-cut



©Sung Kyu Lim

Min-cut

Prednosti: velika brzina

Mane: teško je modelovati tajming; velike varijacije u rezultatima

Odlični algoritmi za particionisanje grafova

```
https:
//karypis.github.io/glaros/software/metis/overview.html
```

Simulirano kaljenje

```
S = RandomPlacement ():
T = InitialTemperature ();
R_{limit} = InitialR_{limit} ();
while (ExitCriterion () == False) {
                                               /* "Outer loop" */
      while (InnerLoopCriterion () == False) { /* "Inner loop" */
           S_{new} = GenerateViaMove (S, R_{limit});
           \Delta C = \text{Cost}(S_{\text{new}}) - \text{Cost}(S);
           r = random(0.1):
           if (r < e^{-\Delta C/T}) {
                 S = S_{new};
                 /* End "inner loop" */
     T = UpdateTemp ();
     R<sub>limit</sub> = UpdateR<sub>limit</sub> ();
    /* End "outer loop" */
```

© Vaughn Betz

Simulirano kaljenje

Prednosti: jako velika fleksibilnost (opšta metaheuristika)

Mane: veoma sporo za velika kola

Ipak, još uvek je veoma zastupljen pristup u istraživanju, a do skoro i u industriji; mi ćemo ga takođe koristiti


HeAP: Heterogeneous Analytical Placement for FPGAs

FPL 2012 Marcel Gort and Jason Anderson





Analytical Placement (AP)


- Objective function: Half-Perimeter Wirelength (HPWL)
- Minimizing objective function:
 - Solve system of linear equations generated from connections between cells.
 - 1. Convert multi-pin nets to 2-pin nets.
 - Create system of linear equations to solve weighted sum of squared distances between cells.
 - 3. Solve system using off-the-shelf linear systems solver.




$$\Phi = Min [(X_B - X_A)^2 + (X_C - X_B)^2 + (X_A - 0)^2 + (3 - X_C)^2]$$







Legalized Solution



Kako da izbegnemo preklapanja?

Koristimo varijaciju min-cut-a

Spreading

- Adapted from SimPL [2].
- · Find over-utilized area.
- Find a larger surrounding area that can accommodate all cells within it.
- Split the cells into two sets.



13

Koristimo varijaciju min-cut-a


Spreading

- Assign an area to each cell which is proportional to the total area of the cells.
- Spread each set of cells separately, within the area assigned to it.
- Alternate x and y spreading directions until solution is legal.




17

Pseudo-connections



Pseudo-connections



Weighted pseudo-connections between cells and their legalized placements.

Opšti recept

Kada nas neka ograničenja legalnosti sprečavaju da efikasno rešimo problem:

- 1. Privremeno zaboravimo na ta ograničenja i rešimo uprošćen problem
- 2. Legalizujemo dobijeno rešenje (time odbacujemo optimalnost rešenja uprošćenog problema)
- 3. Iz legalizovanog rešenja naučimo nešto što će rešenje uprošćenog problema privesti bliže poznatom legalnom rešenju
- 4. Iteriramo dok ne konvergiramo

Današnji analitički algoritmi su nelinearni i znatno su složeniji

This article has been accepted for publication in a future issue of this journal, but has not been fully edited. Content may change prior to final publication. Citation information: DOI 10.1109/TCAD.2018.2859220, IEEE
Transactions on Computer-Aided Design of Integrated Circuits and Systems

RePlAce: Advancing Solution Quality and Routability Validation in Global Placement

Chung-Kuan Cheng, Fellow, IEEE, Andrew B. Kahng, Fellow, IEEE, Ilgweon Kang, Member, IEEE, and Lutong Wang, Student Member, IEEE

elfPlace: <u>E</u>lectrostatics-based Placement for <u>L</u>arge-Scale Heterogeneous <u>F</u>PGAs

Wuxi Li, Yibo Lin, and David Z. Pan

ECE Department, University of Texas at Austin, Austin, Texas, USA

{wuxi.li, yibolin}@utexas.edu; dpan@ece.utexas.edu

Ali ponovo obilato koriste postojeću rešavačku infrastrukturu

DREAMPlace: <u>Deep Learning Toolkit-Enabled GPU Acceleration</u> for <u>Modern VLSI Placement</u>

Yibo Lin ECE Department, UT Austin yibolin@utexas.edu

> Haoxing Ren Nvidia, Inc., Austin haoxingr@nvidia.com

Shounak Dhar ECE Department, UT Austin shounak.dhar@utexas.edu


Brucek Khailany Nvidia, Inc., Austin bkhailany@nvidia.com Wuxi Li ECE Department, UT Austin wuxi.li@utexas.edu

David Z. Pan ECE Department, UT Austin dpan@ece.utexas.edu


Neki drugi pristupi

- 1. ILP, SAT, SMT: odlični za lokalna unapređenja; loše se skaliraju
- 2. razne metode mašinskog učenja: obećavaju kao pomoć klasičnim algortmima; samostalno se još nisu pokazali

Slučaj RL-a



Neka korisna predavanja



Neka korisna predavanja





Neka korisna predavanja



Rutiranje

RR-graf





Each node has a cost


PathFinder

Algorithm 5.1 Simplified PathFinder [McM95; Bet99] Input: G = (V, E)—rr-graph, $E_c \subseteq V \times V$ —all connections to be routed; Output: A routing tree of each signal 1: function CONGESTION COST(u, s) > computes the congestion cost of node u when routing signal s if $u \in RT(s)$ then return $0 \Rightarrow$ if u is already used by one connection of s, others can freely use it return $b(u) \times (1 + p_{fac} \times O(u)) \times (1 + h_{fac} \times C_h(u)) \rightarrow \text{otherwise, compute congestion}$ 4: for µ ∈ V do O(u) = 0; $C_h(u) = 0$ if $(\exists v \in V) ((u, v) \in E_n)$ then $RT(u) = \{u\}$ 8: i = 0; $p_{fac} = p_{fac}^{init}$ 9: **do** if i ≥ max iter then return UNROUTABLE 11: for $s \in \{u \in V : (\exists v \in V) ((u, v) \in E_c)\}$ do 13: > all signals are ripped up and rerouted in each iteration; modern incremental routers deviate from this [Mur20] 14: for $u \in RT(s)$ do 15-O(u) = O(u) - 1 * reduce the occupancy of all nodes used by the signal s that is ripped up 16: $RT(s) = \{s\}; O(s) = O(s) + 1$ for $t \in V$: $(s,t) \in E_c$ do 17-18: $P = \text{SHORTEST PATH}(s, t, \forall u \in V : cong(u) = \text{CONGESTION } COST(u, s))$ 19-20for $u \in P$ do 21: if $\neg (u \in RT(s))$ then O(u) = O(u) + 1 increase the occurancy of all nodes not already used by the signal s 23: $RT(s) = RT(s) \cup P$ \triangleright add the connection route to the routing tree of s24: for $\mu \in V$ do $C_h(u) = C_h(u) + \max(0, O(u) - 1)$ i = i + 1 $p_{fac} = p_{fac} \times p_{fac}^{mult}$ 28: while $\exists u \in V : O(u) > 1$ 29: return ∀RT

Optimizacija kašnjenja

Da bi naše kolo radilo na odgovarajućoj frekvenciji, moramo optimizovati kašnjenja

U čvorovima su označena njihova kašnjenja u odnosu na aktivnu ivicu takta




Vreme dolaska (eng. ARRIVAL TIME)


Najpre je potrebno da odgovorimo na pitanje kada će najranije izlaz čvora v biti dostupan

Za to uvodimo promenljivu $t_a(v) = \max_{u:(u,v)\in E} t_a(u) + t_d(v)$

U našem primeru



$\max_{u \in V} t_a(u)$ nazivamo kašnjenjem kritične putanje (eng. CRITICAL PATH DELAY (CPD))



Naš cilj je da CPD ne prekorači neku vrednost

Ona može biti unapred zadata ili je možemo izračunati, obilaskom grafa u topološkom poretku i izračunavanjem najmanjeg vremena dolaska za svaki čvor u kolu

Ovaj način zakazivanja (eng. **scheduling**) nazivamo ASAP (**as soon as possible**)

Da bi vrednost CPD-a bila zadovoljena, ne moraju svi čvorovi da proizvedu izlaz najranije što je moguće

Da ne bi došlo do kašnjenja, čvorovi vezani za izlaze moraju obezbediti izlaz tačno u trenutku CPD ili ranije

Njihovo neophodno vreme (eng. **REQUIRED TIME**) je CPD, jer ako bi zakasnili, čitavo kolo bi zakasnilo


Zakazivanje čvorova u najkasnijem dozvoljenom trenutku nazivamo ALAP (AS LATE AS POSSIBLE)

Neophodno vreme (eng. REQUIRED TIME)

Neophodno vreme računamo u obrnutom topološkom poretku, na sledeći način:

$$t_r(u) = \min_{v:(u,v) \in E} (t_r(v) - t_d(v))$$

U našem primeru




Sloboda kašnjenja (eng. slack)

Ukoliko svaki čvor u proizvede svoj izlaz bilo gde u rasponu od $t_a(u)$ i $t_r(u)$, kolo neće biti zakašnjeno

Slobodu kašnjenja čvora u računamo kao $slack(u) = t_r(u) - t_a(u)$

U našem primeru



Napomena

Slekovi opisuju koliko bismo neki čvor mogli da zakasnimo a da ne narušimo uslove tajminga

Međutim, čim zakasnimo neki čvor, vrednosti slekova drugih čvorova se menjaju i moramo ih preračunati

Kašnjenje veza

U savremenim kolima, veze imaju veće kašnjenje od tranzistora, pa ih je potrebno modelovati i optimizovati

Modelujemo ih pridruživanjem kašnjenja granama: $t_d(u, v)$

Kašnjenje veza

Tada vremena dolaska računamo uzimajući u obzir i kašnjenja grana:

$$t_a(v) = \max_{u:(u,v)\in E}(t_a(u) + t_d(u,v)) + t_d(v)$$

Slično je i sa neophodnim vremenima:

$$t_r(u) = min_{v:(u,v) \in E}(t_r(v) - t_d(v) - t_d(u,v))$$

Slekovi grana

Slek grane možemo izračunati kao

 $slack(u,v) = t_r(v) - t_d(v) - t_a(u) - t_d(u,v)$ i on predstavlja meru dodatnog kašnjenja grane (u,v) koje možemo uneti tako da ne zakasnimo čitavo kolo

 $t_r(v)-t_d(v)$ nam govori kada najkasnije signal iz čvora u mora da stigne do čvora v, $t_a(u)$ nam govori kada će najranije stići na početak veze, a $t_d(u,v)$ nam govori koliko je vremena potrebno za prostiranje kroz samu vezu

Kritičnost grana

Veze koje imaju mali slek su blizu toga da određuju kritičnu putanju kola, pa o njima moramo posebno da vodimo računa

Ako normalizujemo sve slekove kašnjenjem kritične putanje, možemo da uvedemo meru koju nazivamo **KRITIČNOST**:

$$crit(u, v) = 1 - \frac{slack(u, v)}{CPD}$$

Optimizacija kašnjenja veza

Svaka žica na FPGA čipu (svaki čvor RRG-a) ima neko kašnjenje t(n)

Cilj nam je da obezbedimo da kritične veze biraju čvorove RRG-a prevashodno po kašnjenju, a tek potom po zagušenosti, dok bi one koje su manje kritične trebalo da primoramo da brze čvorove ustupe kritičnijim vezama

Optimizacija kašnjenja veza


To činimo na sledeći način: Pri rutiranju grane kola (u, v), $cost(n) = crit(u, v) \times t(n) + (1 - crit(u, v)) \times cong(n)$, gde je cong(n) cena zagušenja koju smo ranije videli

Za kritične veze, drugi deo cene će biti blizak nuli i dominiraće kašnjenje, dok će za manje kritične veze situacija biti obrnuta, što nam je i bio cilj


Kako neki signali ne bi u potpunosti ignorisali zagušenje, maksimalnu kritičnost obično ograničavamo na neku vrednost malo manju od 1 (na primer 0,999)

Domaći zadatak

Pročitati i recenzirati ova dva rada



Instalirati VTR



Proveriti da li radi

./vpr/vpr vtr_flow/arch/timing/k6_N10_40nm.xml vtr_flow/benchmarks/blif/6/clma.blif -disp on -route_chan_width 120

Proveriti da li radi

```
Final critical path delay (least slack): 8.47991 ns, Fmax: 117.926 MHz
Final setup Worst Negative Slack (sWNS): -8.47991 ns
Final setup Total Negative Slack (sTNS): -377.154 ns
Final setup slack histogram:
[ -8.5e-09; -7.7e-09) 4 ( 4.0%) | ******
 -7.7e-09: -7e-09) 2 ( 2.0%) |***
  -7e-09: -6.3e-09) 1 ( 1.0%) |**
  -6.3e-09: -5.5e-09) 1 ( 1.0%) |**
 -5.5e-09: -4.8e-09) 3 ( 3.0%) | *****
 -3.3e-09: -2.6e-09) 23 ( 22.8%) | **************************
 -2.6e-09: -1.8e-09) 5 ( 5.0%) |*******
 -1.8e-09: -1.1e-09) 9 ( 8.9%) |***********
Final geomean non-virtual intra-domain period: 8.47991 ns (117.926 MHz)
Final fanout-weighted geomean non-virtual intra-domain period: 8.47991 ns (117.926 MHz)
Incr Slack updates 1 in 0.000668294 sec
Full Max Reg/Worst Slack updates 1 in 7.069e-06 sec
Incr Max Reg/Worst Slack updates 0 in 0 sec
Incr Criticality updates 0 in 0 sec
Full Criticality updates 1 in 0.00207218 sec
Flow timing analysis took 2.7172 seconds (2.39946 STA, 0.317743 slack) (107 full updates: 77 setup, 0 hold, 30 combined).
VPR succeeded
The entire flow of VPR took 27.22 seconds (max rss 166.9 MiB)
Incr Slack updates 29 in 0.0174967 sec
Full Max Reg/Worst Slack updates 3 in 1.9626e-05 sec
Incr Max Reg/Worst Slack updates 26 in 0.000322827 sec
Incr Criticality updates 24 in 0.0228888 sec
Full Criticality updates 5 in 0.0079734 sec
```