МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Кафедра вычислительной техники

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ

по дисциплине «Элементная база цифровых систем»

Тема: «Счетчик с программированием приращений содержимого»

Студент гр. № 0305	 Швец С. А.
Преподаватель	Бондаренко П. Н

Санкт-Петербург 2023

1. ЗАДАНИЕ НА ПРОЕКТИРОВАНИЕ УЗЛА

Вариант 6.2

Разработать 10-разрядный двоично-кодированный счетчик. Содержимое счетчика изменяется на ΔN с приходом каждого входного импульса. Возможны два режима работы счетчика: с ΔN1 и ΔN2. Код режима, сигналы сброса, пуска и останова счетчика поступают от управляющего устройства (процессора). Код, полученный в счетчике к моменту останова, фиксируется. Счетчик рассматривается как внешнее устройство процессорной системы, его адреса расположены в заданной области адресного пространства системы, имеющего емкость 256 адресов.

Возможны следующие варианты реализации: формальный синтез (с использованием триггеров и логических элементов заданного типа), схема с применением комбинационного сумматора и регистра в младших разрядах, вариант с изменением содержимого счетчика на $0.5(\Delta N1 + \Delta N2)$ и последующим прибавлением или вычитанием единицы, схема с двоичным счетчиком и ППЗУ и др.

Вариант 6.2: Δ N1=-3, Δ N2=-5, Тип триггера: D, Область АП: 80h.

2. ОПИСАНИЕ ПРЕДЛАГАЕМЫХ ВАРИАНТОВ РЕАЛИЗАЦИИ УЗЛА

2.1 Формальный синтез (с использованием триггеров и логических элементов заданного типа)

Первый способ предполагает построение счетчика с модифицированными межразрядными связями.

В варианте 6.2 указан тип триггера: D. Однако для оптимизации, чтобы использовать меньшее количество логических элементов, для формирования выходных сигналов счетчика лучше взять Т-триггер. Синтезируем Т-триггер на основе D-триггера.

Т	Qст	Qн	D
0	0	0	0
0	1	1	1
1	0	1	1
1	1	0	0

$$D = T \sim QcT \ V \sim TQcT$$

Схема Т-триггера на основе D-триггера в базисе И-НЕ представлена на рисунке 1.1.

Таблица истинности для формирования выходных сигнала счетчика $\Delta N1$ =-3:

Q4	Q3	Q2	Q1	Q0	Q4	Q3	Q2	Q1	Q0	T4	T3	T2	T1	T0
0	0	0	0	0	1	1	1	0	1	1	1	1	0	1
0	0	0	0	1	1	1	1	1	0	1	1	1	1	1
0	0	0	1	0	1	1	1	1	1	1	1	1	0	1
0	0	0	1	1	0	0	0	0	0	0	0	0	1	1
0	0	1	0	0	0	0	0	0	1	0	0	1	0	1
0	0	1	0	1	0	0	0	1	0	0	0	1	1	1
0	0	1	1	0	0	0	0	1	1	0	0	1	0	1
0	0	1	1	1	0	0	1	0	0	0	0	0	1	1
0	1	0	0	0	0	0	1	0	1	0	1	1	0	1
0	1	0	0	1	0	0	1	1	0	0	1	1	1	1
0	1	0	1	0	0	0	1	1	1	0	1	1	0	1
0	1	0	1	1	0	1	0	0	0	0	0	0	1	1
0	1	1	0	0	0	1	0	0	1	0	0	1	0	1
0	1	1	0	1	0	1	0	1	0	0	0	1	1	1
0	1	1	1	0	0	1	0	1	1	0	0	1	0	1
0	1	1	1	1	0	1	1	0	0	0	0	0	1	1
1	0	0	0	0	0	1	1	0	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	0	0	0	0	0	0	0	1	1
1	0	1	0	0	1	0	0	0	1	0	0	1	0	1
1	0	1	0	1	1	0	0	1	0	0	0	1	1	1
1	0	1	1	0	1	0	0	1	1	0	0	1	0	1
1	0	1	1	1	1	0	1	0	0	0	0	0	1	1
1	1	0	0	0	1	0	1	0	1	0	1	1	0	1
1	1	0	0	1	1	0	1	1	0	0	1	1	1	1
1	1	0	1	0	1	0	1	1	1	0	1	1	0	1
1	1	0	1	1	1	1	0	0	0	0	0	0	1	1
1	1	1	0	0	1	1	0	0	1	0	0	1	0	1
1	1	1	0	1	1	1	0	1	0	0	0	1	1	1
1	1	1	1	0	1	1	0	1	1	0	0	1	0	1
1	1	1	1	1	1	1	1	0	0	0	0	0	1	1

$$T0 = '1', T1 = Q0, T2 = \sim (Q0Q1), T3 = \sim (Q0Q1) \sim Q2$$

Можно заметить, что для старших разрядов (T3 - T9) формула будет иметь вид: Ti = $\sim\!(Q0Q1$) $\sim\!Q2...\sim\!Qi\text{-}1$

Таблица истинности для формирования выходных сигнала счетчика $\Delta N2$ =-5:

Q4	Q3	Q2	Q1	Q0	Q4	Q3	Q2	Q1	Q0	T4	Т3	T2	T1	T0
0	0	0	0	0	1	1	0	1	1	1	1	0	1	1
0	0	0	0	1	1	1	1	0	0	1	1	1	0	1
0	0	0	1	0	1	1	1	0	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	0	1	1	1	0	1
0	0	1	0	0	1	1	1	1	1	1	1	0	1	1
0	0	1	0	1	0	0	0	0	0	0	0	1	0	1
0	0	1	1	0	0	0	0	0	1	0	0	1	1	1
0	0	1	1	1	0	0	0	1	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0	1	0	1	1
0	1	0	0	1	0	0	1	0	0	0	1	1	0	1
0	1	0	1	0	0	0	1	0	1	0	1	1	1	1
0	1	0	1	1	0	0	1	1	0	0	1	1	0	1
0	1	1	0	0	0	0	1	1	1	0	1	0	1	1
0	1	1	0	1	0	1	0	0	0	0	0	1	0	1
0	1	1	1	0	0	1	0	0	1	0	0	1	1	1
0	1	1	1	1	0	1	0	1	0	0	0	1	0	1
1	0	0	0	0	0	1	0	1	1	1	1	0	1	1
1	0	0	0	1	0	1	1	0	0	1	1	1	0	1
1	0	0	1	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	1	0	1	1	1	0	1	1	1	0	1
1	0	1	0	0	0	1	1	1	1	1	1	0	1	1
1	0	1	0	1	1	0	0	0	0	0	0	1	0	1
1	0	1	1	0	1	0	0	0	1	0	0	1	1	1
1	0	1	1	1	1	0	0	1	0	0	0	1	0	1
1	1	0	0	0	1	0	0	1	1	0	1	0	1	1
1	1	0	0	1	1	0	1	0	0	0	1	1	0	1
1	1	0	1	0	1	0	1	0	1	0	1	1	1	1
1	1	0	1	1	1	0	1	1	0	0	1	1	0	1
1	1	1	0	0	1	0	1	1	1	0	1	0	1	1
1	1	1	0	1	1	1	0	0	0	0	0	1	0	1
1	1	1	1	0	1	1	0	0	1	0	0	1	1	1
1	1	1	1	1	1	1	0	1	0	0	0	1	0	1

$$T0 = `1`, T1 = \sim Q0, T2 = \sim (\sim Q0 \sim Q1), T3 = \sim (Q0Q2) \sim (Q1Q2),$$

$$T4 = \sim (Q0Q2) \sim (Q1Q2), T4 = \sim (Q0Q2) \sim (Q1Q2) \sim Q3$$

Формула для старших разрядов (Т4 – Т9):

$$Ti = \sim (Q0Q2) \sim (Q1Q2) \sim Q3... \sim Qi-1$$

Функциональная схема данного узла в базисе И-НЕ приведена на рисунке 1.2. Реализация Т-триггера на базе D изображена на рисунке 1.1.

На вход узла подается сигнал Start, при высоком уровне которого запускается генерация выходных сигналов. Низкий уровень данного сигнала запускает остановку устройства. Входной сигнал Clk приходит от генератора тактовых импульсов необходимой частоты. Сигнал Reset приводит к установке схемы в исходное состояние.

На выходе схемы сигналы Q9-Q0 представляют формируемые сигналы двоичного счетчика.

Сигнал Mode задает режим приращения для счетчика. При Mode=0 Δ N1=-3, при Mode=1 Δ N1=-5.

2.2 Схема с применением комбинационного сумматора и регистра

В данном варианте реализации узла, выходные сигналы счетчика формируются на основе выходов вычитающего сумматора. На входы сумматора подаются текущее значение счетчика и константа '3' или '5' в двоичном коде, соответствующие одному из режима приращения. Также в схему необходимо добавить регистр, чтобы переключение происходило только по фронту тактового сигнала Clk.

Функциональная схема данного узла приведена на рисунке 1.3.

На вход узла подается сигнал Start, при высоком уровне которого запускается генерация выходных сигналов. Низкий уровень данного сигнала запускает остановку устройства. Входной сигнал Clk приходит от генератора тактовых импульсов необходимой частоты. Сигнал Reset приводит к установке схемы в исходное состояние.

На выходе схемы сигналы Q9-Q0 представляют формируемые сигналы двоичного счетчика.

Сигнал Mode задает режим приращения для счетчика. При Mode=0 Δ N1=-3, при Mode=1 Δ N1=-5.

3. ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ БИБЛИОТЕКИ САПР QUARTUSII НЕОБХОДИМЫХ ДЛЯ РЕАЛИЗАЦИИ ВАРИАНТОВ УЗЛА

Для реализации различных вариантов узла в CAПР QUARUS II, помимо логических примитивов, которые не нуждаются в особом описании, использованы элементы библиотеки, которые будут описаны ниже.

В подсхемах для хранения выходных сигналов двоичного счетчика в обоих вариантов узла используется примитив DFFE, представляющий из себя синхронный D триггер с динамическим управлением (рисунок 3.1).




Рисунок 3.1

Данный примитив обладает асинхронными инверсными входами сброса и установки (CLRN, PRN), асинхронным входом разрешения переключения (ENA), входом тактирующего сигнала, входом данных (D) и выходом состояния триггера(Q).

Вычитающий сумматор во второй схеме реализован мегафункцией lpm add sub (рисунок 3.2).




Рисунок 3.2

4. ОПИСАНИЕ ПРОЦЕССА СИНТЕЗА И МОДЕЛИРОВАНИЯ РАБОТЫ ПРЕДЛОЖЕННЫХ ВАРИАНТОВ СРЕДСТВАМИ САПР QUARTUS II

4.1 Формальный синтез (с использованием триггеров и логических элементов заданного типа)

Основываясь на схеме (рисунок 1.2) и примитивах, описанных в предыдущем разделе, узел был синтезирован в САПР QUARTUS II (рисунок 4.1)




Рисунок 4.1




Рисунок 4.1 продолжение

Результаты компиляции схемы узла представлены на рисунке 4.2.

Flow Status	Successful - Sat May 20 16:29:34 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	cr
Top-level Entity Name	cr
Family	Cyclone II
Device	EP2C5Q208C8
Timing Models	Final
Total logic elements	17 / 4,608 (< 1 %)
Total combinational functions	17 / 4,608 (< 1 %)
Dedicated logic registers	10 / 4,608 (< 1 %)
Total registers	10
Total pins	14 / 142 (10 %)
Total virtual pins	0
Total memory bits	0 / 119,808 (0 %)
Embedded Multiplier 9-bit elements	0 / 26 (0 %)
Total PLLs	0 / 2 (0 %)

Рисунок 4.2

После компиляции схемы узла, было проведено временное моделирование его работы. Соответствующие результаты представлены на рисунке 4.3.




Рисунок 4.3

Моделирование начинается с подачи сигнала Reset, который приводит схему в исходное состояние. После чего подается сигнал Start, который запускает работу счетчика. Так как сигнал Mode нулевой, то счетчик работает в режиме $\Delta N1$ =-3. Переход сигнала Start в низкий уровень соответствует команде остановки узла. Код, полученный в счетчике к моменту останова, фиксируется в течение нескольких тактов. Повторный сигнал Reset сбрасывает счетчик.

На рисунке 4.4 моделирование проведено следующим образом: сначала счетчик работает в режиме $\Delta N1$ =-5, затем происходит остановка и удержание результата, далее устройство продолжает работу в режиме $\Delta N1$ =-3.




Рисунок 4.4

4.2 Схема с применением комбинационного сумматора и регистра

Основываясь на схеме (рисунок 1.3) и примитивах, описанных в предыдущем разделе, узел был синтезирован в САПР QUARTUS II (рисунок 4.5)




Рисунок 4.5

Результаты компиляции схемы узла представлены на рисунке 4.6.

Flow Status	Successful - Sat May 20 16:24:55 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	coursework_substractor
Top-level Entity Name	coursework_substractor
Family	Cyclone II
Device	EP2C5Q208C8
Timing Models	Final
Total logic elements	11 / 4,608 (< 1 %)
Total combinational functions	11 / 4,608 (< 1 %)
Dedicated logic registers	10 / 4,608 (< 1 %)
Total registers	10
Total pins	14 / 142 (10 %)
Total virtual pins	0
Total memory bits	0 / 119,808 (0 %)
Embedded Multiplier 9-bit elements	0 / 26 (0 %)
Total PLLs	0/2(0%)

Рисунок 4.6

После компиляции схемы узла, было проведено временное моделирование его работы. Соответствующие результаты представлены на рисунке 4.6.




Рисунок 4.6

Как видно из результатов моделирования, данная схема также формирует заданные выходные сигналы и ее поведение соответствует поведению схемы из раздела 4.1.

В обоих вариантах было одинаково задействовано количество ячеек памяти, однако во второй схеме использовалось меньше логических элементов. Реализация узла с применением комбинационного сумматора и регистра является более оптимальной, так как включает в себя минимальное количество аппаратных затрат.

5. РАЗРАБОТКА ИНТЕРФЕЙСА СОПРЯЖЕНИЯ СХЕМЫ УЗЛА С ПРОЦЕССОРНОЙ СИСТЕМОЙ

Сопряжение схемы узла с процессорной системой происходит посредством шины Microbus. Для работы схемы используются следующие сигналы шины: nIOW — сигнал подачи ПС очередной команды на шину данных; Clock — тактирующий сигнал шины.

Для хранения текущей команды в схеме сопряжения используется D-триггер (0 – стоп,1 – старт). Второй D-триггер используется для хранения режима приращения. Третий триггер используется для хранения сигнала сброса. На входы триггеров сигналы поступают с шины данных. К асинхронным входам разрешения переключения подключен инвертированный сигнал шины nIOW.

Селектор адреса вырабатывает сигнал соответствующий области АП заданного варианта: 80h. Выходные сигналы узла Q[9..0] подаются на выход устройства.

Функциональная схема интерфейса сопряжения представлена на рисунке 5.1. Схема синтеза данного узла в САПР QUARTUS II представлена на рисунке 5.2.




Рисунок 5.2

6. ПОДРОБНОЕ ОПИСАНИЕ ФУНКЦИОНИРОВАНИЯ УЗЛА

Результат моделирования работы проектируемого узла представлен на временной диаграмме (рисунок 6.1).





Рисунок 6.1

По первому сигналу Clock сигналы, считанные с шины данных, записываются в ячейки памяти в схеме сопряжения. По второму тактирующему сигналу они поступают на узел. В начале работы узла ПС подает команду на запуск устройства, для этого на адресной шине выставляется значение 0x80, на шине данных выставляется бит в нулевом разряде (команда Старт) и подается команда пІОW. Счетчик продолжает свою работу в течении нескольких тактов, пока на шине данных в нулевом разряде не придет 0 (вместе с командой пІОW). Далее счетчик запускается с другим режимом приращения, для этого на шине данных выставляется бит в первом разряде. Также по временной диаграмме можно увидеть сброс счетчика, когда приходит сигнал Reset, соответствующий второму разряду на шине данных.

ЗАКЛЮЧЕНИЕ ПО ПРОДЕЛАННОЙ РАБОТЕ

В процессе выполнения курсовой работы был разработан счетчик с программированием приращений содержимого. Для данного устройства было разработано два варианта узла: на основе формального синтеза (с использованием триггеров и логических элементов заданного типа) и с применением комбинационного сумматора и регистра в младших разрядах. Устройство было синтезировано в САПР QUARTUS II, после чего было произведено временное моделирование для подтверждения правильности его работы. Кроме того, была составлена полная принципиальная схема устройства с учетом реализации на ПЛИС Cyclone II.



	7103. обозна-	Наименование	Кол.	Примечание
примен.	<u> </u>	Конденсаторы		
Терв. пр		<u>попостианторы</u>		
/JE	<i>[1[4</i>	K50-5α-H90-0,1MκΦ +80%20% 0Ж0.460.161TY	4	
	<i>C5</i>	K50-20-10MKΦ-6,38 +50%20% 0Ж0.464.183TY	1	
\perp	<u></u>	K50-5α-H90-0,1mkΦ +80%20% 0Ж0.460.161TY	1	
	[7[10]	K50-5α-H90-0,1mkΦ +80%20% 0Ж0.460.161TY	4	
	[11	K10-175-M47-100πΦ +5%5% 0X0.460.107TY	1	
nab. No				
ſυb		<u>Индуктивности</u>		
	L	LQH43CN1ROM, 10mkFH, 1812, 20%, SMD	1	
<i>\</i> '6				
30MnHehir		<u>Микросхемы</u>		
: Ысе праба и дата	D1	ADP2108-AUJZ-1.2	1	Преобразователь
Россия Бсе пр Подп. и дап.	<i>D2</i>	ADP3338AKC-3.3	1	Регулятор напряжения
	<i>D3</i>	Cyclone II EP2C5Q208C8	1	ПЛИС
жиросиния Тубл.	<i>D4</i>	K155/1H1	1	Инвертор
JOORATIL 16. Nº C				
No Mt		<u>Разъемы</u>		
ы АКИЯ-С Взам. инв.	1/4		1	
JU AL B3aM	X1	PLD-40 (DS1021-2x20), Вилка штыревая 254мм 2x20 прямая	!	
1077 D	- X2	JTAG	1	
я берсия © Д Тодп. и дата				
едная бер. Подп.	Изм. Лист	№ докум. Подп. Дата	00	7 7733
U V21 94 1000.	Разраб. Ц	Ивец С.А.		Num. Nucm Nucmob
ОМПАС-30 v21 Учетная версия © 2022 000 "АСКОН-Системы проектирования", Инв. № подл. Подп. и дата Взам. инв. № Инв. № дубл.	Н.контр.	Перечень элементог		ПБГЭТУ, гр. 0305
\mathbb{Z}	Утв. 1я коммерческого	а использования Копировал		Формат А4