实验七 CMOS 与非门、或非门

1. 实验目的

本实验旨在通过使用HSPICE仿真工具，深入研究CMOS电路中与非门、或非门的功能以及电压传输特性。

(1)学会对CMOS电路中与非门、或非门进行建模并分析；

(2)理解并掌握CMOS与非门、或非门的电压传输特性。

2. 实验平台

(1) 计算机具有 HSPICE 仿真软件的安装；

(2) 仿真所需的晶体管 0.13μm、0.18μm 工艺库模型文件。

3. 实验原理及内容

CMOS 门的电压传输特性(VTC)与 CMOS 反相器非常相似。因为 CMOS 门具有多个输入所以实际的特性取决于输入的变化情况。

（1）NAND：

根据图 5.10，采用 0.13μm 工艺，建模两输入与非门并绘制其不同输入情况的输出值以及电压特性曲线。

对于两输入的与非门，如图 5.10 所示，首先研究一个输入保持为高而另一个从低到高发生转换的情况。在这种情况下，有一个沟道器件可以不用加以考虑(即开路)，一个 n 沟道器件因为行为像一个小电阻器，因此可以当做短路处理。如果输入 A 保持为高而输入 B 从低到高发生转换，那么这个门可以等效成一个具有 2W 上拉器件和 2W 下器件的反相器。结果传输特性将向标准反相器的左边移动。如果两个输入同时转换，会得到一个 4W 的上拉器件和一个 W 的下拉器件，因此电压传输特性将向标准反相器的右边移动。这两条曲线与标准反相器的对应特性曲线如图 5.10 所示：




图 5.10 两输入与非门的电压传输特性

（2）NOR：

根据图 5.11，采用 0.13μm 工艺，建模两输入或非门并绘制其不同输入情况的输出值以及电压特性曲线。

假设输入 B =0，A 输入从低到高发生转换。在这种情况下，有一个 n 沟道器件可以不用加以考虑(即开路)有一个沟道器件可以当做短路处理。这意味着有一个具有 4W 的上拉器件和 W 的下拉器件的等效反相器。因此，Vs 应该向标准的 1X 反相器电压传输特性的右边移动。两个输入接在一起同时从低到高发生转换时存在第二种情况。可以得到有效宽度都为 2W 的上拉器件和下拉器件，所产生的阈值电压 Vs 将向标准反相器的左边移动。这些结果如图 5.11 所示：




图 5.11　　或非门的电压传输特性

（3）例 5.2 0.18μm 工艺中与非门电压传输特性的 SPICE 实例

问题：

(a)在下面两种情况下，分别计算图 5.10 所示 2 输入与门的转换值 Vs：第一种情况是一个输入连接到 V_{DD} 而另一个输入从 0 变到 V_{DD},第二种情况是两个输人连接在一起。设 0.18μm 工艺参数中所有晶体管的宽度都设置成 400nm。

(b)利用 SPICE，比较上面两种情况下两输入与非门的电压传输特性曲线，并比较转换阈值的结果。同样包括两个输入 A 和 B 分别转换的情况，为什么各个输入转换时得到的结果有不同?

4. 实验步骤

(1)

a.启动 HSPICE 仿真工具，创建一个新的仿真项目；

b.采用 0.13μm 工艺搭建图 5.10 的 CMOS 与非门电路；

c.运行仿真得到电压传输曲线和不同输入情况下的输出并对其进行分析。

(2)

a.启动 HSPICE 仿真工具，创建一个新的仿真项目；

b.采用 0.13μm 工艺搭建图 5.11 的 CMOS 或非门电路；


c.运行仿真得到电压传输曲线和不同输入情况下的输出并对其进行分析。

(3)
a.启动 HSPICE 仿真工具，创建一个新的仿真项目；
b.采用 0.18μm 工艺搭建图 5.10 的 CMOS 与非门电路；
c.运行仿真得到电压传输曲线并分析。


5. 实验结果

***仅附上实验结果，请同学们自行分析**

（1）0.13μmCMOS 与非门(NAND)




0.13μmCMOS 与非门输入输出关系




0.13μmCMOS 与非门电压传输特性曲线

（2）0.13μmCMOS 或非门(NOR)




0.13μmCMOS 或非门输入输出关系



0.13μmCMOS 或非门电压传输特性曲线


(3) 例 5.2 0.18μm 工艺中与非门电压传输特性的 SPICE 实例



0.18μmCMOS 与非门电压传输特性曲线

附录代码

*关于本实验代码的节点标注见下图



（1）0.13μmCMOS 与非门输入输出关系

```
NAND_IO_ana
*分析 A、B 口不同输入时的输出
.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt      *设置库文件' TT
.options list node post

.param SupplyVDD=1.2 *定义局部参数

*下面开始对电路建模，即列出电路所有元器件的网表
*多个晶体管互联的电路网表较为复杂，建议先像上图在电路中标清楚每一个节点的标
*号，然后按照语法规则，以晶体管 D、G、S、B 的端口顺序写上节点标号，每个节点
*认真对照，避免出错。
*以第一个 p 管为例，根据图中标号，其节点连接为：F(漏端) A(栅极) 1(源端) 1(衬底)
Xmp1 F A 1 1 p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u *PMOS1
Xmp2 F B 1 1 p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u *PMOS2
Xmn1 F A 2 0 n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u *NMOS1
Xmn2 2 B 0 0 n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u *NMOS2
CL F 0 1fF *负载电容
*以上代码描述了多个晶体管的节点连接以及一个电容器的节点连接，SPICE 仿真器会
*根据代码的节点构建电路并进行仿真

VDD 1 0 'SupplyVDD' *VDD
*分段线性电压源
* Vxxx n+ n- PWL T1 V1 T2 V2 ... Tn Vn
*两个相邻的时间点间的电压由两点之间线性确定
VA    A 0 PWL 0n 0 50n 0 51n 1.8 100n 1.8 101n 0      150n 0      151n 1.8 200n 1.8 201n 0
VB    B 0 PWL 0n 0 50n 0 51n 1.8 100n 1.8 101n 1.8 150n 1.8 151n 0      200n 0

.tran 5ps 300ns *瞬态仿真
.plot V(F)
.end
```

（2）0.13μmCMOS 与非门电压传输特性曲线

```
NAND_1
*本代码电路为 A 点连接到 VDD，B 点输入从 0 到 VDD
*修改部分代码得出双输入约束的电压传输特性
.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt      *设置库文件' TT
.options list node post

.param SupplyVDD=1.2
```

```
*多个晶体管互联的电路网表较为复杂，易出错，写代码时每个节点认真对照避免出错
Xmn1 F A 2 0 n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmn2 2 B 0 0 n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmp1 F A 1 1 p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmp2 F B 1 1 p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
CL F 0 1fF

VDD 1 0 'SupplyVDD'
VA    A 0 'SupplyVDD'
VB     B 0 'SupplyVDD'

.dc VB 0 'SupplyVDD' 'SupplyVDD/100'
.plot dc V(F)
.end
```

---

*0.13μmCMOS 或非门输入输出关系和电压传输特性曲线、0.18μmCMOS 与非门电压传输特性曲线的代码请同学们自行思考编写，并对结果进行分析。