实验九 SR 锁存器&主从 JK 触发器

1. 实验目的

本实验旨在通过使用HSPICE仿真工具，深入研究SR锁存器以及主从JK触发器的输入输出特性。

(1)学会对复杂电路进行拆分，对子电路逐步建模并调用，一步步完成整个电路的搭建；

(2)理解并掌握用与非门构成的SR锁存器的输入输出特性以及主从JK触发器的一次锁存效应。


2. 实验平台

(1) 计算机具有 HSPICE 仿真软件的安装；
(2) 仿真所需的晶体管 0.13μm 工艺库模型文件。

3. 实验原理及内容

(1)用与非门构成的 SR 锁存器

SR 锁存器由两个交叉连接的与非门组成，形成了一个反馈回路。它有两个输入信号：Set（S）和 Reset（R）（低电平有效）。当输入 Set 为 0 时，锁存器的输出被设置为 1；当输入 Reset 为 0 时，锁存器的输出被重置为 0。当 S 和 R 同时为 1 时，锁存器保持其当前状态，不发生变化。其电路结构、简化符号以及真值表见下图：



S	R	Q	$\bar{Q}$
1	1	Q	$\bar{Q}$
0	1	1	0
1	0	0	1
0	0	1	1

(c)

图 5.18 由与非门构成的 SR 锁存器

需要注意的是，SR 锁存器有一个潜在的问题，即 S 和 R 同时为 0 时可能导致不确定的状态。为了避免这种情况，通常在实际应用中，会通过其他逻辑门来控制输入信号，以确保不会同时置位和复位。

（2）主从 JK 触发器

在图 5.20 所示的逻辑图中，主从 JK 触发器由两个 JK 触发器简单级联构成，其中主触发器驱动从触发器。一个需要注意的重点是，主触发器由 CK 驱动，而从触发器由 $\overline{CK}$ 驱动。主从触发器的工作原理如下：CK 上升时，$\overline{CK}$ 下降；在某一点处，当 $\overline{CK}$ 下降到足够低时，将使从触发器的与非门输入不起作用。这就将主、从两个触发器隔离开来，从而使从触发器保持原来的状态。同时 CK 上升到足够高时，将使主触发器的与非门输入端使能。因此，根据 J 和 K 的两条反馈线状态的不同，J 或 K 的输入状态可以进入主触发器。现在研究时钟脉冲的下降沿。CK 下降，主触发器的与非门输人端不起作用，主触发器的状态保持。然后，从触发器的与非门使能，主触发器将原来的状态传给从触发器。输出 Q 和 $\overline{Q}$ 可以由从触发器中得到。根据主从工作原理可知，输出状态改变时，进入主触发器的时钟不起作用，所以对时钟的宽度并没有限制。只有在下一个时钟脉冲到来的时候，主触发器的输入门才使能，然后从触发器的输入端在一个相应的时间段内也不起作用。需要注意的是，这里对 CK 的最小宽度有一个限制：为了正确地实现触发器的功能时钟的最小宽度必须大于主触发器的传输延迟时间。




图 5.20 由 JK 触发器构成的主从触发器

主从触发器存在一次锁存效应的问题。也就是说，当 CK 为高时，假设从触发器处于复位状态，并且 J 输入端的门在短时间内使能后再回到 0。这将无意识地使第一个触发器锁存。因为这是一个电位敏感的电路，所以 J 输入端的高值将会传到主锁存器中并在那里被锁存。因此，J 输入线上的任何一个尖波或短时脉冲波形干扰都将引起主锁存器被置位。此时要使这个锁存器复位是不可能的，因为 K 输入门已经被 K 反馈线送来的信号封锁了。因此说 J 输入端锁存了 1，而且 CK 下降时，这个锁存值会传送到从锁存器。为了避免一次锁存，一种方法是尽量缩短 CK 为 1 的时间，另一种方法是利用边沿触发的 JK 触发器，第二种方法是我们首选的方法。

4. 实验步骤


(1)
a.启动 HSPICE 仿真工具，创建一个新的仿真项目；
b.采用 0.13μm 工艺，首先构建与非门的子电路；
c.调用子电路实现 SR 锁存器；
d.运行仿真得到 SR 锁存器的输入输出关系。

(2)
a.启动 HSPICE 仿真工具，创建一个新的仿真项目；
b.采用 0.13μm 工艺，首先构建与非门、反相器、SR 锁存器的子电路；
c.调用子电路实现主从 JK 触发器；
d.运行仿真，理解主从 JK 触发器的一次锁存效应。

5. 实验结果


***仅附上实验结果，请同学们自行分析**

（1）0.13μm 工艺 SR 锁存器



0.13μm 工艺 SR 锁存器

（2）0.13μm 工艺 主从 JK 触发器



0.13μm 工艺 主从 JK 触发器的一次锁存效应

附录代码

（1）0.13μm SR 锁存器

```
---------------------------------------------------------------------------------------------------
SR 锁存器
.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt      *设置库文件' TT
.options list node post
.param SupplyVDD=1.2
*定义与非门子电路
.subckt NAND A B OUT VDD GND
Xmn1 OUT A NAS GND n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmn2 NAS B GND GND n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmp1 OUT A VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmp2 OUT B VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
.ends
*构建 SR 锁存器
Xnand1 S nQ Q    VDD 0 NAND
Xnand2 R Q    nQ VDD 0 NAND
*功能分析
VDD VDD 0 'SupplyVDD'
VS    S 0 PWL    0n 1.2 50n 1.2 51n 1.2 100n 1.2 101n 0      150n 0      151n 0 200n 0
VR    R 0 PWL    0n 0      50n 0      51n 1.2 100n 1.2 101n 1.2 150n 1.2 151n 0 200n 0
.tran 5ps 250ns
.plot V(Q)
.end
```

（2）0.13μm 主从 JK 触发器

```
主从 JK 触发器
.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt      *设置库文件' TT
.options list node post
.param SupplyVDD=1.8
*定义反相器子电路
.subckt INV in out vdd gnd
xpm out in vdd vdd p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
xnm out in gnd gnd n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
.ends
*定义 2 输入与非门子电路
.subckt NAND2 A B OUT VDD GND
Xmn1 OUT A NAS GND n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmn2 NAS B GND GND n15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmp1 OUT A VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
Xmp2 OUT B VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p pd=0.2u as=0.1p ps=0.2u
.ends
*定义 3 输入与非门子电路
.subckt NAND3 A B C OUT VDD GND
Xmp1 OUT A VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p    pd=0.2u as=0.1p    ps=0.2u
Xmp2 OUT B VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p    pd=0.2u as=0.1p    ps=0.2u
Xmp3 OUT C VDD VDD p15ll_mis_ckt l=0.1u w=0.2u ad=0.1p    pd=0.2u as=0.1p    ps=0.2u
Xmn1 OUT A NAS GND n15ll_mis_ckt l=0.1u w=0.3u ad=0.15p pd=0.3u as=0.15p ps=0.3u
Xmn2 NAS B NBS GND n15ll_mis_ckt l=0.1u w=0.3u ad=0.15p pd=0.3u as=0.15p ps=0.3u
Xmn3 NBS C GND GND n15ll_mis_ckt l=0.1u w=0.3u ad=0.15p pd=0.3u as=0.15p ps=0.3u
.ends
*调用 2 输入与非门构建 SR 锁存器
.subckt SR S R Q nQ VDD GND
Xnand1 S nQ Q    VDD GND NAND2
Xnand2 R Q    nQ VDD GND NAND2
.ends
*主从 JK 触发器
Xnand31 CK J sSR_nQ mSR_S 1 0 NAND3 *调用 3 输入与非门
Xnand32 CK K sSR_Q    mSR_R 1 0 NAND3
Xmsr mSR_S mSR_R mSR_Q mSR_nQ 1 0 SR *主 SR 锁存器
Xnand21 nCK mSR_Q    sSR_S 1 0 NAND2 *调用 2 输入与非门
Xnand22 nCK mSR_nQ sSR_R 1 0 NAND2
Xssr sSR_S sSR_R sSR_Q sSR_nQ 1 0 SR *从 SR 锁存器
Xinv CK nCK 1 0 INV *调用反相器
*一次锁存效应
VDD 1 0 'SupplyVDD'
VCK CK 0 PULSE 0 1.8 50n 0.1n 0.1n 49.9n 100n
VJ    J 0 PWL 0n 0 160n 0 161n 1.8 170n 1.8 171n 0
```

```
VK    K 0 PWL 0n 1.8 20n 1.8 21n 0
.tran 5ps 700ns
.plot V(mSR_Q)
.end
```