实验八 CMOS 同或门、异或门、多路选择器

1. 实验目的

本实验旨在通过使用HSPICE仿真工具，深入研究CMOS电路中异或门、同或门以及多路选择器的输入输出特性。

(1)学会对CMOS电路中同或门、异或门以及多路选择器进行建模并分析；

(2)理解并掌握CMOS同或门、异或门以及多路选择器的输入输出特性；

2. 实验平台

(1) 计算机具有 HSPICE 仿真软件的安装；

(2) 仿真所需的晶体管 0.13μm 工艺库模型文件。

3. 实验原理及内容

(1)异或门、同或门

数字集成电路中两种重要的逻辑功能是“异或”(XOR)和“同或”(XNOR)功能


$$f_{XOR} = \bar{a}b + a\bar{b} = (XOR)$$

$$f_{XNOR} = \bar{a}\bar{b} + ab = (XNOR)$$

假设已经有 $a,\bar{a},b,\bar{b}$ 。电路如图 5.14 所示，对于异或门首先将 f_{XOR} 功能取反，并用来建立下拉功能，因此需要两条支路，一条用于实现 $\bar{a}\bar{b}$，另一条用于实现 ab，晶体管的配置解释如下：如果 a 和 b 都为高，或者 a 和 b 都为低，则输出就为低。否则，输出为高。

上拉支路直接实现 f_{XOR} 的功能，但是每一项都用其反码代替，结果如图 5.14 (a)所示。需要注意的是，在这种情况下 p 沟道器件之间的附加连接是多余的(如图中的虚线所示)。

可以用类似的处理获得图 5.14(b)所示的同或门。在这种情况下，下拉树由 f_{XNOR} 的反函数组成，两条支路分别实现$!\bar{a}b$ 和 $a\bar{b}$ 功能。这意味着，如果 a 和 b 不相同，输出就为低；否则输出将为高。上拉网络采用的是并联形式而不是下拉树的串联形式，应当是下拉树的对偶实现。



（a）异或门的静态实现　　（b）同或门的静态实现


图 5.14　异或门和同或门的静态实现

（2）多路选择器

多路选择器电路通过选择 N 个输入中的一个而产生一个输出。本次实验做的是二选一数据选择器。所实现的功能是：

$$f = as + b\overline{s} \quad (MUX)$$

其中，s 是选择信号， a 和 b 是两个输入。



（a）逻辑符号　　（b）CMOS 实现

图 5.15　多路选择器的逻辑符号和 CMOS 实现

4. 实验步骤

(1)

a.启动 HSPICE 仿真工具，创建一个新的仿真项目；
b.采用 0.13μm 工艺搭建图 5.14(a)的 CMOS 异或门电路；
c.运行仿真得到异或门的输入输出关系；

(2)


a.启动 HSPICE 仿真工具，创建一个新的仿真项目；
b.采用 0.13μm 工艺搭建图 5.14(b)的 CMOS 同或门电路；
c.运行仿真得到同或门的输入输出关系；

(3)
a.启动 HSPICE 仿真工具，创建一个新的仿真项目；
b.采用 0.13μm 工艺搭建图 5.15 的 CMOS 多路选择器电路；
c.运行仿真得到多路选择器的输入输出关系；

5. 实验结果


***仅附上实验结果，请同学们自行分析**

（1）0.13μmCMOS 异或门（XOR）




0.13μmCMOS 异或门输入输出关系

（2）0.13μmCMOS 同或门(XNOR)



0.13μmCMOS 同或门输入输出关系


(3) 0.13μm 工艺多路选择器



0.13μmCMOS 多路选择器输入输出关系


附录代码

*关于本实验代码的节点标注见下图



（a）异或门的静态实现　　（b）同或门的静态实现

图 5.14　异或门和同或门的静态实现



（a）逻辑符号　　（b）CMOS 实现

图 5.15　多路选择器的逻辑符号和 CMOS 实现

（1）0.13μmCMOS 异或门输入输出关系

XOR

*仿真异或门输入输出关系

.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt　　*设置库文件' TT

.options list node post

.param SupplyVDD=1.8

*电路中需要对 a、b 取反，为避免重复建模，在此定义一个反相器的子电路

.subckt INV in out vdd gnd

xpm out in vdd vdd p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n

xnm out in gnd gnd n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

.ends

XNA a na VDD 0 INV

XNB b nb VDD 0 INV

*对异或门进行建模，节点对应关系请见实验文档

Xpm1 apd　a VDD VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n

Xpm2 bpd　b VDD VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n

Xpm3 f nb apd VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n

Xpm4 f na bpd VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n

Xnm1 f　a ans 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

Xnm2 f na nans 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

Xnm3 ans　b 0 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

Xnm4 nans nb 0 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

VDD VDD 0 'SupplyVDD'

```
VA   a 0 PWL 0n 0 50n 0 50.001n 1.8 100n 1.8 100.001n 0 150n 0 150.001n 1.8 200n 1.8
200.001n 0
VB   b 0 PWL 0n 0 50n 0 50.001n 1.8 100n 1.8 100.001n 1.8 150n 1.8 150.001n 0   200n 0

.tran 1ns 300ns
.plot V(f)
.end
```

（2）0.13μmCMOS 同或门输入输出关系

```
XNOR
*仿真同或门输入输出关系
.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt      *设置库文件' TT
.options list node post

.param SupplyVDD=1.8

.subckt INV in out vdd gnd
xpm out in vdd vdd p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
xnm out in gnd gnd n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
.ends

VDD VDD 0 'SupplyVDD'
VA   a 0 PWL 0n 0 50n 0 50.001n 1.8 100n 1.8 100.001n 0 150n 0 150.001n 1.8 200n 1.8
200.001n 0
VB   b 0 PWL 0n 0 50n 0 50.001n 1.8 100n 1.8 100.001n 1.8 150n 1.8 150.001n 0      200n 0

XNA a na VDD 0 INV
XNB b nb VDD 0 INV

Xpm1 apd    a VDD VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xpm2 nbpd nb VDD VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xpm3 f    b apd VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xpm4 f na nbpd VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xnm1 f    a ans 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
Xnm2 f na nans 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
Xnm3 ans nb 0 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
Xnm4 nans    b 0 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

.tran 1ns 300ns
.plot V(f)
.end
```

（3）0.13μmCMOS 多路选择器输入输出关系

```
MUX
*仿真多路选择器输入输出关系
.lib 'G:\HSPICE_study\model\013\e2r013_v0p5.lib' tt      *设置库文件' TT
.options list node post

.param SupplyVDD=1.8

.subckt INV in out vdd gnd
xpm out in vdd vdd p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
xnm out in gnd gnd n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
.ends

VDD VDD 0 'SupplyVDD'
VA    a 0 PWL    0n    0    100n    0    100.001n      1.8    200n      1.8
VB    b 0 PWL    0n    1.8      100n    1.8    100.001n      0        200n      0
VS    s 0 PWL    0n    0 50n    0    50.001n 1.8 100n 1.8 100.001n 0 150n 0 150.001n 1.8 200n 1.8

XNA a na VDD 0 INV
XNB b nb VDD 0 INV
XNS s ns VDD 0 INV

Xpm1 napd na VDD VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xpm2 nbpd nb VDD VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xpm3 f ns napd VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xpm4 f    s nbpd VDD p15ll_mis_ckt l=100n w=400n ad=20p pd=400n as=20p ps=400n
Xnm1 f nb nbns 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
Xnm2 f    s nbns 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
Xnm3 nbns na 0 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n
Xnm4 nbns ns 0 0 n15ll_mis_ckt l=100n w=200n ad=10p pd=200n as=10p ps=200n

.tran 1ns 220ns
.plot V(f)
.end
```