实验十 CMOS门尺寸&负载电容

1. 实验目的

本实验旨在通过使用HSPICE仿真工具，深入研究速度饱和效应以及负载电容的计算。

(1)根据速度饱和效应调整堆叠器件的尺寸。

(2)例6.2：利用反相器输入输出的上升和下降延迟计算单位宽度有效电容 C_g、C_{eff}。

2. 实验平台

(1) 计算机具有 HSPICE 仿真软件的安装；

(2) 仿真所需的晶体管 0.13μm、0.18μm 工艺库模型文件。

3. 实验原理及内容

(1) 讨论门的尺寸——速度饱和效应




图 6.5 速度饱和的堆叠器件

将单个的器件和一对堆叠器件进行对比，将会发现（a）中尺寸为 W 的单个器件要比（b）中尺寸为 2W 的串联堆叠器件花费较长的时间来给负载电容放电。单个器件 M_0 在输出从 V_{DD} 到 $V_{DD}/2$ 转换的全过程中都处于饱和状态，并提供电流 I_0。在（b）图中，我们知道每一个管子都传导相同数量的电流。为了满足这一条件，M_1 需要工作于线性区域并且有一个较小的 V_{DS1}，而 M_2 工作在饱和区并且有一个较大的 V_{DS2}。

如果比较这两种情况下的电流，会发现 $I_{12}>I_0$。即使 M_2 有比 M_0 小的 V_{GS} 和 V_{DS}，其 2W 的宽度也会使得 I_{12} 比 I0 大了约 20%~25%。因此，堆叠的短沟道器

件放电时间较短。为了使延迟相等，堆叠的短沟道器件可以减少大概 20%~25%。

（2）单位宽度栅电容和自身电容

两个重要的时间规范：t_{PHL} 和 t_{PLH}，分别是从高到低和从低到高的传输延迟，通过反相器的输入和输出电压波形如图中所示，给反相器施加一个阶跃输入，并在电压值的 50%这一点测量输出传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻 R_{eff}，所驱动的负载电容是 C_L。




图 4.15　反相器尺寸确定中的简单时序模型

$$t_{PHL} = 0.7R_{eqn}\frac{L}{W}C_{fanout}$$

$$t_{PLH} = 0.7R_{eqp}\frac{L}{W}C_{fanout}$$

例 6.22 在 0.18μm 工艺中用 SPICE 确定C_g、C_{eff}。

用以下电路通过 SPICE 确定在 0.18μm 工艺下的C_g、C_{eff}。10X 的反相器驱动 40X 的反相器，而 40X 的反相器又驱动 160X 的反相器。施加正的和负的阶跃输人并在结点 out 处测量传播延迟。分别分成两种情况（面积和周长值为 0、指定面积和周长）计算单位宽度电容C_g、C_{eff}。




图 6.2 反相器级联电路

4. 实验步骤

(1)

a.启动 HSPICE 仿真工具，创建一个新的仿真项目；

b.采用 0.13μm 工艺，根据图 6.5（b）搭建电路；

c.运行仿真，绘制漏电流 I_{DS} 波形图；

(2)

a.启动 HSPICE 仿真工具，创建一个新的仿真项目；

b.采用 0.18μm 工艺，搭建例 6.2 中的反相器级联电路；

c.设置所有 mos 管的面积和周长为 0、指定 mos 管的面积和周长；

c.运行仿真，绘制出反相器电路的输入输出波形图，获得上升和下降延迟时间；

d.由图可得上升延迟和下降延迟，根据公式计算单位宽度电容；

5. 实验结果

***仅附上图 6.5(b)的漏电流波形图，请同学们自行编写 6.5(a)、6.5(b)实验代码完成波形仿真。**

（1）6.5(b)的漏电流波形图






图 6.5(b)堆叠器件的电流

（2）*请同学们结合例 6.2，根据实际得到的延迟和公式计算 C_g、C_{eff}

(a)mos 管的面积和周长为 0 时的输入输出波形



(b)指定 mos 管面积和周长的输入输出波形



附录代码

（2）

(a)mos 管的面积和周长为 0

```
P199_exp6.2_Cg
.lib 'G:\HSPICE_study\model\018\ms018g_v1p16.lib' tt      *设置库文件' TT
.options list node post

Xmp1 out1 in      1 1 p18_ckt l=0.2u w=4u    ad=0 as=0 pd=0 ps=0
Xmn1 out1 in      0 0 n18_ckt l=0.2u w=2u    ad=0 as=0 pd=0 ps=0
Xmp2 out2 out1 1 1 p18_ckt l=0.2u w=16u ad=0 as=0 pd=0 ps=0
Xmn2 out2 out1 0 0 n18_ckt l=0.2u w=8u    ad=0 as=0 pd=0 ps=0
Xmp3 out    out2 1 1 p18_ckt l=0.2u w=64u ad=0 as=0 pd=0 ps=0
```

```
Xmn3 out    out2 0 0 n18_ckt l=0.2u w=32u ad=0 as=0 pd=0 ps=0

VDD 1 0 1.8
Vin in 0 pwl (0 0 9ps 0 10ps 1.8 199ps 1.8 200ps 0)

.tran 5ps 350ps
.print tran v(in) v(out)
.end
```

(b) 指定 mos 管的面积和周长

```
P199_exp6.2_Ceff
.lib 'G:\HSPICE_study\model\018\ms018g_v1p16.lib' tt      *设置库文件' TT
.options list node post

Xmp1 out1 in      1 1 p18_ckt l=0.2u w=4u    ad=2p as=2p pd=4u    ps=4u
Xmn1 out1 in      0 0 n18_ckt l=0.2u w=2u    ad=1p as=1p pd=2u    ps=2u
Xmp2 out2 out1 1 1 p18_ckt l=0.2u w=16u ad=8p as=8p pd=8u    ps=8u
Xmn2 out2 out1 0 0 n18_ckt l=0.2u w=8u    ad=2p as=2p pd=8u    ps=8u
Xmp3 out    out2 1 1 p18_ckt l=0.2u w=64u ad=32p as=32p pd=32u ps=32u
Xmn3 out    out2 0 0 n18_ckt l=0.2u w=32u ad=16p as=16p pd=32u ps=32u

VDD 1 0 1.8
Vin in 0 pwl (0 0 9ps 0 10ps 1.8 199ps 1.8 200ps 0)

.tran 5ps 350ps
.print tran v(in) v(out)
.end
```
