

Wie wird VHDL-Code zu Hardware?

In dieser Übung wird der VHDL-basierte Entwurfsablauf von der Simulation mit QuestaSim über die Synthese und Konfiguration des FPGAs mit der Design-Software Altera Quartus II bis zur Demonstration der Funktionalität auf dem Entwicklungs-Board DE1-SoC vorgestellt. Als Beispiel dient das Projekt `HelloDE1`.

Das Projekt HelloDE1


`HelloDE1` verwendet die Schalter, die LEDs und die Sieben-Segment-Anzeigen des DE1-SoC: Mit acht Schaltern (SW0-SW7) können zwei Hexadezimalzahlen eingestellt werden, die auf zwei Sieben-Segment-Anzeigen (HEX0, HEX1) dargestellt werden. Die LEDs (LED0-LED7) zeigen zusätzlich an, welche Schalter auf "on" stehen. Die linke LED (LED9) blinkt (*Heartbeat*), sobald das FPGA mit `HelloDE1` konfiguriert wurde.

Altera DE1-SoC Board

Das DE1-SoC Board von Terasic dient als Hardwareplattform zur Realisierung einfacher FPGA-Entwürfe bis zu Hardware/Software-Codesign-Systemen aus FPGA und ARM9-Prozessoren unter dem Betriebssystem Linux.

Die ausführliche Dokumentation (CD-ROM zur Version F - rev. F) zu diesem Board findet sich unter: <http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=165&No=836&PartNo=4>.

Die Beispiele dieser CD-ROM sind allerdings mit der 32-Bit Version der Quartus Software (13.1) erstellt worden. Das User-Manual und der Schaltplan des Boards sind im Verzeichnis *literature* dieser Übung enthalten.



A Vorbereitung


A1 Installation der Intel/Altera Design-Software

In den HSD/ESD-Labors ist die lizenzierte Version der Design-Software *Intel Quartus Prime* installiert. Für die Ausarbeitung der weiteren CHD-Übungen steht die freie Version (*Quartus Prime Lite Edition*) zur Verfügung. Für diese Edition ist keine Lizenz notwendig. Allerdings gibt es einige Einschränkungen, die für die CHD-Übungsbeispiele jedoch keine Relevanz haben.

Für die Quartus-Installation auf einem eigenen Windows-Rechner sind folgende Schritte notwendig:

1. Download der Intel Design-Software von

<https://www.intel.com/content/www/us/en/software-kit/684216/intel-quartus-prime-lite-edition-design-software-version-21-1-for-windows.html>



Die Software (*Intel Quartus Prime **Lite Edition*** for Windows) und die Device-Unterstützung für die **Cyclone V** FPGAs sind nach Wahl des Reiters *Individual Files* sichtbar. Empfehlenswert ist auch der Download der Add-On Software **Quartus Prime Help**, die im Reiter *Additional Software* verfügbar ist. Diese **drei** Dateien sind in dasselbe temporäre Verzeichnis zu legen.

intel. PRODUCTS SUPPORT SOLUTIONS DEVELOPERS PARTNERS

FPGA Software Download Center

Intel® Quartus® Prime Lite Edition Design Software Version 21.1 for Windows

ID	Date	Version
684216	11/3/2021	21.1 (Latest)

The Intel® Quartus® Prime Lite Edition Design Software, Version 21.1 includes functional and security updates. Users should keep their software up-to-date and follow the technical recommendations. Additional security updates are planned and will be provided as they become available. Users should promptly install the latest version upon release.

The Intel® Quartus® Prime Lite Edition Design Software, Version 21.1 is subject to removal from the web when support for all devices in this release are available in a newer version, or all devices are obsolete. If you would like to receive customer notifications by e-mail, please subscribe to our [subscribe to our customer notification mailing list](#).

Critical Issues and Patches for the Intel® Quartus® Prime Lite Edition Software, Version 21.1.
Knowledge Base: Search for Errata. Also see Critical Issues and Patches.
Problems and Answers on specific IP or Products.

Downloads

Multiple Downloads Individual Files Additional Software Copyleft Licensed Source

Intel® Quartus® Software

Download	Size	SHA1
Questa*-Intel® FPGA Edition QuestaSetup-21.1.0.842-windows.exe	961.6 MB	80725254815d6399eb3011e0ba0559ac5f703e20
Intel® Quartus® Prime (includes Nios® II EDS) QuartusLiteSetup-21.1.0.842-windows.exe	1.6 GB	552d58cf9ca4bf742045eb7ba970cbe1e099a826

** Nios® II EDS on Windows requires Ubuntu 18.04 LTS on Windows Subsystem for Linux (WSL), which requires a manual installation.
** Nios® II EDS requires you to install an Eclipse IDE manually.

Devices

Devices

Intel® Cyclone® IV Device Support	Download cyclone-21.1.0.842.qdz	Size: 466 MB SHA1: 12aacc78d5843e1bbcd43c1cdda962ba015b4e18
Intel® MAX® 10 Device Support	Download max10-21.1.0.842.qdz	Size: 285.3 MB SHA1: 17499dcf96a1428fff4cc418260eda97380042c6
Intel® Cyclone® 10 LP Device Support	Download cyclone10lp-21.1.0.842.qdz	Size: 265.7 MB SHA1: 83ce787c2c7ce13fbca2e55e4251dfac39796d75
Intel® MAX® II, Intel® MAX® V Device Support	Download max-21.1.0.842.qdz	Size: 11.4 MB SHA1: bb5cce937b34e91a0588fe98c06e5343b2e55f54
Intel® Arria® II Device Support	Download arria_lite-21.1.0.842.qdz	Size: 499.1 MB SHA1: b082ffce7a93aaf778c262131280cdfdc069c2b
Intel® Cyclone® V Device Support	Download cyclonev-21.1.0.842.qdz	Size: 1.3 GB SHA1: 108defff5dd232a7f3a3f5785c3f59843c73f4d7



Download and install instructions:

1. Download Intel® Quartus® Prime software, and any other software products you want to install, into a temporary directory.
 2. Download device support files into the same directory as the Intel® Quartus® Prime software installation file.
 3. If you want to use add-on software, download the files from the Additional Software tab. Save the files to the same temporary directory as the Intel® Quartus® Prime software installation file.
 4. Run the .exe file.
- Read Intel® FPGA Software Installation FAQ


2. Installation der Software: Start von QuartusLiteSetup-xx.x.x.xxx-windows.exe.

**Wichtig: Nicht in einem Pfad mit Leerzeichen,
wie beispielsweise "C: /Program Files/" installieren!**

Zu lange Pfadnamen können ebenfalls Probleme machen. Nach der ersten Installation der Design-Software Quartus Prime Lite auf einem Windows-PC müssen auch die **Treiber für die USB-Verbindung** zum DE1-Soc Board installiert werden:




Nach der erfolgreichen Installation kann das DE1-SoC mit dem Rechner verbunden und eingeschaltet werden:





Windows 10 startet automatisch die Installation der Altera USB-Blaster II Device-Treiber.

Anschließend werden die installierten Treiber – bei eingeschaltetem und verbundenem Board – im *Device Manager* des *Computer Management* ersichtlich.



Falls nur ein unconfigured JTAG-Device gelistet wird, sollte der Rechner neu gestartet werden und danach Quartus gestartet werden. Im Menu *Tools* ist der Menu-Eintrag *Programmer* auszuwählen.

Über den Button *Hardware Setup ...* sollte das DE1-SoC_Board (siehe nachfolgende Abbildungen) angezeigt werden. Das Board auswählen und das Fenster schließen. Danach sollten beide JTAG-Devices im Computer-Management angezeigt werden (nur solange das Board eingeschaltet und angeschlossen ist).



3. Installation von Updates

Eventuell existieren Updates, die nach der vollständigen Installation zusätzlich installiert werden müssen.

Die Installation auf Linux-Rechnern ist ebenfalls unproblematisch. Näheres dazu im Download-Bereich von Intel/Altera.

A2 Einrichten der Verzeichnis-Struktur

In der Übung CHD3-Synthese wird eine neue Verzeichnis-Struktur verwendet. Auch die ZIP-Datei dieser Übung ist nach dieser Struktur organisiert. Eine detaillierte Beschreibung der einzelnen Verzeichnisse wird in CHD3 vorgestellt.

```
/CHD-Root-Directory
  /literature
    /Schematic
      DE1-SoC.pdf
      DE1-SoC_v.5.0.1_HWrevF_User_manual.pdf
    /VhdlDesigns
      /grpPackages
        /pkgGlobal
          /src
            Global-p.vhd
      /grpChd2
        /doc
          Uebung09.pdf
        /unitHex2SevenSegment
          /src
            Hex2SevenSegment-e.vhd
            Hex2SevenSegment-Rtl-a.vhd
            tbHex2SevenSegment-ea.vhd
          /simQuestasim
            ModelSim-Shortcut
        /unitHelloDE1
          /simQuestasim
            ModelSim-Shortcut
            comp_sim.do
            wave.do
          /src
            HelloDE1-e.vhd
            HelloDE1-Rtl-a.vhd
            tbHelloDE1-Bhv-a.vhd
            tbHelloDE1-e.vhd
        /unitTbdHelloDE1
          /simQuestasim
            ModelSim-Shortcut
          /src
            TbdHelloDE1-e.vhd
            TbdHelloDE1-Struct-a.vhd
          /synlayQuartus
            Quartus-Shortcut
            TbdHelloDE1.sdc
            TbdHelloDE1Pins.qsf
```

Shortcuts für Simulation- und Synthese-Software

Im Arbeitsverzeichnis `/VhdlDesigns/grpChd2/unitTbdHelloDE1/synLayQuartus` befindet sich ein Shortcut auf `Quartus.exe`. Das Feld *Start in:* des Shortcuts wurde gelöscht, damit die temporären Dateien im Verzeichnis des Shortcuts erzeugt werden.

In der Übung zu CHD2 wurden bis jetzt die Shortcuts auf eine bestimmte Version von Questasim angelegt. Jetzt werden Shortcuts verwendet, die – ohne Veränderung – immer auf die jeweils aktuelle Installation eines Tools verweisen können. Für Quartus II wird die verwendete Version durch eine Windows-Variable bestimmt. Dazu muss die Umgebungs-Variable `MY_QUARTUS_PATH` gesetzt werden. Dies kann in einem Windows-Kommandofenster (`cmd`) durch den Befehl:



```
setx MY_QUARTUS_PATH "C:\intelFPGA_lite\18.0\quartus\bin64\quartus.exe"
```

erreicht werden. Der Wert der Variablen ist natürlich an das jeweilige Installationsverzeichnis anzupassen.

Für die Verwendung des Questasim-Shortcuts in /grpChd2/unitTbdHelloDE1/simQuestasim muss die Umgebungs-Variable MY_QUESTASIM_PATH gesetzt werden:

```
setx MY_QUESTASIM_PATH "C:\Modeltech_pe_edu_10.4a\win32pe_edu\modelsim.exe"
```

In den Shortcuts ist der Pfad in *Target:* durch die entsprechende Variable zu ersetzen. Da der Wert der Variablen verwendet soll, sind die Variablen durch "%" zu begrenzen.



B Simulation der RTL-Beschreibungen

Themen in CHD2 sind die Sprache VHDL, Prozesskommunikation mittels *signals*, *transport* und *inertial delay* und der VHDL-Simulationszyklus. In den Übungsbeispielen werden Struktur- und Verhaltensbeschreibungen von Systemen modelliert.

Die Vorlesung und Übung CHD3 hingegen behandelt synthesefähigen VHDL-Code. Um VHDL-Beschreibungen in einem Synthese-Schritt auf Hardware abzubilden, unterliegt der VHDL-Code gewissen Einschränkungen. Es ist z.B. nur eine Teilmenge der Sprachumfangs erlaubt. Beispielsweise ist ein `wait for` Statement nicht synthesefähig. Grob gesprochen wird in synthesefähigem VHDL-Code festgelegt, welche Werte welchen Registern zu bestimmten Zeitpunkten zugewiesen werden. Man spricht deswegen von RTL-Modellen (Modelle auf *Register Transfer Level*). Das Projekt `HelloDE1` liegt in synthesefähigem VHDL-Code in der entpackten Verzeichnisstruktur in den Verzeichnissen `unitHex2SevenSegment`, `unitHelloDE1` und `unitTbdHelloDE1`. In jedem dieser Verzeichnisse sind die VHDL-Dateien zu den gleichnamigen Units enthalten:


unitHex2SevenSegment

Im Verzeichnis `unitHex2SevenSegment/src` befinden sich *entity* und *architecture* eines Decodierers, der eine 4-Bit Dualzahl in einen 7-Bit Code zur Ansteuerung einer Siebensegment-Anzeige umsetzt.

Der Decoder `Hex2SevenSegment` ist in den Dateien

`Hex2SevenSegment-e.vhd` und
`Hex2SevenSegment-rtl-a.vhd` beschrieben.

Vor der Weiterverwendung der *entity/architecture* muss die Funktionalität durch Simulation in einer Testbench überprüft werden, die hier in der Datei `tbHex2SevenSegment-ea.vhd` definiert ist. Das nachstehende Bild zeigt die Simulation dieser Testbench.




unitHelloDE1

Die folgenden Dateien beschreiben die Unit und die zugehörigen Testbench:

```
HelloDE1-e.vhd  
HelloDE1-Rtl-a.vhd  
tbHelloDE1-Bhv-a.vhd  
tbHelloDE1-e.vhd
```


Die *architecture* RTL von HelloDE1 verwendet zwei Instanzen von Hex2SevenSegment zur Konvertierung von acht Schalterstellungen (`iSW(0)` bis `iSW(7)`) in Code für zwei Siebensegment-Anzeigen (`o7SegCode0` und `o7SegCode1`). Zusätzlich wird in einem separaten Prozess mit Hilfe eines Counters das Taktsignal `iClock` geteilt, um die `oLed(9)` blinken zu lassen.

Die Dateien `tbHelloDE1-Bhv-a.vhd` und `tbHelloDE1-e.vhd` beschreiben eine Testbench zur Validierung von HelloDE1.



DO-Files

Modelsim und Questasim erlauben die Ausführung von Skript-Dateien, sogenannten DO-Files. Für die Unit HelloDE1 sind beispielhaft zwei DO-Files definiert, die neben dem Compile-Schritt auch die Waveform für die Simulation einrichten. Der Aufruf erfolgt im Transcript-Fenster:



comp_sim.do

```
vlib work
vcom -work work ../../grpPackages/pkgGlobal/src/Global-p.vhd
vcom -work work ../../grpChd2/unitHex2SevenSegment/src/Hex2SevenSegment-e.vhd
vcom -work work ../../grpChd2/unitHex2SevenSegment/src/Hex2SevenSegment-Rtl-a.vhd
vcom -work work ../../grpChd2/unitHelloDE1/src/HelloDE1-e.vhd
vcom -work work ../../grpChd2/unitHelloDE1/src/HelloDE1-Rtl-a.vhd
vcom -work work ../../grpChd2/unitHelloDE1/src/tbHelloDE1-e.vhd
vcom -work work ../../grpChd2/unitHelloDE1/src/tbHelloDE1-Bhv-a.vhd
vsim -voptargs=+acc work.tbHelloDE1 (Bhv)
do wave.do
run 1000 ms
```

wave.do

```
onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -divider "Sequential Control"
add wave -noupdate -format Logic /tbhellodel/Clk
add wave -noupdate -format Logic /tbhellodel/nReset
add wave -divider "Input Switches"
add wave -noupdate -format Logic /tbhellodel/SW
add wave -divider Outputs
add wave -noupdate -format Logic /tbhellodel/sevenSeg0
add wave -noupdate -format Logic /tbhellodel/sevenSeg1
add wave -noupdate -format Logic /tbhellodel/led
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {100 ns} 0}
configure wave -namecolwidth 132
configure wave -valuecolwidth 54
...
configure wave -timeline 0
configure wave -timelineunits ns
update
WaveRestoreZoom {0 ns} {1000 ns}
```

unitTbdHelloDE1

Die *entity* von TbdHelloDE1 (Tbd: Testbed) ist die *top-level entity* des Projekts. Die *entity* und *architecture* von HelloDE1 sind unabhängig von einem physischen FPGA und einem zugehörigen Board. Das Testbed TbdHelloDE1 erledigt die spezifischen Anpassungen an das DE1-SoC Board. Es werden z.B. die Input- und Output-Ports der *entity* HelloDE1 den Leitungsamen des Boards zugeordnet. Die Details dazu werden später im Kapitel *C2 Pin Assignment* näher beschrieben.

Laut Datenblatt des DE1-SoC Boards sind die Siebensegment-Anzeigen mit negativer Logik (*low active*) anzusteuern. Die Anpassung der Ausgabewerte von Hex2SevenSegment (positive Logik) an das Board erfolgt ebenfalls in der *architecture* von TbdHelloDE1.