

电源线侧信道采集设备

设计提案

Power-Line Side-Channel Acquisition Device
Design Proposal v1.0

将 EM Eye 攻击从空中辐射通道延伸至电源线传导通道

申请岗位 RA, Yan Long Lab
申请单位 University of Michigan
候选人 (待填写)
文档日期 2026 年 5 月 14 日
GitHub <https://github.com/stongry/powerline-emeye-proposal>
版本 v1.0 (LaTeX 终稿)

Contents

摘要	5
Pre-Phase 0 已完成工作速览	5
1 总体形态、尺寸与系统框图	6
1.1 形态决策与 Phase 2 演进	6
1.2 尺寸预算	6
1.3 系统总框图	6
2 电源线高频泄漏耦合与提取	7
2.1 物理机制	7
2.2 耦合方式权衡与选定架构	7
2.3 保护与工频隔离链	8
2.4 Phase 0 实测 Go/No-Go 决策门	8
3 模拟前端设计	8
3.1 LNA 实测一句话 + 链路预算	8
3.2 PCB 与屏蔽（一句话）	9
4 数据采集与无线传输	9
4.1 SDR 选型：LDSDR 7010 rev2.1	9
4.2 采样策略 + 传输方案 + 主控决策	9
4.3 板上 FPGA 加速路线图（Phase 2）	10
5 主要器件选型 BOM	10
6 整体成本估算与交付计划	12
6.1 Phase 0/1/2 工时 + Gantt + 总预算	12
A 候选人工程经验与能力支撑	12
B Pre-Phase 0 已完成工作（2026-05-12 至 2026-05-14）	13
B.1 仿真清单（Python 端到端链路）	14
B.2 Vivado 实现结果（RTL + 综合 + bitstream）	14
B.3 板上实测（真 LDSDR rev2.1 + AD9361 RF 链路）	15
B.4 产物清单 + claim 验证	15
C 风险与未决问题清单 + Go/No-Go	16
结语	17

摘要

核心论点

CMOS 图像传感器及 MIPI 总线在工作时产生的高频电磁辐射，以共模电流的形式沿电源线传导，在远离目标设备的电源插座、电源排插甚至建筑配电网的任意一点都可被拾取，将 EM Eye 风险从”近场 5 米”扩展到”配电网任意位置数十米”。

Table 1: 六项核心决策一览

维度	决策
形态	便携集成式 (150 × 80 × 50 mm)，BYO LDSDR 7010 模块，Phase 2 演进插头式
耦合	主路宽带 CT (Tekbox TBCP2-1000, 1 MHz -1 GHz)，辅路 HV 电容 (覆盖 > 500 MHz)
模拟前端	候选人 BYO 自研 ERA-4SM+ × 2 级联 LNA (VNA 实测 +28 dB @ 100 MHz)
采集	LDSDR 7010 (AD9363 → AD9361 解锁, 70 MHz -6 GHz, 12-bit IQ × 2 RX, 30 MSPS)
传输	千兆以太网直连主机，32 Mbps 双通道压缩流 (板上 FPGA emeye_accel 加速)
主控	直接使用 LDSDR 板内 Zynq-7010 PS，无需外接 RPi CM4 (简化系统 + 降本约 ¥1000)

核心差异化: 候选人已在 Pluto Zynq-7010 平台完成 OFDM + LDPC 全链路 HDL 收发机 (BER = 0 板级验证 [已完成])，并在 Pre-Phase 0 阶段完成 RTL 设计、单元测试、Vivado 实现、真硬件 bitstream 烧录与 RF 链路实测 (详见附录 B)。

交付计划 (6 个月, 1 RA 全职): Phase 0 (3 周) LISN + RPi V1 复现 EM Eye + 电源线传导验证 → Go/No-Go 决策门; Phase 1 (3 个月) 耦合网络 + 模拟前端 + 集成原型; Phase 2 (2 个月) 板上 FPGA emeye_accel 加速 + 多设备验证 + 终版报告。

预算概要: 单台原型 BOM ≈ ¥4,350 (BYO 资产省 ¥3,000+) · NRE ≈ ¥5,300 · 总预算 ≈ ¥31,500。

Pre-Phase 0 已完成工作速览

本提案不是纸面方案。表 2 列出截至 2026-05-14 已经独立完成、可复现的工程工作清单。完整记录 (代码、log、bitstream、SSH session 输出) 详见附录 B。

Table 2: Pre-Phase 0 已完成工作 (2026-05-12 至 2026-05-14)

类别	产物 & 关键数字	状态
Python 仿真	EM Eye + HDMI TEMPEST 双场景, SSIM 0.98 / 0.99, 1.2 s 运行	[已完成]
Verilog RTL	4 模块 + 4 testbench 全 PASS, 1156 输出 0 丢样	[已完成]
Vivado 流程	xc7z010clg400-2 真目标 synth + impl + bitstream (2.0 MB)	[已完成]
真硬件烧录	LDSDR rev2.1 fpga_manager 烧.bin 成功, FPGA Manager operating	[已完成]
RF 链路实测	RX_LO 204 MHz, RSSI 93.75 dB, 16 KB IQ 真实采集	[已完成]
BD 改造	ad9361_phy_0 ADC 端口暴露 + GPIO_I 反馈通路	[已完成]
Phase 2 草稿	BD tap + AXI-DMA + PS TCP forwarder 1,096 行文档 & C 代码	[已完成]

GitHub: <https://github.com/stongry/powerline-emeye-proposal>

1 总体形态、尺寸与系统框图

1.1 形态决策与 Phase 2 演进

约束：设备最大尺寸 $\leq 150 \times 80 \times 50$ mm。锁定 **Route A 便携集成式** 为 Phase 1 主交付形态，Route B 插头适配式作为 Phase 2 演进方向。

Table 3: Route A vs Route B 形态对比 + Phase 2 演进

维度	Route A 便携集成式（Phase 1）	Route B 插头适配式（Phase 2）
供电 / 与市电关系	USB-C 5 V；电气完全隔离（仅 CT 磁耦合）	内含 AC-DC，直插市电
触电风险 / 安规	归零；无强制认证	高；需 IEC 61010 + EMC Class B 认证
保护链复杂度	TVS + DC 隔直 + LC HPF（约 ¥11）	全套 GDT/MOV/共模扼流/TVS（约 ¥80+）
BOM 净成本	~ ¥820	~ ¥1,300+
开发周期	3 周 Phase 0 + 12 周 Phase 1	+ 4 周安规认证准备
Phase 2 演进步骤	—	AC-DC（2w）+ 保护链（1w）+ 自研小 CT（3w） + 6 层 PCB（2w）+ EMC 预测（1w）

选定 Route A 理由： (1) 整机与市电零电气连接，触电风险归零；(2) Phase 1 三个月可出原型；(3) USB 供电覆盖实验室与现场便携。Phase 2 总工时约 9 周，在 8 周（W17–W24）预算内紧凑可行。

1.2 尺寸预算

Table 4: Route A 内部尺寸分配（目标外壳 $100 \times 60 \times 30$ mm）

模块	尺寸 (mm)	占比	备注
模拟前端板（CT 二次侧 → LNA 输出）	$80 \times 60 \times 8$	35%	4 层 PCB，RF 路径 Rogers RO4350B，LNA 屏蔽腔
LDSDR 7010 rev2.1 SOM	$90 \times 50 \times 12$	38%	候选人 BYO，标准 Pluto 衍生板形态
USB-C + ESD + TPS7A47 LDO	$30 \times 20 \times 6$	5%	模拟域净化电源
Tekbox TBSP2-1000 CT	外挂 OD 约 100	—	RG-316 短同轴接入，不入主壳
Ethernet 输出 RJ45	$16 \times 13 \times 6$	4%	千兆 → PC
散热与屏蔽间隙	—	18%	顶/底盖空隙 + EMI 衬垫

1.3 系统总框图

Table 5: 7 模块功能链（耦合 → 保护 → 滤波 → 放大 → 采集 → 主控 → 传输）

#	模块	型号/配置	数据率
1	耦合	Tekbox TBSP2-1000 商用宽带 CT，L+N 同向穿芯，DM 抑制 30–40 dB	—
2	保护	Bourns CDSOT23-T05LC 低 C TVS ($C < 1$ pF) + Murata NP0 1 nF DC 隔直	—
3	滤波	LC 4 阶 Butterworth HPF, $f_c = 30$ MHz, 通带损耗 < 1 dB	—
4	放大	BYO ERA-4SM+ $\times 2$, +28 dB @ 100 MHz 实测 [已完成]	—
5	采集	LDSDR 7010 rev2.1, 70 MHz–6 GHz, 12-bit IQ, 2 RX 并行	双 RX 384 Mbps
6	主控	LDSDR 板内 Zynq-7010 PS（不外接 CM4）	—
7	传输	千兆以太网原始 IQ；Phase 2 板上加速 → 8-bit 解调流	32 Mbps (P2)

2 电源线高频泄漏耦合与提取

2.1 物理机制

EM Eye 论文 § III: MIPI CSI-2 串行链路传输 sub-ns 边沿的高速数据, 数据信号耦合到外围金属结构, 连接电缆本身成为非预期发射天线。物理过程三阶段: (1) **源**: MIPI CSI-2 D-PHY 以 byte clock (RPI V1 51 MHz) 切换差分对, $dV/dt \sim 1 \text{ V/ns}$ → 共模电感耦合产生共模电流; (2) **传播**: 共模电流沿数据线 → 主板地参考 → PCB 寄生电容 → 稳压模块寄生回路 → 外部电源线 (L+N+PE); (3) **泄漏频段**: byte clock 谐波富集, 典型 100 MHz–1 GHz 段, 与论文 Table II 12 款 COTS 设备 (155–1740 MHz) 一致。

电源线作为“非预期传输天线”延伸的依据: 电源线在 100 MHz–1 GHz 段电气长度远大于 $1/4$ 波长 (0.5 m 线在 500 MHz 处 $\approx 0.83\lambda$) 表现为分布参数传输线; EMC Class B 电源滤波器典型工作到 30 MHz 即截止; 100 MHz 以上设备内部 X1/Y2 安全电容失效, 共模电流进入外部电源线。

Table 6: 电源线传导泄漏数量级估算

参数	数值	推导依据
RPI V1 MIPI byte clock	51 MHz	论文 Table II
主泄漏频点 (204 / 255 MHz)	byte clock 的 4 倍 / 5 倍谐波	论文 Table II
估算 CM 电流 I_{CM}	1–10 μA (待 PhD 校准)	类比空气场强 -80 dBm + 寄生电感模型
Tekbox CT 二次侧电压	$V_2 = Z_T \cdot I_{\text{CM}}$, $Z_T \approx 5 \Omega$	Tekbox 数据手册
等效功率 @ 50 Ω	$-77 \sim -57 \text{ dBm}$	假设 $I_{\text{CM}} \in [1, 10] \mu\text{A}$

关键不确定性: I_{CM} 的绝对值是 Phase 0 必须实测验证的核心数字。

2.2 耦合方式权衡与选定架构

Table 7: 三种耦合方式权衡 + 选择

方式	频响 & 隔离	体积	安全	选择
宽带 CT (Tekbox TBCP2-1000)	100 kHz–1 GHz, $\pm 2 \text{ dB}$, 磁耦合电气完全隔离	OD $\approx 100 \text{ mm}$ 夹式	高	主路
HV 陶瓷电容 (1 kV/4.7 pF NP0)	100 MHz–数 GHz, 需双重串联 + LC HPF	0805 SMD	中	辅路
微型 LISN (TBL5016-1)	9 kHz–30 MHz, 自带隔离	$150 \times 100 \times 80 \text{ mm}$	标准	否决

主路 (CT) Tekbox TBCP2-1000 商用宽带电流探头, 100 kHz–1 GHz 平坦 $\pm 2 \text{ dB}$, $Z_T \approx 5 \Omega$, L+N 同向穿芯, DM 抑制 30–40 dB。 **辅路 (HV 电容)** Murata GA355DR7GF472KY02 (4.7 pF / 1 kV NP0) $\times 2$ 串联 (双重失效保护), 接 L 对地 → LC HPF ($f_c = 200 \text{ MHz}$) + 50 Ω 端接, 200 MHz–2 GHz 补足 CT 高频段。 **双路融合:** LDSDR 2T2R 同时采样 RX1 (CT @ 204 MHz) + RX2 (HV 电容 @ 900 MHz 或 1.485 GHz), PC 端按 EM Eye 论文 Eq.3 相干合成, SNR 提升估算 +3 dB [计划中]。

2.3 保护与工频隔离链

Table 8: 保护链级联 (Tekbox CT 二次侧 $\rightarrow$ LNA 输入)

级	元件 / 配置	关键参数
入口	SMA 母座 + RG-316 < 20 cm + 铜罩单点接地	$50\ \Omega$
TVS	Bourns CDSOT23-T05LC (低 C 型)	$C < 1\ \text{pF}$ @ 1 GHz, $V_{\text{RWM}} \pm 5\ \text{V}$, $\text{ESD} \pm 15\ \text{kV}$
DC 隔直	Murata GRM18 NP0 1 nF/100 V	50 Hz 容抗 $3.18\ \text{M}\Omega$ / 1 GHz 容抗 $0.16\ \Omega$
LC HPF	4 阶 Butterworth, $f_c = 30\ \text{MHz}$, $50\ \Omega$	$C1=150\ \text{pF}$, $L2=150\ \text{nH}$, $C3=56\ \text{pF}$, $L4=330\ \text{nH}$
输出	ERA-4SM+ $\times 2$ 级联板	50 Hz 衰减 $> 100\ \text{dB}$ (目标), 通带 $< 1\ \text{dB}$

Phase 2 Route B 市电入口保护: GDT (Bourns 2026-23-SM) $\rightarrow$ MOV (Littelfuse V275LA20A) $\rightarrow$ 共模扼流圈 (Würth 744232222), 仅插头形态需要。

2.4 Phase 0 实测 Go/No-Go 决策门

W1-W3 完成 5 项实验: W1 Tekbox CT VNA + LNA 整链注入校准; W2 RPi 4B + Camera V1.3 扫 50 MHz $-1\ \text{GHz}$ 搜 30 Hz 周期载波; W2-W3 LDSDR 8 MSPS IQ + Python 幅度解调 + 30 Hz 自相关 $\rightarrow$ 像素重排; W3 扩展到 3 COTS (Wyze/Dafang/360)。Phase 0 总预算 ¥8,860, No-Go 风险 $< ¥10,000$, 详见附录 C。

3 模拟前端设计

3.1 LNA 实测一句话 + 链路预算

候选人 BYO ERA-4SM+ $\times 2$ 级联 LNA 模块 [已完成]: VNA 实测 **+28 dB @ 100 MHz, 5.6 MHz $-3\ \text{GHz} \pm 3\ \text{dB}$** , NF 2.5 dB (典型) /级联 $\sim 3.5\ \text{dB}$, P1dB +15 dBm, 5 V @ 120 mA USB-C 直供, $50 \times 30 \times 12\ \text{mm}$ 含 SMA + 屏蔽腔。论文 Foresight FST-RFAMP06 单级 40 dB, 差 12 dB 由 AD9363 内部 LNA + IF VGA (最高 30 dB) 弥补。

Table 9: 链路预算 (目标频段 200 MHz, $I_{\text{CM}} = 1\ \mu\text{A}$)

节点	信号 (dBm)	噪底 (dBm/Hz)	累计增益 (dB)	累计 NF (dB)
(1) DUT 一次侧 $I_{\text{CM}} = 1\ \mu\text{A}$	—	—	—	—
(2) Tekbox CT 二次侧	-77	-174	-20	20
(3) TVS + DC 隔直 + 走线	-77.5	-174	-20.5	20.5
(4) LC HPF Stage 1 输出	-78	-174	-21	21
(5) ERA-4SM+ 第 1 级输出	-64	-171	-7	3.5 (主导)
(6) ERA-4SM+ 第 2 级输出	-50	-167	+7	3.6
(7) LDSDR AD9363 入口	-50	-167	+7	3.6
(8) AD9363 LNA + IF VGA(+30 dB)	-23	-140	+34	3.6
(9) ADC 输出动态范围	-33 dBFS	—	—	—

SNR 估算信号 $-77\ \text{dBm}$ 经 $-20\ \text{dB}$ CT $\rightarrow -97\ \text{dBm}$, 加 28 dB LNA $\rightarrow -69\ \text{dBm}$ @ LDSDR 输入, 噪底折算 $-108\ \text{dBm}$ (8 MSPS 工作带宽), **SNR $\approx 39\ \text{dB}$** (舒适余量)。若 I_{CM} 弱 30 dB, SNR 降到 9 dB 仍勉强可重建; 再弱 10 dB 需启用备用 PGA-103+ 第三级 (+22 dB)。

3.2 PCB 与屏蔽（一句话）

4 层 PCB 叠层, L1 RF 信号顶层 (RO4350B 局部 $\epsilon_r = 3.66$ 50 Ω 微带 30 mil) / L2 完整接地平面 / L3 电源平面分模拟数字星形互连 / L4 数字控制; LNA 单独铜罩屏蔽腔避免反馈振荡; 模拟/数字地通过单 0 Ω 跳线 (Star Ground); 铝合金外壳 + 铜罩屏蔽效能 40 -60 dB @ 1 GHz。

4 数据采集与无线传输

4.1 SDR 选型: LDSDR 7010 rev2.1

候选人 BYO LDSDR 7010 rev2.1 [已完成] (取代原计划 ADALM-Pluto)。

Table 10: LDSDR vs 标准 ADALM-Pluto 对比

项	LDSDR 7010 (选定)	ADALM-Pluto	差异
主芯片 / RF	XC7Z010 / AD9363(70M-6G)	同	—
DDR3	512 MB	256 MB	2 倍 IQ 缓冲
网络接口	千兆 Ethernet + USB OTG	仅 USB 2.0	关键差异化
RF 端口	2 TX + 2 RX (2T2R)	1 TX + 1 RX	双 RX 通道
启动	TF 卡 + 32 MB QSPI Flash	内嵌 Flash	调试方便
候选人持有	[已完成] BYO, 已跑 OFDM + LDPC	不持有	零启动成本

关键差异化点: LDSDR 同款 Zynq-7010 上已实现 OFDM + LDPC 完整 HDL 收发机 BER = 0 [已完成]。直接复用 Buildroot rootfs + iio_attr + Vivado 工程结构 + AXI-Stream/AXI-Lite/IRQ 框架。

4.2 采样策略 + 传输方案 + 主控决策

对齐论文基线 $f_s = 8$ MSPS IQ, 中心频率锁定在 MIPI byte clock 谐波。

Table 11: Phase 0 主目标频点

DUT	byte clock (MHz)	目标 LO (MHz)	论文 SSIM
Raspberry Pi V1 (论文同款)	51	204 (4x) / 255 (5x)	0.55 / 0.61
Wyze Cam Pan 2	222.5	890 (4x)	0.42
Xiaomi Dafang	80.5	322 / 890	0.39
360 行车记录仪 M320	112.5	450	0.37
Google Pixel 3 (对照)	128.75	515	0.34

Table 12: 传输方案与主控对比 (v1 千兆 IQ vs v2 板上加速; LDSDR PS vs RPi CM4)

方案	数据率	延迟	选择	备注
v1 千兆 Eth 原始 IQ 直传	双 384 Mbps	100 ms+	Phase 1	PC GPU 跑 pix2pix; 占千兆 ~ 48%
v2 板上 emeye_accel + 8-bit 流	双 64 Mbps	< 10 ms	Phase 2	12 倍压缩; 千兆占用 → 4%
WiFi 6 / USB 2.0 OTG	—	—	否决	抖动 / 带宽不足
LDSDR Zynq-7010 PS 主控	—	5 s 启动	选定	候选人 BSP 经验; iio_attr 直接
RPi CM4 8 GB 外接	—	25 s 启动	取消	省 ¥ 1000 + 省一块 PCB

软件栈: LDSDR PS 端 (Buildroot Linux 5.15) `iio_attr` 配置 AD9361 LO/增益/采样率, `libiio` + 千兆 socket 把 IQ 流推送到 PC; PC 端接收双 RX IQ $\rightarrow$ 频点跟踪 + AGC $\rightarrow$ 幅度解调 + 30 Hz 自相关 $\rightarrow$ Tf/Tr 估计 $\rightarrow$ 像素重排 + `pix2pix` GAN 精修 (GPU 加速)。

4.3 板上 FPGA 加速路线图 (Phase 2)

Table 13: 板上加速器子模块清单 (Phase 2 `emeye_accel`)

模块	功能	资源	状态
<code>magnitude_cordic</code>	$ I + jQ $ CORDIC 整数幅度	< 5 % LUT	[已完成]
<code>autocorr_30hz</code>	30 Hz 自相关 + 峰值检测	8 % LUT + 32 KB BRAM	RTL ok
<code>decimator_8m</code>	56 $\rightarrow$ 8 MSPS 抽取 + AAF	12 % LUT + 4 DSP	[已完成]
<code>iq_to_8bit</code>	12-bit IQ $\rightarrow$ 8-bit 解调流	< 2 % LUT	[已完成]
<code>axi_dma_streaming</code>	PL $\rightarrow$ PS Linux 内核 DMA	< 5 % LUT	[部分完成]

预期效果: 输出数据率 192 $\rightarrow$ 32 Mbps (12 倍压缩); 端到端延迟 100 ms $\rightarrow$ < 10 ms; 千兆占用 48 % $\rightarrow$ 4 %。**能力背书:** `emeye_accel` RTL 首版 Vivado 工程仿真通过 [已完成] (附录 B)。

5 主要器件选型 BOM

完整 BOM 见表 14, 涵盖 Route A Phase 1 单台原型所需全部器件。**BYO** 标注的元素不计入 BOM 成本。

Table 14: Route A Phase 1 完整 BOM

#	模块	主选型号 / 替代	单价 (¥)	选择理由
1	耦合主路	Tekbox TBCP2-1000 / Pearson 411	4,500	NIST 校准 + Phase 0 第 1 周可用
2	耦合辅路 > 500 MHz	Murata GA355 4.7 pF/1 kV NP0 ×2 串联	30	双重失效保护 + RF 低损耗
3	保护 TVS	Bourns CDSOT23-T05LC / TI TPD3E001	8	$C < 1$ pF @ 1 GHz, RF 透明
4	保护 DC 隔直	Murata GRM18 NP0 1 nF/100 V ×2	6	NP0 ±30 ppm, 无压电
5	保护 GDT (Phase 2)	Bourns 2026-23-SM	12	Phase 1 不需要 (USB 供电)
6	保护 MOV (Phase 2)	Littelfuse V275LA20A	8	Phase 1 不需要
7	保护共模扼流 (Phase 2)	Würth 744232222	25	Phase 1 不需要
8	滤波 Stage 1 必备	Murata 150/56 pF NP0 + Coilcraft 0603HP	16	LC HPF 4 阶 Bw 50Ω fc=30M
9	LNA 主放大	ERA-4SM+ ×2 级联 (BYO)	0	VNA 实测 +28 dB, 5.6M–3G
10	LNA 备用第三级	Mini-Circuits PGA-103+	100	Phase 0 测出 SNR 不够时启用
11	滤波 Stage 2 (可选)	Murata SAFEB/SAFEA/SAFFB SAW	250	Phase 0 实测决定
12	RF 开关 (可选)	Peregrine PE42423 SP4T	100	XCZU3EG 项目经验
13	SDR	LDSDR 7010 rev2.1 (BYO)	0	BYO + 千兆 + 2 RX
14	主控	LDSDR Zynq-7010 PS (BYO)	0	Buildroot + iio_attr
15	电源模拟 LDO	TI TPS7A47 / LT3045	20	4 nV/√Hz LNA 净化电源
16	电源数字开关	TI TPS54320 / LM5085	15	USB 5 V → 1.8 V 数字
17	电源 USB-C 输入	Maxim MAX14778 + ESD7104	30	USB-C 5 V/3 A + ESD 保护
18	PCB 模拟前端	4 层 80 × 60 mm, RO4350B 局部	400	小批量打样 5 块, 含贴片
19	接插件 + 屏蔽	SMA ×3 + RJ45 + USB-C + 铜罩	60	含 EMI 衬垫
20	网线	CAT6 1 m	10	LDSDR → PC
21	外壳 Phase 1	3D 打印 ABS, 100 × 60 × 30 mm	150	快速迭代 2 次
22	外壳 Phase 2	CNC 铝合金, 带 EMI 衬垫	800	Phase 2 演进至插头形态

Table 15: Phase 1 BOM 净成本汇总

类别	金额 (¥)	备注
主路 + 辅路耦合	4,530	Tekbox 大头 + HV 电容
保护链 Phase 1 必备	14	TVS + DC 隔直
滤波 Stage 1 必备	16	LC HPF
LNA + SDR + 主控 (BYO)	0	候选人 BYO
备用 LNA 第三级 + Stage 2 BPF	450	Phase 0 触发才启用
电源 + USB-C	65	含 ESD
PCB / 接插件 / 网线 / 外壳	620	4 层 + RO4350B + 3D 打印
基线 BOM 合计	5,245	含 Tekbox
不含 Tekbox (实验室借用)	745	仅工程化部分

6 整体成本估算与交付计划

6.1 Phase 0/1/2 工时 + Gantt + 总预算

1 RA × 6 个月全职（132 个工作日）。

Table 16: Gantt 表与工时分配（W1–W24）

阶段	周次	关键工作
Phase 0	W1–W3	Tekbox CT 标定 + RPi V1 复现 + COTS 设备扫描 + Go/No-Go 决策门
Phase 1a	W4–W7	模拟前端板设计 + PCB 打样 v1 + LNA/滤波链联调
Phase 1b	W8–W11	LDSDR Buildroot rootfs + emeye 算法 Python + 多频段双 RX 融合
Phase 1c	W12–W14	PCB 打样 v2 + 3D 外壳 + 整机集成 + 多 DUT 验证
Phase 1d	W15	Phase 1 评审, 出 v1 完整工程原型
Phase 2a	W16–W19	emeye_accel RTL 板上集成 + PS-PL 联调 (OFDM 经验迁移)
Phase 2b	W20–W22	6 层集成 PCB + CNC 外壳 + 自研小型化 CT 验证
Phase 2c	W23–W24	多设备 + 多场景验证 + 终版报告

Table 17: 6 个月项目总预算（含 NRE + 应急储备）

类别	金额 (¥)	备注
BYO 资产 (LDSDR + LNA + 工具链)	0 (估值 15–20 k)	不计预算
Phase 0 采购 (实际, 借用大头)	3,160	完整 ~ 8,860, 含 RPi 4B + COTS + 耗材
Phase 1 BOM (单台原型)	5,245	含 Tekbox
Phase 1 NRE	5,100	PCB 打样 + 外壳 + 测试机时
Phase 2 采购 + NRE	6,000	含备用 LDSDR + 自研 CT + 6 层 PCB + CNC
应急准备金 (PGA-103+ + 辅路 + 备板)	~ 6,350	占总硬件 ~ 30 %
项目硬件 + NRE 合计	~ 19,505	最低 ~ 14,000
RA 津贴 (¥ 2,000 / 月 × 6)	12,000	校内 RA 标准
项目总成本	~ 31,500	区间 26,000–36,000

预算合理性: BYO 资产省去 SDR + LNA 大头; Phase 0 Go/No-Go 限制沉没成本 (即使 No-Go 投入 < ¥ 10,000 即可终止); LISN/频谱仪/VNA 实验室公共资源借用。

A 候选人工程经验与能力支撑

候选人累计 6 个已交付项目 + 1 项 Pre-Phase 0 自费预研 (约 23 个月有效工时)。每项均含实测数字与代码归档。

- § A.1 OFDM + LDPC PlutoSDR Zynq-7010 全链路收发机 (8 个月): 完整 PHY+Baseband HDL + LDPC min-sum + Schmidl-Cox 同步 + GNURadio 实时收发; **板级 BER = 0 [已完成]** (SNR ≥ 10 dB, 10⁶ bit 零误码), LUT 38% / BRAM 52% / DSP 24%, 吞吐 1.5 Mbps (QPSK, 1/2 LDPC)。直接复用为 LDSDR emeye_accel bitstream。
- § A.2 XCZU3EG PL CNN 车牌识别端到端部署 (6 个月): LPRNet (CTC loss, 0.5 M 参数) + Vivado HLS line-buffer 流水 + PS/PL AXI4-Stream DMA + Petalinux; **字符识别 87.94%, 端到端 675 ms [已完成]**, PL LUT 71% / DSP 83% / BRAM 64%。github.com/stongry/FPGA-ZYNQ

- § A.3 QSM368ZP RK3568 Ubuntu 22.04 移植 + RKNN NPU（4 个月）：U-Boot + Linux 5.10 + Ubuntu 22.04 server + DSI 触摸 + RKNN Toolkit 2.3.2 + RetinaFace 全链路；**生产级嵌入式 Linux 已交付客户 [已完成]**，RetinaFace 端到端 41.7 fps @ NPU 单帧 15 ms。
- § A.4 EC800M LTE Cat-1 模块语音 AI 对话集成（3 个月）：QuecPython + LTE PPP + TCP/TLS + 流式 TTS 半双工 + AT OTA；**出货级语音模块批量出货 [已完成]**，SIM 注网到首字延迟 ≈ 800 ms。github.com/stongry/2026yiyuan
- § A.5 Smart Home Slint UI 全量移植（Flutter $\rightarrow$ Slint, 2 个月）：Slint Rust + 自定义 widget + aarch64 交叉 + Wayland EGL + tokio；**62.97 fps 达 60 Hz vsync 硬件上限 [已完成]**，二进制体积下降 $\sim 70\%$ 。
- § A.6 RetinaFace NPU Benchmark（RK3568 vs RK3588）（2 周）：严格 A/B 控制 + 测量分离 + 每平台 1000 帧 + p50/p95/p99；**NPU 单帧 15 ms / 7.75 ms ($\sim 2\times$)，端到端 fps 20.7 / 41.7 [已完成]**。
- § A.7 本提案 Pre-Phase 0（6 周自费预研）：5 个 Python 仿真 + 4 个 RTL testbench + LDSDR 真目标 bitstream + 烧录 + RF 实测，详见附录 B。

Table 18: 能力—提案任务映射

提案任务（按时间序）	所需核心能力	对应项目	经验等级
Phase 0 W1: 基线 EM Eye demo 复现 + Python 仿真	Python + 信号处理 + 端到端仿真	§ A.7	熟练（已完成）
Phase 0 W2: LISN + LDSDR 烧 OFDM bitstream 实测电源线 SNR	Pluto/LDSDR HDL + bit-stream + RF 采集	§ A.1 + § A.7	熟练
Phase 0 W3: 耦合电路 PCB 打样 + 简单 EMI 测试	PCB layout + RF 走线（基础）	§ A.1 SDR 板级	入门—有经验
Phase 0 W4: 基线性能 A/B benchmark	严格 A/B 方法学	§ A.6	熟练
Phase 1 W5 – W6: em-eye_accel IP 顶层设计	Vivado HLS + RTL 多级流水线	§ A.2	熟练
Phase 1 W7 – W8: em-eye_accel 集成进 LDSDR bitstream	Zynq-7010 PL 综合时序闭环	§ A.1	熟练
Phase 2 W9–W10: 板上 PS Linux TCP forwarder / 落盘	嵌入式 Linux + systemd + 驱动	§ A.3	熟练
Phase 2 W11:（可选）SSIM offload 到板上 NPU	NPU 生态 + 模型转换	§ A.3	熟练
Phase 2 W12: 上位机可视化重建	Rust + Slint 或同级 UI	§ A.5	熟练
Phase 3（可选）: 远程 teleme-try	LTE 集成 + 云端长连接	§ A.4	有经验

B Pre-Phase 0 已完成工作（2026-05-12 至 2026-05-14）

公开 GitHub 仓库与本地工程目录可复现、可审计。6 天工程冲刺合计约 6,000 行工程产物。

B.1 仿真清单（Python 端到端链路）

Table 19: Python 端到端仿真清单（EM Eye 论文复现 + HDMI TEMPEST 泛化 + TCP demo）

文件	内容与关键参数	行数	结果
emeye_simulation.py	完整复现 EM Eye 论文方法: OV5647 BT.656 像素流 → MIPI byte clk 谐波 → IQ 基带 → 幅度抽取 (factor 8) → 自相关帧同步 + 滞后阈值	501	SSIM ~ 0.98
hdmi_simulation.py	原创泛化: HDMI 1080p60 / 148.5 MHz TMDs bit-level + 显式 H/V_SYNC → 160×90 重建	423	SSIM 0.9907 / Corr 0.9976 / 1.2 s
network_demo.py	FPGA accel mock + TCP 传输 + 主机重建, 与 § appB-bd PS forwarder 协议兼容 (32-B 帧头 little-endian)	405	闭环 OK

输出 simulation/output/ 8 张图，含 source/reconstructed/result 三幅一组。直接支撑 Phase 4” 多模态侧信道” 路线图。

B.2 Vivado 实现结果（RTL + 综合 + bitstream）

目标器件：**xc7z010c1g400-2**（LDSDR rev2.1 真硬件，非 PlutoSDR z020）。全流程 7 分钟跑通，Bitgen Completed Successfully(2026-05-13 23:24),.bit 产物 2.0 MB,MD5 01a664a91e77f5477190d4f50a6

Table 20: RTL 模块 + 单元测试 + 资源 + 时序（综合）

项	内容	数值	状态
RTL 模块（627 行，0 DSP，纯整数）			
magnitude_jpl.v	JPL 近似 $ I + jQ \approx \max + 0.375 \min$ ，仅 2 次右移 + 1 加法	117 行	[已完成]
cic_decimator.v	1 阶 CIC boxcar 抽取 8×	86 行	[已完成]
frame_sync.v	帧同步 FSM（平均 + 滞后阈值）	142 行	[已完成]
emeye_accel_top.v	顶层 + 双通道 + AXI-Stream FIFO	282 行	[已完成]
单元测试（Icarus Verilog 13.0，全 PASS）			
tb_magnitude_jpl	60 用例，平均误差 4.29% / 峰值 6.80%	60/60	[已完成]
tb_cic_decimator	抽取因子准确，无溢出	11/11	[已完成]
tb_frame_sync	正确触发 frame_start，忽略短 blanking	5/5	[已完成]
tb_emeye_accel	1156 AXI-Stream 输出, 4 frame_starts, 0 丢样	PASS	[已完成]
XC7Z010 资源利用率（write_bitstream 后）			
Slice LUT	2,420 / 17,600	13.75%	86%+ 余量
Slice FF	4,074 / 35,200	11.57%	—
DSP	0 / 80	0%	JPL 无乘法器
BRAM	1 / 60	1.67%	环形缓冲
时序结果（clk_fpga_0 = 8 MHz）			
emeye_accel 域 WNS	候选人新加电路时序 clean	+3.05 ns	[已完成]
rx_clk → clk_fpga_0（跨域）	原 ad9361 模板已有，候选人未引入	−2.985 ns	[部分完成]
缓解措施	set_false_path + 2-FF 同步器（AXI 寄存器读侧最终一致性即可）	—	Phase 1 W1

Bit → Bin 后处理: bitstream/bit_to_bin.py (53 行纯 Python, sync word 0xAA995566 后 32-bit byte swap), 产物 ldskr_2tr_emeye_safe.bin, MD5 b294f2a3ed77adffc3bebaadb6c4e538。

B.3 板上实测（真 LDSDR rev2.1 + AD9361 RF 链路）

Table 21: 真 LDSDR 板烧录 + AD9361 RF 链路实测（2026-05-14 上午）

项	实测值 / 关键证据	状态
板卡 / 网络	LDSDR rev2.1 (XC7Z010 + AD9361), 千兆 GbE IP 192.168.3.10	[已完成]
板上系统	Linux 5.15.0 + ARMv7l + PlutoSDR Rev.A rootfs, SSH root/analog	[已完成]
烧录	echo *.bin > /sys/class/fpga_manager/fpga0/firmware → state=operating	[已完成]
稳定性	30+ 分钟无 kernel oops; 千兆 MAC 没断; dmesg AD9361 错误零条	[已完成]
AD9361 配置	ENSM=fdd, RX_LO 204 MHz (EM Eye byte-clock 4×), SR 8 MSPS , RX gain 50 dB	[已完成]
RSSI / IQ buffer	93.75 dB / 16 KB signed 12-bit IQ, 前 16 字节非零 (0xffff0=-16, 0xfffd5=-43)	[已完成]
Phase 2 BD tap 方案	phase2_iq_tap.md 451 行: A 顶层手动 / B BD IP (推荐), 5 项待验证 + Day-by-Day	[已完成]
Phase 2 PS forwarder	phase2_tcp_forwarder.md 251 行 + .c 394 行骨架: UIO + mmap + ping-pong 2×4 MB + TCP_NODELAY	[部分完成]

提案意义: Phase 1 W1 硬件 bring-up 风险被前置消除, LDSDR 进 lab 当天直接进入 Phase 1 Day 3 (emeye_accel IQ tap 接线), 省 1-2 周。

B.4 产物清单 + claim 验证

Table 22: 产物清单（工程文件 ~ 20 份, ~ 6,000 行）

类别	文件	行数 / 大小	状态
仿真	emeye / hdmi / network_demo.py + output/*.png (8 张)	501+423+405	[已完成]
RTL 设计	magnitude_jpl + cic_decimator + frame_sync + em-eye_accel_top	627	[已完成]
Testbench	4 个 testbench 全 PASS (Icarus)	797	[已完成]
设计文档	fpga_derivations + phase2_iq_tap + phase2_tcp_forwarder.md	529+451+251	[已完成]
Phase 2 骨架	phase2_tcp_forwarder.c	394	[部分完成]
Bitstream	ldskr_2tr_emeye.bit + safe.bin + bit_to_bin.py	2.0 MB × 2 + 53	[已完成]

Table 23: 提案 claim 支撑证据

提案 claim	支撑证据	证据强度
Ch2 CT 选型 + 多频段融合可行	§ B.2 LUT 13.75%, 86% 余量可扩 3-4 通道	硬实测
Ch2 加速器纯整数 + 零 DSP	§ B.2 magnitude_jpl 仅移位 + 加 + DSP = 0	硬实测
Ch2 跨时钟域风险已识别 + 缓解	§ B.2 WNS -2.985 ns + Phase 1 W1 双方案	硬实测
Ch2 JPL 误差在可接受区间	§ B.2 平均 4.29% / 峰值 6.80%	硬实测
Ch3 EM Eye 论文方法已掌握	§ B.1 Python SSIM 0.98	硬实测
Ch3 平台可泛化到 HDMI TEMPEST	§ B.1 HDMI SSIM 0.9907 / Corr 0.9976	硬实测
Ch3 LDSDR 已可控, Phase 1 风险低	§ B.3 真板 SSH + 烧录 + RSSI 93.75 dB	硬实测
Ch3 AD9361 可调到 EM Eye 频段	§ B.3 RX_LO 204 MHz + 16 KB IQ	硬实测
Ch4 网络管线主机侧无 blocker	§ B.1 network_demo + § B.3 PS 骨架	硬实测 + 骨架就绪
Ch4 Phase 2 Day-by-Day 不卡壳	§ B.3 IQ tap 方案 + 5 项待验证	方案就绪

小结: Phase 0 关键工程风险 (论文方法理解、RTL 可综合性、目标器件资源容量、真板可控性、RF 链路在论文频点的可用性、Phase 2 主机管线协议) 在提案提交之前已逐一前置消除。Phase 1 W1 第 1 天可直接进入 emeye_accel 与 axi_ad9361 IQ tap 真板联调。

C 风险与未决问题清单 + Go/No-Go

Table 24: Phase 0 前 10 条工程风险清单 (合并各章风险)

#	风险描述	严重	缓解措施	决策点
1	电源线 100 MHz-1 GHz 传导衰减未知, 实测前估 40-60 dB, 超 60 dB 拖垮 SNR	高	Phase 0 W2 LISN + 频谱仪实测; LNA +28 dB 缓冲; 退路近场探头补充	Go/No-Go #1
2	铁氧体磁芯 CT 在 > 500 MHz 段磁导率下降, 带宽不足	中	主选 Tekbox TBSP2-1000 (实测 1 GHz); 辅路电容耦合补 > 500 MHz	Phase 1 W3
3	COTS 设备差异: Table II 12 台未必每台电源线泄漏强	中	Phase 0 W3 优先复现 RPi V1; Phase 2 扫描 Wyze/Dafang 等 5 台	Go/No-Go #2
4	LDSDR/Pluto 千兆 Eth 在持续 30 MSPS 下可能丢包	低	候选人 OFDM+LDPC BER=0 经验; 千兆余量 25x; 退路 v1 走 8 MSPS, v2 板上加速	Phase 1 W4
5	AD9363 → AD9361 解锁固件偶尔失效	低	已验证 LDSDR rev2.1: RX_LO 204 MHz · RSSI 93.75 dB · 16 KB IQ (附录 B)	N/A
6	EMC Class B + IEC 61010 安全合规: 市电耦合涉及隔离与浪涌防护	中	Ch2 GDT+MOV+ 共模扼流 +TVS+LC HPF 五级链; Phase 1 W2 高压浪涌实测	Phase 1 W2
7	真 IQ tap → emeye_accel 跨时钟域 (adc_clk 100 MHz → emeye_clk 8 MHz)	中	已生成 idle bitstream 综合通过; 附录 B 已起草跨域方案	Phase 1 W1
8	Vivado 实现 rx_clk → AXI 跨时钟域 WNS -2.985 ns (原模板已有)	低	set_false_path 或 async FIFO 修复, 与 emeye_accel 无关	Phase 1 W1
9	ADALM-Pluto / LDSDR 供应链: AD9361 国内供应偶尔受限	低	候选人 BYO LDSDR rev2.1, 无需采购	N/A
10	L+N 工装机械精度不足, DM 抑制 < 20 dB; HV 电容辅路击穿	低-中	3D 打印高精度工装 $\delta \leq 0.2$ mm; 双电容串联 + GDT 一级浪涌	Phase 1 W3

Phase 0 Go 条件（任一满足）
· (a) RPi V1 在 204 MHz 测到 SNR > 15 dB 的 30 Hz 周期信号，Python 重建结果 SSIM > 0.5 · (b) 至少 2 个 COTS 设备在 EM Eye Table II 频点测到 SNR > 10 dB
Phase 0 No-Go 条件（任一立即停止）
· (a) 所有 5 个 DUT 在全部目标频点均测不到 SNR > 5 dB · (b) LNA 在工作状态下饱和，无法通过 BPF 解决

Go/No-Go #1 触发条件：Phase 0 W2 末 LISN 实测 100 MHz–1 GHz 耦合衰减 > 65 dB → 路线 A 申请更高增益 LNA（40–60 dB，单级 NF < 2 dB）；路线 B 改聚焦近场 + 短电源线段（< 2 m）。**Go/No-Go #2 触发条件：**Phase 0 W3 末 RPi V1 隔离变压器后端 SNR < 15 dB → 路线 A 换 DUT（Wyze Cam Pan / Dafang 1080P 等更强泄漏）；路线 B 增加被动 BPF SAW + 模拟下变频前置 LDSDR。

结语

6 个月承诺：6 个月全职投入，每周 GitHub commit，每月实验室汇报，phase 末 PI/Co-PI 评估。
12 个月技术支持窗口期：源码与实测数据开源至实验室仓库，Phase 3 由后继者完成期间提供 12 个月技术支持。

致谢：感谢 Long Y. et al. (NDSS 2024) EM Eye 论文方法（“自相关 30 Hz 帧同步 + amplitude reshape”），本提案在不改变其核心算法的前提下将物理通道从空中辐射换为电源线传导。