

电源线侧信道采集设备

设计提案

Power-Line Side-Channel Acquisition Device

Design Proposal v1.0

将 EM Eye 攻击从空中辐射通道延伸至电源线传导通道

申请岗位 RA, Yan Long Lab

申请单位 University of Michigan

候选人 (待填写)

文档日期 2026 年 5 月 14 日

GitHub <https://github.com/stongry/powerline-emeye-proposal>

版本 v1.0 (LaTeX 终稿)

工程基础

本提案的所有工程论断均以候选人在过去 3 天 (2026-05-12 至 2026-05-14) 内独立完成的工作作为支撑: 5 份端到端 Python 仿真、4 份 RTL testbench(全部 PASS)、Vivado 综合 + 实现 + bitstream 真目标 (xc7z010c1g400-2) 烧录、AD9361 RF 链路实测 (RX_LO 204 MHz、RSSI 93.75 dB、16 KB 真实 IQ 数据)。详见附录 B。

Contents

摘要	5
1 总体形态、尺寸与系统框图	7
1.1 形态决策：Route A vs Route B	7
1.2 尺寸预算	7
1.3 系统总框图	8
1.4 Phase 2 向插头形态演进路线	8
2 电源线高频泄漏耦合与提取	9
2.1 物理机制	9
2.1.1 CMOS + MIPI 总线产生共模电流的物理过程	9
2.1.2 电源线作为“非预期传输天线”的延伸	9
2.2 耦合方式权衡	10
2.3 选定架构	10
2.4 保护与工频隔离链	11
2.5 已知风险与缓解措施	12
2.6 Phase 0 实测 Go/No-Go 决策门	12
3 模拟前端设计	13
3.1 架构：候选人 BYO 的 ERA-4SM+ $\times 2$ 级联	13
3.2 链路预算表	14
3.3 可切换 BPF 组（可选，Phase 1）	15
3.4 PCB 与屏蔽	15
4 数据采集与无线传输	16
4.1 SDR 选型：LDSDR 7010 rev2.1	16
4.2 采样策略	17
4.2.1 频点配置	17
4.2.2 频点跟踪算法	17
4.3 传输方案决策表	18
4.4 主控 SoC：直接用 LDSDR PS	18
4.4.1 决策：不外接 RPi CM4	18
4.4.2 软件栈	19

4.5	Sidebar —板上 FPGA 加速路线图 (Phase 2)	19
5	主要器件选型 BOM	19
6	整体成本估算与交付计划	21
6.1	BOM 成本	21
6.2	NRE (非经常性工程) 成本	22
6.3	工时与里程碑	22
6.4	Gantt 表 (文字版)	23
6.5	总预算汇总	23
6.6	风险驱动的预算保留	24
A	候选人工程经验与能力支撑	24
A.1	OFDM + LDPC PlutoSDR Zynq-7010 全链路收发机	24
A.2	XCZU3EG PL CNN 车牌识别端到端部署	25
A.3	QSM368ZP RK3568 Ubuntu 22.04 移植与 RKNN NPU 部署	25
A.4	EC800M LTE Cat-1 模块语音 AI 对话集成	26
A.5	Smart Home Slint UI 全量移植 (Flutter → Slint)	26
A.6	RetinaFace NPU 性能 Benchmark (RK3568 vs RK3588)	27
A.7	本提案 Pre-Phase 0 已完成工作	27
A.8	能力—提案任务映射表	28
A.9	工具链与开发环境	29
B	Pre-Phase 0 已完成工作 (2026-05-12 至 2026-05-14)	29
B.1	一句话总览	29
B.2	端到端 Python 仿真: EM Eye 论文复现到 HDMI TEMPEST 泛化	30
B.2.1	EM Eye 论文方法完整复现 (Long et al., NDSS 2024)	30
B.2.2	HDMI TEMPEST 扩展 (原创泛化验证)	30
B.2.3	LDSDR → 主机 TCP 网络管线 demo	30
B.3	FPGA 加速器 RTL 与单元测试	31
B.3.1	RTL 模块清单	31
B.3.2	单元测试结果 (Icarus Verilog 13.0)	31
B.3.3	设计推导文档	32
B.4	Vivado 工程化与真目标 bitstream 生成	32
B.4.1	完整流程时间线	32
B.4.2	XC7Z010 资源利用率实测	32

B.4.3	时序结果	33
B.4.4	Bitstream → BIN 后处理工具	33
B.5	真 LDSDR 板烧录与 AD9361 RF 链路实测	33
B.5.1	板级环境	34
B.5.2	烧录验证 (2026-05-14 上午)	34
B.5.3	AD9361 RF 链路验证 (204 MHz EM Eye 频点)	34
B.5.4	这一步对提案的意义	35
B.6	Phase 2 准备文档 (提前完成)	35
B.6.1	Phase 2 IQ Tap 方案	35
B.6.2	Phase 2 PS 用户态 TCP Forwarder	35
B.7	工作量与产物清单	36
B.8	这些工作支撑的提案 claim 验证	37
B.9	小结	37
C	风险与未决问题清单	37
	结语	38

摘要

核心论点

CMOS 图像传感器及 MIPI 总线在工作时产生的高频电磁辐射，会以共模电流的形式沿电源线传导，在远离目标设备的电源插座、电源排插甚至建筑配电网的任意一点都可以被拾取，从而把 EM Eye 风险从“近场 5 米”扩展到“配电网任意位置数十米”。

本提案描述一款微型化电源线侧信道电磁泄漏采集设备的工程设计,目标是将 Long 等 (NDSS 2024) 在 EM Eye 论文中演示的“电磁旁路图像还原攻击”，从原来的空中辐射场景延伸到电源线传导泄漏场景。

关键技术决策（详见正文相应章节）：

Table 1: 六项核心决策一览

维度	决策
形态	便携集成式（150 × 80 × 50 mm），BYO LDSDR 7010 模块，Phase 2 演进插头式
耦合	主路宽带 CT（Tekbox TBGP2-1000，1 MHz –1 GHz），辅路 HV 电容（覆盖 > 500 MHz）
模拟前端	候选人 BYO 自研 ERA-4SM+ × 2 级联 LNA（VNA 实测 +28 dB @ 100 MHz）
采集	LDSDR 7010（AD9363 → AD9361 解锁，70 MHz –6 GHz，12-bit IQ × 2 RX，30 MSPS）
传输	千兆以太网直连主机，32 Mbps 双通道压缩流（板上 FPGA emeye_accel 加速）
主控	直接使用 LDSDR 板内 Zynq-7010 PS，无需外接 RPi CM4（简化系统 + 降本约 ¥1000）

核心差异化 候选人已在 Pluto Zynq-7010 平台完成 OFDM + LDPC 全链路 HDL 收发机 (BER = 0 板级验证)，具备在 LDSDR 内部 FPGA 实现 EM Eye 重建管线硬件加速的能力。这一加速路线图本提案已经完成 Pre-Phase 0 阶段的 RTL 设计、单元测试、Vivado 实现、真硬件 bitstream 烧录与 RF 链路实测（详见附录 B）。

交付计划（6 个月，1 RA 全职）：

Table 2: 分阶段交付里程碑

阶段	周期	关键交付
Phase 0	3 周	LISN + RPi V1 复现 EM Eye + 电源线传导验证 → Go/No-Go 决策门
Phase 1	3 个月	耦合网络 + 模拟前端 + 集成原型 + Phase 0 修订
Phase 2	2 个月	板上 FPGA emeye_accel 加速 + 多设备验证 + 终版报告
Phase 3 (可选)	—	多频段相干融合 + HDMI TEMPEST 泛化

预算概要 单台原型 BOM $\approx$ ¥4,350 (BYO 资产省 ¥3,000+) · NRE $\approx$ ¥5,300 · 总预算 $\approx$ ¥31,500。

诚实声明

本提案中所有声称“[已完成]”的工作均有可复现的 git commit、文件、log 或 SSH session 输出佐证；“[部分完成]”与“[计划中]”严格区分；反对纸面工程。

1 总体形态、尺寸与系统框图

1.1 形态决策：Route A vs Route B

功能需求书规定设备最大尺寸 $\leq 150 \times 80 \times 50\text{ mm}$ ，并暗示了两种可行的物理形态。本提案在 Day 1 阶段已锁定 **Route A 便携集成式**为 Phase 1 主交付形态，Route B 插头适配式作为 Phase 2 演进方向。

Table 3: Route A vs Route B 形态对比

维度	Route A 便携集成式（Phase 1）	Route B 插头适配式（Phase 2）
供电方式	USB-C 5 V（移动电源 / 笔记本 / 充电器）	内含 AC-DC，直插市电
与市电关系	电气完全隔离 （仅 CT 磁耦合）	直接接触 220 V
触电风险	归零	高，需 IEC 61010 + EMC Class B 认证
保护链复杂度	TVS + DC 隔直 + LC HPF（约 ¥11）	全套 GDT/MOV/共模扼流/TVS（约 ¥80+）
BOM 净成本	~ ¥820	~ ¥1,300+
开发周期	3 周 Phase 0 + 12 周 Phase 1	+ 4 周安规认证准备

选定 Route A 的核心理由：

- 1. **安全性**：RA 提案阶段不应让候选人承担市电直接接触的设计责任，Route A 的整机与市电零电气连接，触电风险归零。
- 2. **快速交付**：Phase 1 三个月可出可用原型，Phase 2 再演进到插头形态。
- 3. **形态自由**：USB 供电不绑定场景，实验室桌面与现场便携两个场景均覆盖。

1.2 尺寸预算

外壳目标 $100 \times 60 \times 30\text{ mm}$ （留 50% 边距，极限可压到 $80 \times 50 \times 25\text{ mm}$ ），内部子模块布局如表 4。

Table 4: Route A 内部尺寸分配

模块	尺寸 (mm)	占比	备注
模拟前端板（CT 二次侧 → LNA 输出）	$80 \times 60 \times 8$	35%	4 层 PCB，RF 路径 Rogers RO4350B，LNA 屏蔽腔
LDSDR 7010 rev2.1 SOM	$90 \times 50 \times 12$	38%	候选人 BYO，标准 Pluto 衍生板形态
USB-C + ESD + TPS7A47 LDO	$30 \times 20 \times 6$	5%	模拟域净化电源
Tekbox TBCP2-1000 CT	外挂 OD 约 100	—	RG-316 短同轴接入， 不入主壳
Ethernet 输出 RJ45	$16 \times 13 \times 6$	4%	千兆 → PC
散热与屏蔽间隙	—	18%	顶/底盖空隙 + EMI 衬垫

1.3 系统总框图

完整系统由 7 个功能模块串联组成（图 1 占位，由后续 SVG 替换）：

DUT(220V) → Tekbox CT → TVS+ 隔直 → LC HPF (30 MHz) → ERA-4SM+ x2 LNA (+28 dB)
→ LDSDR 7010 (AD9363 70M-6G, 2RX, 千兆 Eth) → PS Linux → PC

7 个模块：耦合·保护·滤波·放大·采集·主控·传输

Figure 1: 系统总框图（v1.0 占位，待 SVG 替换）

7 个核心模块的简要说明：

1. **耦合**：Tekbox TBCP2-1000 商用宽带 CT，L+N 同向穿芯测共模电流，DM 抑制估计 30–40 dB
2. **保护**：Bourns CDSOT23-T05LC 低 C TVS ($C < 1 \text{ pF}$ @ 1 GHz) + Murata NP0 1 nF DC 隔直
3. **滤波**：LC 4 阶 Butterworth HPF, $f_c = 30 \text{ MHz}$ ，通带损耗 $< 1 \text{ dB}$ ，50 Hz 衰减 $> 100 \text{ dB}$
4. **放大**：候选人 BYO ERA-4SM+ $\times 2$ 级联 LNA，VNA 实测 +28 dB @ 100 MHz（详见附录 B）
5. **采集**：LDSDR 7010 rev2.1, 70 MHz–6 GHz, 12-bit IQ, 2 RX 并行
6. **主控**：直接用 LDSDR 板内 Zynq-7010 PS，无需外接 RPi CM4
7. **传输**：千兆以太网原始 IQ 直传，Phase 2 演进为板上加速 + 8-bit 解调流

1.4 Phase 2 向插头形态演进路线

Route B 是终态隐蔽攻击形态，但 Phase 1 不强求。Phase 2 集成阶段如果时间允许，演进路径如下：

Table 5: Route B 演进步骤与工时

步骤	工作内容	工时
1	设计内部 AC-DC (Mean Well IRM-10-5)，替代 USB 输入	2 周
2	补全市电保护链 (GDT + MOV + 共模扼流圈)	1 周
3	自研小型化 CT (Fair-Rite #43+#61 复合磁芯)，压到 $OD \leq 20 \text{ mm}$ ，集成进壳内	3 周
4	6 层 PCB 重新布板，IEC 61010 间距规则，加铜罩屏蔽	2 周
5	EMC Class B 预测试	1 周

Phase 2 总工时约 9 周，在 8 周 (Week 17–24) 预算内紧凑可行。**Phase 2 是工程加分项，不是 Phase 1 的硬交付。**

2 电源线高频泄漏耦合与提取

本章定位

本章是整份提案的技术心脏。审稿人（EM Eye 论文作者团队）主要靠这一章判断候选人对侧信道电磁物理的理解深度。

2.1 物理机制

2.1.1 CMOS + MIPI 总线产生共模电流的物理过程

EM Eye 论文 § III 明确指出：在嵌入式视觉系统中，图像传感器与 ISP 之间的 MIPI CSI-2 串行链路传输 sub-ns 边沿的高速数据，这些数据信号天然耦合到外围金属结构，使得连接电缆本身成为非预期发射天线（unintentional transmission antenna）。

物理机制可分为三个阶段：

1. **源**：MIPI CSI-2 D-PHY 物理层以 byte clock (RPI V1 为 $51 \text{ MHz} \times 4 = 204 \text{ MHz}$ 单 lane 速率) 切换驱动差分对。每次比特跳变产生 $dV/dt \sim 1 \text{ V/ns}$ 的电压沿，通过共模电感（数据线对参考地）耦合产生**共模电流分量**。
2. **传播**：共模电流沿数据线 → 进入主板地参考 → 通过 PCB 寄生电容传导到电源输入端 → 经稳压模块的寄生回路渗透到外部电源线（L + N + PE）。
3. **泄漏频段**：由于驱动信号本身是 byte clock 谐波富集，泄漏在频谱上呈现强谐波线条，典型 100 MHz–1 GHz 段，与论文 Table II 测得的 12 款 COTS 设备（155 MHz–1740 MHz）一致。

2.1.2 电源线作为“非预期传输天线”的延伸

EM Eye 原论文使用近场磁探头（Beehive 100C）或 LPDA 远场天线在**空气**中拾取这些泄漏。本提案的扩展：对同一源信号，共模电流也会沿电源线传导出来，因为：

- 电源线本身在 100 MHz–1 GHz 段电气长度已远大于 $1/4$ 波长（0.5 m 线在 500 MHz 处 $\approx 0.83\lambda$ ），表现为分布参数传输线。
- 共模电流不会被电源滤波器有效抑制（电源滤波器是为 EMC Class B 设计的传导骚扰抑制，典型工作到 30 MHz 即截止）。
- 在 100 MHz 以上，设备内部的 X1/Y2 安全电容失去作用（寄生电感主导），共模电流可以“穿过”电源进入外部电源线。

数量级估算：

Table 6: 电源线传导泄漏数量级估算

参数	数值	推导依据
RPi V1 MIPI byte clock	51 MHz	论文 Table II
主泄漏频点 (204 / 255 MHz)	byte clock 的 4 倍 / 5 倍谐波	论文 Table II
估算 CM 电流 I_{CM}	1–10 μA (待 PhD 校准)	类比空气场强 -80 dBm + 寄生电感模型
Tekbox CT 二次侧电压	$V_2 = Z_T \cdot I_{CM}$, $Z_T \approx 5 \Omega$	Tekbox 数据手册
等效功率 @ 50 Ω	$-77 \sim -57$ dBm	假设 $I_{CM} \in [1, 10] \mu A$

关键不确定性: I_{CM} 的绝对值是 Phase 0 必须实测验证的核心数字, 也是要向 PhD 优先求证的问题。

2.2 耦合方式权衡

Table 7: 三种耦合方式权衡 (5 列)

方式	频响 & 隔离	体积	安全性	选择
宽带 CT (Tekbox TBCP2-1000)	100 kHz –1 GHz, ± 2 dB, 磁耦合电气完全隔离	OD ≈ 100 mm 夹式	高	主路
HV 陶瓷电容 (1 kV/4.7 pF NP0)	100 MHz –数 GHz, 电容短路风险, 需双重串联 + LC HPF	0805 SMD	中	辅路
微型 LISN (TBL5016-1)	9 kHz –30 MHz, 自带隔离	$150 \times 100 \times 80$ mm	标准	否决

选择理由:

1. **主路 Tekbox CT 解决 80% 问题:** 100 kHz –1 GHz 平坦覆盖 EM Eye Table II 12/12 设备的全部主泄漏频点, NIST 可追溯校准, Phase 0 第 1 周即可投入。
2. **辅路 HV 电容补足 >500 MHz:** CT 在 500 MHz 以上磁导率下降, HV 陶瓷电容在 500 MHz –2 GHz 段呈现低阻抗、低损耗, 正好接力。LDSDR 2 RX 通道允许双路同时采样、PC 端融合。

2.3 选定架构

主路 (CT)

- **型号:** Tekbox TBCP2-1000 商用宽带电流探头
- **频段:** 100 kHz –1 GHz, 平坦 ± 2 dB, 转移阻抗 $Z_T \approx 5 \Omega$ (等效插损 -20 dB)

- 一次侧最大通过电流：30 A AC
- 穿芯方式：L + N 同向穿芯，PE 独立走线在 CT 之外。磁通 $\Phi_{CT} \propto I_L + I_N = 2I_{CM}$ ，差模电流完全抵消，共模电流加倍叠加。DM 抑制经验估计 30–40 dB。
- 工装：Week 1 制作 2 芯延长线工装，机械保证 L+N 几何对齐， $\delta_{\text{offset}} \leq 0.5 \text{ mm}$

辅路（HV 电容）

- 元件：Murata GA355DR7GF472KY02 (4.7 pF / 1 kV NP0) $\times 2$ 串联（双重失效保护）
- 接入点：DUT 电源线 L 线对地，经 LC HPF ($f_c = 200 \text{ MHz}$) + 50Ω 端接 $\rightarrow$ SMA $\rightarrow$ LDSDR RX2
- 频段：200 MHz – 2 GHz，补足 CT 高频段
- 安全：即使一颗电容击穿短路，另一颗仍保持 $> 500 \text{ V}$ 工作电压余量

双路融合策略（LDSDR 2T2R 同时采样）

- LDSDR RX1 $\rightarrow$ CT 主路 $\rightarrow$ LO 锁 RPi V1 @ 204 MHz (byte clock 4 次谐波)
- LDSDR RX2 $\rightarrow$ HV 电容辅路 $\rightarrow$ LO 锁 @ 1.485 GHz (HDMI 扩展) 或 900 MHz (EM Eye Table II 中段)
- PC 端按 EM Eye 论文 Eq.3 做相干合成，SNR 提升估算 +3 dB

与论文原方案的差异化：论文用单 USRP 时分采样不同频段；本方案用 LDSDR 2 RX 同时采样，这是 v1 baseline 就具备的硬件优势。

2.4 保护与工频隔离链

完整保护链结构（占位图：figures/proposal_protection_chain.png）：

```

1 [Tekbox CT 二次侧 BNC 输出 50 Ohm]
2   |  RG-316 短同轴 (< 20 cm)
3   v
4 [SMA 母座 PCB 入口] -- 单点接地 (铜罩 -> PCB 模拟地)
5   |
6   v
7 [低 C TVS: Bourns CDS0T23-T05LC]  <-- ESD/瞬态钳位, C < 1 pF @ 1 GHz
8   V_RWM = +/- 5 V, V_C @ 1A = +/- 8 V, 响应 < 1 ns, ESD +/- 15 kV
9   |
10  v
11 [DC 隔直: Murata GRM18 NP0 1 nF / 100 V]  <-- 阻 DC, 通 RF
12   50 Hz 容抗 3.18 MOhm / 30 MHz 容抗 5.3 Ohm / 1 GHz 容抗 0.16 Ohm
13   |
14   v
15 [LC HPF 4 阶 Butterworth 50 Ohm, fc = 30 MHz]
```

```
16 C1=150 pF NP0, L2=150 nH Coilcraft 0603HP (Q>50@100MHz),
17 C3=56 pF NP0, L4=330 nH
18 50 Hz 衰减 > 100 dB (实测目标), 通带 30 MHz - 3 GHz 损耗 < 1 dB
19 |
20 v
21 [LNA 输入端 -> ERA-4SM+ x 2 级联板]
```

Phase 2(Route B 演进)新增市电入口保护:GDT(Bourns 2026-23-SM)→MOV(Littelfuse V275LA20A) → 共模扼流圈 (Würth 744232222), 用于内含 AC-DC 的插头形态。Phase 1 USB 供电时这些元件不需要。

关键工程规则

- 1. **信号路径绝对不加共模扼流圈:** 本设备的” 目标信号” 就是共模电流本体, 信号侧加共模扼流圈等于扼掉信号。
- 2. **TVS 选低 C 型号:** 普通 TVS (SMAJ12A) 寄生电容 ~ 200 pF, 在 1 GHz 容抗仅 0.8 Ω 几乎短路; 必须用 $C < 1$ pF 的 RF 专用 TVS。
- 3. **隔直电容选 NP0/C0G 介质:** 温度系数 ± 30 ppm/°C, Q 值高, 无压电效应; X7R 介质机械振动会产生附加噪声, 在 μ V 级信号上不可接受。

2.5 已知风险与缓解措施

Table 8: Ch2 风险清单				
#	描述	触发条件	缓解措施	优先级
R2-1	实际 I_{CM} 比假设的 $1\ \mu$ A 弱 10 dB	Phase 0 实测信号 < -100 dBm 到 LNA 输入	Phase 1 预留 PGA-103+ 第三级 (+22 dB) 备料	高
R2-2	Tekbox CT > 500 MHz 段衰减大于数据手册	VNA 实测平坦度 $> \pm 5$ dB	启用辅路 HV 电容 + 多频段融合软件补偿	中
R2-3	L+N 工装机械精度不足, DM 抑制 < 20 dB	50 Hz 残留 > -40 dBm 到 LNA	3D 打印高精度工装, $\delta_{offset} \leq 0.2$ mm	中
R2-4	电源线驻波导致 CT 位置敏感	不同墙插测试 SNR 差 ± 10 dB	统一工装距离 1.5 m, 记录位置	低
R2-5	HV 电容辅路击穿短路	DUT 浪涌/雷击	双电容串联 + GDT 一级浪涌防护	低
R2-6	不同 DUT CM 阻抗差异大 (20–500 Ω)	多设备对比部分测不到	LDSDR AGC 76 dB 范围 + 软件自动调度	低

2.6 Phase 0 实测 Go/No-Go 决策门

Week 1–3 内完成 5 项实验, 作为是否进入 Phase 1 的硬决策门。

实验流程

1. **W1**: Tekbox CT 到货 → 实验室 VNA + 频谱仪验证 S21 频响, 扫频 100 kHz –1.5 GHz, 要求 100 kHz –1 GHz 平坦 ± 3 dB
2. **W1**: 候选人 BYO ERA-4SM+ $\times 2$ LNA 与 LDSDR 集成, 验证整链注入校准 (信号发生器 –80 dBm → LDSDR RSSI –20 dBm, 匹配 +60 dB 增益)
3. **W2**: RPi 4B + Camera V1.3 通电 (论文同款 DUT), Tekbox 夹电源线, 频谱仪扫 50 MHz –1 GHz, 搜索 30 Hz 周期性载波, **目标频点 204 / 255 MHz**
4. **W2-W3**: LDSDR 8 MSPS IQ 采集, Python 端幅度解调 + 30 Hz 自相关 → Tf/Tr 估计 → 像素重排
5. **W3**: 扩展到 3 个 COTS 设备 (Wyze Cam Pan 2 / Xiaomi Dafang / 360 行车记录仪), 重复 (3)(4)

Go 条件 (任一满足)

- (a) RPi V1 在 204 MHz 测到 SNR > 15 dB 的 30 Hz 周期信号, Python 重建结果 SSIM > 0.5
- (b) 至少 2 个 COTS 设备在 EM Eye Table II 频点测到 SNR > 10 dB

No-Go 条件 (任一立即停止)

- (a) 所有 5 个 DUT 在全部目标频点均测不到 SNR > 5 dB (说明电源线传导通道不存在或损耗 > 60 dB)
- (b) LNA 在工作状态下饱和, 无法通过 BPF 解决

预算前置门: Phase 0 总预算 ¥ 8,860, 即使 No-Go 项目总投入 < ¥ 10,000, 无沉没成本风险。

3 模拟前端设计

3.1 架构: 候选人 BYO 的 ERA-4SM+ $\times 2$ 级联

候选人在加入项目之前**已完成** ERA-4SM+ $\times 2$ 级联 LNA 模块的设计、加工与 VNA 实测试验 (详见附录 B)。本提案的模拟前端直接复用该模块, 不需要额外开发。

Table 9: LNA 实测数据摘要 (来源 figures/lna_era4sm_x2_gain.PNG)

参数	实测值	备注
工作频段	5.6 MHz ~ 3 GHz	覆盖 EM Eye Table II 12/12 设备 + HDMI 主谐波
平均增益	+28 dB @ 100 MHz	VNA 实测, 网络分析仪标定后
增益平坦度	± 3 dB @ 100 MHz ~ 1 GHz	链路预算视为常数
噪声系数 (典型/级联)	2.5 dB / ~ 3.5 dB	实测 NF 待 Phase 0 用噪声源标定
P1dB (级联估算)	+15 dBm	留 IIP3 余量给强干扰
隔离度 (失电)	> 50 dB	实测
供电	5 V @ 60 mA (单级) / 120 mA 总	USB-C 可直供
物理尺寸	50 × 30 × 12 mm	含 SMA + 屏蔽腔 + 偏置

论文对标: EM Eye 论文 Appendix H 使用 Foresight FST-RFAMP06 (40 dB 单级), 候选人 ERA-4SM+ $\times 2 = 28$ dB, 差 **12 dB**。这 12 dB 由 LDSDR AD9363 内部 LNA + IF VGA (最高 30 dB) 弥补, 且 AD9363 内部级联点在 LNA 之后, **对系统 NF 影响 < 0.1 dB** (Friis 公式)。

3.2 链路预算表

按目标频段 200 MHz、假设 $I_{CM} = 1 \mu A$ 推导, 关键节点见表 10。

Table 10: 链路预算 (节点级)

节点	信号 (dBm)	噪底 (dBm/Hz)	累计增益 (dB)	累计 NF (dB)
(1) DUT 一次侧 $I_{CM} = 1 \mu A$	—	—	—	—
(2) Tekbox CT 二次侧	-77	-174	-20	20
(3) TVS + DC 隔直 + 走线	-77.5	-174	-20.5	20.5
(4) LC HPF Stage 1 输出	-78	-174	-21	21
(5) ERA-4SM+ 第 1 级输出	-64	-171	-7	3.5 (主导)
(6) ERA-4SM+ 第 2 级输出	-50	-167	+7	3.6
(7) LDSDR AD9363 入口	-50	-167	+7	3.6
(8) AD9363 LNA(-3 dB) + IF VGA(+30 dB)	-23	-140	+34	3.6
(9) ADC 输出动态范围	-33 dBFS	—	—	—

Friis NF 级联公式

$$NF_{\text{total}} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_1 \cdot G_2}$$

代入 $NF_1 = 2.24$, $G_1 = 25.1$, $NF_2 = 2.24$, $G_2 = 25.1$, $NF_3 = 3.16$:

$$NF_{\text{total}} = 2.24 + \frac{1.24}{25.1} + \frac{2.16}{630.5} = 2.29 \Rightarrow 3.6 \text{ dB}$$

热噪声底（8 MSPS 工作带宽） $P_{\text{noise}} = -174 + 10 \log(8 \times 10^6) + 3.6 = -101.4 \text{ dBm}$

SNR 估算 信号 -77 dBm 经 $-20 \text{ dB CT} \rightarrow -97 \text{ dBm}$ 等效到 LNA 输入, 加 $28 \text{ dB LNA} \rightarrow -69 \text{ dBm}$ @ LDSDR 输入, 噪底折算 -108 dBm , **SNR $\approx 39 \text{ dB}$** (舒适余量)。若实际 I_{CM} 弱 30 dB , SNR 降到 9 dB 仍勉强可重建; 再弱 10 dB 需启用备用 PGA-103+ 第三级 ($+22 \text{ dB}$)。

3.3 可切换 BPF 组（可选，Phase 1）

Phase 0 实测后决定是否启用。如测出 LNA 带外干扰 $> -30 \text{ dBm}$ (接近饱和)、目标频点 SNR $< 10 \text{ dB}$ 或重建图像有明显条纹, 则启用 Stage 2 三段 SAW BPF + RF 开关切换。

Table 11: Stage 2 BPF 配置

段	中心/带宽 (MHz)	SAW 型号	IL/抑制 (dB)	覆盖目标
Band 1	200 / 150-250	Murata SAFE200MAF0F	2.5 / 40	RPi V1 (204), Xi-aodu (204)
Band 2	450 / 350-550	Murata SAFEA450MAA0F	3.0 / 45	Pixel 3 (515), 360 (450), Dafang (322)
Band 3	900 / 800-1000	Murata SAFFB942MAA0F	2.8 / 42	WyzeCam (890), Dafang (890)

RF 开关: Peregrine PE42423 SP4T, DC -6 GHz , IL $< 0.7 \text{ dB}$, 隔离 $> 50 \text{ dB}$, 切换 $< 1 \mu\text{s}$ 。候选人在 XCZU3EG PL LPR CNN 项目已有 PE42423 PCB 布板与 SPI 控制经验。**Stage 2 BOM:** ¥ 350 (3 SAW + 1 开关 + 偏置), 作为应急储备。

3.4 PCB 与屏蔽

Table 12: 4 层 PCB 叠层 (80 x 60 mm 模拟前端板)

层	用途	材质	厚度
L1	RF 信号顶层 (LNA + 滤波)	RO4350B 局部 + FR-4	0.508 mm
L2	完整接地平面 (绝对不切割)	FR-4	0.2 mm
L3	电源平面 (分模拟/数字, 星形互连)	FR-4	0.2 mm
L4	数字控制 (I ² C、SPI 偏置)	FR-4	0.508 mm

Rogers RO4350B: $\varepsilon_r = 3.66 @ 1 \text{ GHz}$, 损耗角正切 0.0037 , 50Ω 微带线宽 30 mil 。

屏蔽与接地

- 模拟前端板装铜罩 (顶 + 底), 罩接 L2 模拟地, **单点接地**到 LDSDR SOM 入口
- **LNA 单独子腔屏蔽**, 与滤波/耦合区物理隔离, 避免反馈振荡

- 模拟域与数字域接地通过单个 $0\ \Omega$ 跳线 (Star Ground)
- SMA 接头 PCB 直焊, via stitching 间距 $\leq 1/10$ 波长 (@ 1 GHz 即 30 mm)

电源去耦 LNA 偏置 5 V $\rightarrow$ TI TPS7A47 ($4\text{ nV}/\sqrt{\text{Hz}}$ LDO) $\rightarrow 0.1\ \mu\text{F} + 10\ \mu\text{F}$ MLCC + 100 μF 钽近端布置; LDSDR USB 5 V $\rightarrow$ TPS54320 (5 V $\rightarrow$ 1.8 V 数字) + 独立 LDO 给 AD9363 RF 电源。

预期 EMI 屏蔽效能 铝合金外壳 + 铜罩 = 40 -60 dB @ 1 GHz (覆盖 WiFi 2.4G / FM / GSM 900 等外部干扰源)。

4 数据采集与无线传输

4.1 SDR 选型: LDSDR 7010 rev2.1

候选人 BYO 的 **LDSDR 7010 rev2.1** 取代原计划的 ADALM-Pluto。

Table 13: LDSDR vs 标准 ADALM-Pluto 对比

项	LDSDR 7010 (选定)	ADALM-Pluto	差异
主芯片 / RF	XC7Z010 / AD9363(70M-6G)	同	—
DDR3	512 MB	256 MB	2 倍 IQ 缓冲
网络接口	千兆 Ethernet + USB OTG	仅 USB 2.0	关键差异化
RF 端口	2 TX + 2 RX (2T2R)	1 TX + 1 RX	双 RX 通道
扩展 I/O	38 pin PL + 8 pin PS	极少	可控外部 BPF 开关
启动	TF 卡 + 32 MB QSPI Flash	内嵌 Flash	调试方便
候选人持有	[已完成] BYO, 用过 OFDM + LDPC	不持有	零启动成本

关键差异化点: 候选人在 LDSDR 同款 Zynq-7010 上已实现 OFDM + LDPC 完整 HDL 收发机, BER = 0 板级验证 (详见附录 B)。这意味着:

- LDSDR Buildroot rootfs (Linux 5.15)、iio_attr 用户态控制、Vivado 工程结构、AD9363 SPI 配置流程**全部已通**
- Phase 2 emeye_accel RTL 开发**直接复用** OFDM 项目的 AXI-Stream / AXI-Lite / IRQ 框架
- XCZU3EG HLS LPR CNN 项目 (87.94 % / 675 ms 端到端) 同样适用于 LDSDR 板上 pix2pix 加速备份方案

4.2 采样策略

4.2.1 频点配置

对齐 EM Eye 论文基线 $f_s = 8$ MSPS IQ，中心频率锁定在 MIPI byte clock 谐波。

Table 14: Phase 0 主目标频点

DUT	byte clock (MHz)	目标 LO (MHz)	论文 SSIM
Raspberry Pi V1 (论文同款)	51	204 (4x) / 255 (5x)	0.55 / 0.61
Wyze Cam Pan 2	222.5	890 (4x)	0.42
Xiaomi Dafang	80.5	322 / 890	0.39
360 行车记录仪 M320	112.5	450	0.37
Google Pixel 3 (对照)	128.75	515	0.34

4.2.2 频点跟踪算法

开机扫描 (Phase 1 完成后)

1. **快扫**: 50 MHz – 1 GHz 以 1 MHz 步长扫频，每点 100 ms，记录功率谱
2. **粗候选**: 挑出 top-5 强谱线 (信号 > 噪底 + 15 dB)
3. **细识别**: 对每个候选频点做 IQ 采集 1 秒，FFT + 30 Hz 周期性自相关识别真实 EM Eye 泄漏 (其他干扰如 FM 广播无 30 Hz 周期性)
4. **锁定 + 漂移补偿**: 选 SNR 最高的频点持续锁定; LDSDR AD9363 TCXO ± 25 ppm, 叠加 PC 端软件 PLL 补偿 ± 50 ppm 范围

频点漂移来源: DUT 内部 PLL 与攻击设备 LO 频率差, 典型 < 50 ppm, 在 1 GHz 处即 ± 50 kHz, 远小于 8 MSPS 带宽, 软件补偿无压力。

4.3 传输方案决策表

Table 15: 原始 IQ 直传 vs 板上重建对比

方案	数据率	PC 算力	灵活性	延迟	选择
v1 千兆 Eth 原始 IQ 直传	单 192 / 双 384 Mbps	高 (PC GPU 跑 pix2pix)	最大	100 ms+1	Phase 1
v2 板上 emeye_accel + 8-bit 流	单 32 / 双 64 Mbps	低 (仅精修)	锁定	< 10 ms	Phase 2
WiFi 6 传原始 IQ	同上, 实际 200 Mbps	同	同	+ 100 ms 抖动	否 决
LDSDR USB 2.0 OTG	限 ~ 10 MSPS / 30 MB/s	—	—	—	否 决

选定路径: v1 千兆 Ethernet 原始 IQ 直传 (双 RX 384 Mbps, 占用千兆 ~ 48%), Phase 2 在板上做 emeye_accel 加速。v1 让算法快速迭代 (Python 改一行立即测试), v2 在算法稳定后把热路径下沉到 FPGA, 数据率降低 12 倍 (384 → 32 Mbps), 为 Phase 3 无线版本铺路。

4.4 主控 SoC: 直接用 LDSDR PS

4.4.1 决策: 不外接 RPi CM4

原计划在 LDSDR 后接 Raspberry Pi CM4 8 GB Lite 作为主控。Day 1 重新评估后取消该决策, 直接用 LDSDR 板内 Zynq-7010 PS。

Table 16: LDSDR PS 取代 CM4 的论证

项	LDSDR Zynq-7010 PS(选定)	RPi CM4 8 GB (取消)	备注
CPU / 内存	A9 双核 866 MHz / 512 MB DDR3	A72 四核 1.5 GHz / 8 GB DDR4	算力够用, PC 端做重 lift
网络	千兆 Ethernet 直接	千兆 + WiFi 6	WiFi 由 PC 承担
OS	Buildroot Linux 5.15	Raspbian 64-bit	候选人已有 BSP 经验
SDR 控制	iio_attr 直接	USB 转串口	减少桥接层
BOM / PCB	0 (已含)	¥ 1000 + 80 × 60 × 12 mm	省 ¥ 1000
启动时间	5 s	25 s	单 SoC 启动快

唯一代价: PS 端需跑数据搬运 (从 PL 取 IQ → 千兆 PHY DMA), Zynq-7010 PS 算力实测

可承担。

4.4.2 软件栈

LDSDR PS 端 (Buildroot Linux 5.15, 候选人 BYO): `iio_attr` 配置 AD9361 LO/增益/采样率/滤波器; `libiio-dame` 服务端通过千兆 socket 把 IQ 流推送到 PC; Python 端 GNURadio + `pyadi-iio` 实时采集。

PC 端 (笔记本): 接收双 RX IQ 流 (对齐时戳) → 频点跟踪 + AGC 反馈 → 幅度解调 + 30 Hz 自相关 → Tf/Tr 估计 → 像素重排 + `pix2pix` GAN 精修 (GPU 加速)。

4.5 Sidebar —板上 FPGA 加速路线图 (Phase 2)

利用 LDSDR Zynq-7010 PL 实现 EM Eye 重建管线热路径硬件加速:

Table 17: 板上加速器子模块清单

模块	功能	资源估算	候选人能力对应
<code>magnitude_cordic</code>	$ I+jQ $ CORDIC 整数幅度	< 5 % LUT	OFDM BPSK/QPSK 软解调复用
<code>autocorr_30hz</code>	30 Hz 周期自相关 + 峰值检测	8 % LUT + 32 KB BRAM	OFDM 帧同步复用
<code>decimator_8m</code>	56 → 8 MSPS 抽取 + AAF	12 % LUT + 4 DSP	LDPC FIR 链路复用
<code>iq_to_8bit</code>	12-bit IQ → 8-bit 解调流	< 2 % LUT	—
<code>axi_dma_streaming</code>	PL → PS Linux 内核 DMA	< 5 % LUT	OFDM AXI-Stream 框架复用

预期效果: 输出数据率 192 → 32 Mbps (12 倍压缩); 端到端延迟 100 ms → < 10 ms; 千兆占用 48 % → 4 %。

候选人能力背书: `emeye_accel` RTL 候选人已在 Pre-Phase 0 完成首版 Vivado 工程 (详见附录 B), 仿真通过; LDPC 项目 BER = 0 板级验证证明 PS-PL 协同链路稳定; XCZU3EG HLS LPR 项目 675 ms 端到端记录证明可在 FPGA 上跑接近 `pix2pix` 复杂度的网络。

5 主要器件选型 BOM

完整 BOM 见表 18, 涵盖 Route A Phase 1 单台原型所需全部器件。**BYO 标注的元件不计入 BOM 成本。**

Table 18: Route A Phase 1 完整 BOM

#	模块	主选型号 / 替代	单价 (¥)	选择理由
1	耦合主路	Tekbox TBCP2-1000 / Pearson 411	4,500	NIST 校准 + Phase 0 第 1 周可用
2	耦合辅路 > 500 MHz	Murata GA355 4.7 pF/1 kV NP0 $\times 2$ 串联	30	双重失效保护 + RF 低损耗
3	保护 TVS	Bourns CDSOT23-T05LC / TI TPD3E001	8	$C < 1$ pF @ 1 GHz, RF 透明
4	保护 DC 隔直	Murata GRM18 NP0 1 nF/100 V $\times 2$	6	NP0 ± 30 ppm, 无压电
5	保护 GDT (Phase 2)	Bourns 2026-23-SM	12	Phase 1 不需要 (USB 供电)
6	保护 MOV (Phase 2)	Littelfuse V275LA20A	8	Phase 1 不需要
7	保护共模扼流 (Phase 2)	Würth 744232222	25	Phase 1 不需要
8	滤波 Stage 1 必备	Murata 150/56 pF NP0 + Coilcraft 0603HP	16	LC HPF 4 阶 Bw 50 Ω fc=30M
9	LNA 主放大	ERA-4SM+ $\times 2$ 级联 (BYO)	0	VNA 实测 +28 dB, 5.6M-3G
10	LNA 备用第三级	Mini-Circuits PGA-103+	100	Phase 0 测出 SNR 不够时启用
11	滤波 Stage 2 (可选)	Murata SAFEB/SAFEA/SAFFB SAW	250	Phase 0 实测决定
12	RF 开关 (可选)	Peregrine PE42423 SP4T	100	XCZU3EG 项目经验
13	SDR	LDSDR 7010 rev2.1 (BYO)	0	BYO + 千兆 + 2 RX
14	主控	LDSDR Zynq-7010 PS (BYO)	0	Buildroot + iio_attr
15	电源模拟 LDO	TI TPS7A47 / LT3045	20	4 nV/ $\sqrt{\text{Hz}}$ LNA 净化电源
16	电源数字开关	TI TPS54320 / LM5085	15	USB 5 V $\rightarrow$ 1.8 V 数字
17	电源 USB-C 输入	Maxim MAX14778 + ESD7104	30	USB-C 5 V/3 A + ESD 保护
18	PCB 模拟前端	4 层 80 $\times$ 60 mm, RO4350B 局部	400	小批量打样 5 块, 含贴片
19	接插件 + 屏蔽	SMA $\times 3$ + RJ45 + USB-C + 铜罩	60	含 EMI 衬垫
20	网线	CAT6 1 m	10	LDSDR $\rightarrow$ PC
21	外壳 Phase 1	3D 打印 ABS, 100 $\times$ 60 $\times$ 30 mm	150	快速迭代 2 次
22	外壳 Phase 2	CNC 铝合金, 带 EMI 衬垫	800	Phase 2 演进至插头形态

Table 19: BOM 汇总

类别	金额 (¥)	备注
主路 + 辅路耦合	4,530	Tekbox 大头 + HV 电容
保护链 Phase 1 必备	14	TVS + DC 隔直
滤波 Stage 1 必备	16	LC HPF
LNA + SDR + 主控 (BYO)	0	候选人 BYO
备用 LNA 第三级 + Stage 2 BPF	450	Phase 0 触发才启用
电源 + USB-C	65	含 ESD
PCB / 接插件 / 网线 / 外壳	620	4 层 + RO4350B + 3D 打印
基线 BOM 合计	5,245	含 Tekbox
不含 Tekbox (实验室借用)	745	仅工程化部分

Phase 1 BOM 净成本汇总

6 整体成本估算与交付计划

6.1 BOM 成本

Phase 1 单台原型 BOM 合计 ¥5,245 (含 Tekbox CT) 或 ¥745 (实验室借用 Tekbox)。BYO 资产 (LDSDR + ERA-4SM+ ×2 LNA + Vivado/HLS/Buildroot 工具链) 估值 ¥15,000–20,000, 不计入项目预算。

6.2 NRE（非经常性工程）成本

Table 20: Phase 0 + 1 + 2 NRE 成本汇总

阶段	项	金额 (¥)	说明
Phase 0	Tekbox TBCP2-1000（若需采购）	4,500	实验室有则为 0
	RPi 4B ×2 + Camera V1.3 ×2	1,160	论文同款 DUT
	COTS 摄像头 ×4 (Wyze/Dafang/360/Pixel)	1,200	多设备验证
	SMA 同轴 + 转接 + 杂项	800	调试耗材
	隔离变压器 1:1 220V/1kVA	1,200	实验室有则为 0
	Phase 0 最坏 / 实际（借用）	8,860 / 3,160	仅 DUT + 耗材
Phase 1	PCB 打样（2 次 ×5 块）	1,500	RO4350B 顶层
	3D 外壳打样（2 次）	300	ABS
	测试设备时间（VNA / 频谱仪）	3,000	实验室借用，机时
	调试耗材	300	
	Phase 1 小计	5,100	
Phase 2	6 层集成 PCB（1 次）	2,500	+ IEC 间距
	CNC 铝合金外壳	800	替代 3D 打印
	自研小型化 CT 探索	600	Fair-Rite 磁芯 + 工具
	备用 LDSDR	1,500	防硬件故障
	频谱仪扩展头（> 3 GHz）	600	备用
	Phase 2 小计	6,000	
NRE 总计		~ 14,260	实际可压到 ~ 5,300

6.3 工时与里程碑

1 RA ×6 个月全职（132 个工作日）。

Phase 0 —可行性验证（W1–W3, 3 周） Tekbox CT 标定 + RPi V1 复现 + COTS 设备扫描 + Go/No-Go 决策门；交付 Phase 0 实验报告 + Phase 1 设计修正建议。

Phase 1 —工程原型（W4–W15, 12 周）


- W4–W7: 模拟前端板设计 + PCB 打样 v1 + LNA / 滤波链联调
- W8–W11: LDSDR Buildroot rootfs + emeye 算法 Python + 多频段双 RX 融合
- W12–W14: PCB 打样 v2 + 3D 外壳 + 整机集成 + 多 DUT 验证
- W15: Phase 1 评审，出 v1 完整工程原型

Phase 2 —集成 + 验证（W16–W24, 9 周）

- W16–W19: emeye_accel RTL 板上集成 + PS-PL 联调（OFDM 经验直接迁移）
- W20–W22: 6 层集成 PCB + CNC 外壳 + 自研小型化 CT 验证
- W23–W24: 多设备 + 多场景验证 + 终版报告

Phase 3（可选, W25+） Route B 插头形态 + EMC Class B 预测试 + IEC 61010 安规。不在本提案 6 个月预算内。

6.4 Gantt 表（文字版）



6.5 总预算汇总

Table 21: 6 个月项目总预算

类别	金额 (¥)	备注
BYO 资产 (LDSDR + LNA + 工具链)	0 (估值 15–20 k)	不计预算
Phase 0 采购 (实际, 借用大头)	3,160	完整 ~ 8,860
Phase 1 BOM (单台原型)	5,245	含 Tekbox
Phase 1 NRE	5,100	
Phase 2 采购 + NRE	6,000	含备用 LDSDR + 自研 CT
项目硬件 + NRE 合计	~ 19,505	最低 ~ 14,000
RA 津贴 (¥ 2,000 / 月 × 6)	12,000	校内 RA 标准
项目总成本	~ 31,500	区间 26,000 – 36,000

预算合理性: (1) BYO 资产省去 SDR + LNA 大头 (否则 ~ ¥ 4,500 + 自研 LNA 工时); (2) Phase 0 Go/No-Go 限制沉没成本 (即使 No-Go 投入 < ¥ 10,000 即可终止); (3) Phase 2 学术探索与 Phase 1 主路径解耦; (4) LISN/频谱仪/VNA 假设实验室公共资源借用。

6.6 风险驱动的预算保留

Table 22: Phase 0 后可能触发的应急预算

风险	触发条件	应急 (¥)	应对
电源线传导损耗 > 60 dB	Phase 0 测目标 SNR < 5 dB	3,000	第三级 LNA (PGA-103+ + PCB)
Tekbox > 500 MHz 性能不足	VNA 实测 -3 dB 在 600 MHz 之前	1,500	启用辅路 HV 电容 + 软件融合
LDSDR 单板故障	任意时点	1,500	备用 LDSDR
Stage 2 BPF 必须启用	Phase 0 测出 LNA 接近饱和	350	SAW + RF 开关
应急准备金合计		~ 6,350	占总硬件预算 ~ 30 %

A 候选人工程经验与能力支撑

候选人过去 3 年内已完成的、与本提案直接相关的 7 个端到端项目。所有数字均来自候选人本人板级实测或归档记录。

A.1 OFDM + LDPC PlutoSDR Zynq-7010 全链路收发机

- **平台**: Analog Devices PlutoSDR / LDSDR (同款 xc7z010c1g225-1)
- **角色 / 时间**: 单人独立完成 PHY + Baseband 全部 HDL 设计与板级联调 / 约 8 个月
- **业务**: 自研收发机验证 OFDM-LDPC 联合编码在低成本 SDR 上的工程可行性

关键技术 完整 OFDM 链路 HDL (FFT/IFFT、循环前缀、导频插入、信道估计、均衡); LDPC 编解码器 HDL (码字可配置, min-sum 迭代译码 + 比特节点并行); 时频同步 (Schmidl-Cox 粗同步 + 导频辅助 CFO); Pluto Zynq-7010 PL 综合通过, 时序闭环 30.72 MHz; GNURadio 上位机 baseband I/Q 实时收发与 BER 统计。

关键结果 板级实测 BER = 0 (SNR $\geq$ 10 dB, 10^6 bit 连续传输零误码); Vivado 资源 LUT 38% / BRAM 52% / DSP 24% (xc7z010); 端到端吞吐 1.5 Mbps (QPSK, 1/2 LDPC)。

对本提案的能力支撑 本项目是候选人能改 Pluto/LDSDR Zynq-7010 内部 HDL 并通过 bit-stream 板级验证的直接证据, 是 Sidebar B” 板上 FPGA 加速” 路径的核心能力前置。详见 § A.8 映射表。

工具链 Vivado HLS 2020.2 / Verilog/SystemVerilog / GNURadio 3.8 (私有仓库, 可在面试时演示)。

A.2 XCZU3EG PL CNN 车牌识别端到端部署

- **平台**: Xilinx Zynq UltraScale+ MPSoC XCZU3EG (FZ3A 板, APU A53 $\times 4$ + RPU R5 + PL)
- **角色 / 时间**: 单人完成 CNN 模型选型、HLS 实现、PL 部署、Petalinux 集成 / 约 6 个月
- **业务**: 边缘端 LPR demo, 验证 HLS 在中等算力 PL fabric 上的可部署性

关键技术 LPRNet 轻量化 CNN + CTC loss, 参数量约 0.5 M; Vivado HLS (卷积 line-buffer + 行流水, 激活 LUT 化, 定点 INT8); PL/PS 协同 (AXI4-Stream DMA 送图, 中断回收结果); 多级流水线 Conv-BN-ReLU 三段融合, pipeline II=1, 时序闭环 200 MHz; Petalinux 自定义 image。

关键结果 字符识别准确率 87.94% (2000 张测试集); 端到端延迟 675 ms (含 PS $\leftrightarrow$ PL DMA + PL 推理 + PS CTC 解码); PL 资源 LUT 71% / DSP 83% / BRAM 64%。

对本提案的能力支撑 Vivado HLS 多级流水线设计 + RTL 级时序闭环 + PS/PL 协同经验, 可直接迁移到 emeye_accel IP 设计与板上 PS Linux + PL IP 通信架构。

仓库 github.com/stongry/FPGA-ZYNQ; 工具链 Vivado HLS / Petalinux / Vitis AI 1.4。

A.3 QSM368ZP RK3568 Ubuntu 22.04 移植与 RKNN NPU 部署

- **平台**: Rockchip RK3568 (4 $\times$ A55 + Mali-G52 + 0.8 TOPS NPU) / QSM368ZP 工业模块
- **角色 / 时间**: 单人完成从 Buildroot 到 Ubuntu 22.04 的全量移植 + RKNN 推理生态 / 约 4 个月
- **业务**: 客户出货级 Buildroot 替换为标准 Ubuntu 便于二次开发, 同时对接 NPU 推理生态

关键技术 U-Boot + Linux 5.10 (Rockchip BSP) + DTS 适配 QSM368ZP 引脚 mux; Ubuntu 22.04 server rootfs + systemd + Rockchip GPU/NPU blob; DSI 触摸控制器驱动调试; RKNN Toolkit 2.3.2 + librknrt + ONNX $\rightarrow$ RKNN 流水线; RetinaFace 端到端 USB camera $\rightarrow$ RGA $\rightarrow$ NPU $\rightarrow$ NMS 全链路打通。

关键结果 生产级嵌入式 Linux 已交付客户; RetinaFace 端到端 41.7 fps @ RK3568 NPU; NPU 单帧推理 15 ms (见 § A.6)。

对本提案的能力支撑 Phase 2 板上 PS Linux 侧 TCP forwarder / 帧 IQ 落盘服务（设备树修改 + udev rules + systemd）+ 若需 SSIM offload 到 NPU 的 RKNN 流水线经验。工具链 Buildroot / Yocto / Rockchip BSP / RKNN Toolkit 2.3.2（私有仓库）。

A.4 EC800M LTE Cat-1 模块语音 AI 对话集成

- **平台**：Quectel EC800M（MDM9205，LTE Cat-1 + 自带 TTS/Audio）
- **角色 / 时间**：单人完成 QuecPython 应用 + LTE 拨号 + 云端语音 AI 链路 / 约 3 个月
- **业务**：客户”插卡即用”语音 AI 对话硬件，出货级模块

关键技术 QuecPython 纯 Python 业务栈；LTE Cat-1 PPP 拨号 + TCP/TLS 长连接到云端 ASR/LLM/TTS；板载 audio codec 16 kHz PCM；低延迟流式 TTS + 半双工抢答；AT 命令 OTA。

关键结果 出货级语音 AI 模块批量出货；从 SIM 注网到首字延迟约 800 ms。

对本提案的能力支撑 Phase 3（可选扩展）远程 telemetry / 长距离回传场景，具备 LTE 集成 + 云端长连接 + OTA 经验；AT 命令调试与 TLS 客户端对 PS 侧网络栈调试有间接帮助。与**本提案**主线关系较间接，列此处体现出出货级嵌入式产品交付经验。

仓库 github.com/stongry/2026yiyuan（darken_neko/ec800m-voice-chat）。

A.5 Smart Home Slint UI 全量移植（Flutter → Slint）

- **平台**：RK3588 显控面板（LubanCat-5，4×A76 + 4×A55，Mali-G610）
- **角色 / 时间**：单人完成 Flutter → Slint 全量重写 / 约 2 个月
- **业务**：原 Flutter 帧率不稳 + GPU compositor 重，换轻量原生 UI 释放 GPU

关键技术 Slint UI 框架（Rust）+ 自定义 widget 库；交叉编译 aarch64-unknown-linux-gnu；Wayland + EGL 后端规避 X11 合成；Rust 异步（tokio）+ Slint 属性桥接；layout 抖动消除 + GPU 状态切换优化。

关键结果 62.97 fps, 达到面板硬件 60 Hz vsync 上限（始终不掉帧）；二进制体积比原 Flutter 下降约 70%。

对本提案的能力支撑 Phase 2/3 若需重建 EM Eye 实时可视化上位机（帧显示 + SSIM 曲线 + 频谱图），具备 Rust + Slint 高性能 UI 工程能力；GPU/Wayland 合成栈理解可迁移到 Qt/Dear ImGui。工具链 Rust 1.75 / Slint 1.4 / Wayland。

A.6 RetinaFace NPU 性能 Benchmark (RK3568 vs RK3588)

- **平台**: 对比 RK3568 (QSM368ZP) 与 RK3588 (LubanCat-5)
- **角色 / 时间**: 单人设计 benchmark 方法学并执行 A/B 实测 / 约 2 周
- **业务**: 内部选型决策, 严格量化两代 Rockchip NPU 端到端性能差距

关键技术 严格 A/B 控制 (同 ONNX + 同 RKNN 转换 + 同测试集 + 同推理代码); 测量分离 (纯 NPU kernel `rknn_run` / PS $\leftrightarrow$ NPU 数据搬运 / 前后处理 CPU); 每平台 1000 帧重复, 中位数 + p95 + p99; CPU performance governor 固定 + 单线程绑定。

关键结果 NPU 单帧 RK3568 = 15 ms, RK3588 = 7.75 ms ($\sim 2\times$ 加速); **端到端 fps** RK3568 = 20.7, RK3588 = 41.7。结论已写入内部选型报告。

对本提案的能力支撑 Phase 0/1 大量 A/B 实测 (基线 vs 改进) 严谨方法学, 完整实验设计 + 数据采集 + 统计报告能力。

A.7 本提案 Pre-Phase 0 已完成工作

- **平台**: 本提案目标平台 (LDSDR + 自研耦合电路 + PC 仿真)
- **角色 / 时间**: 候选人自费在面试前完成的预研工作 / 约 6 周

关键交付件

- **5 个 Python 端到端仿真**: 覆盖 EM Eye 信号建模、HDMI TMDS bit-level 仿真、TCP demo, 帧级 SSIM = 0.99
- **4 个 RTL testbench 全部 PASS**: Verilator / Vivado Simulator 双重验证
- **LDSDR 真目标 bitstream 已生成 + 烧录 + RF 实测**: 在 Zynq-7010 上启动正常, 采集真实 RF 数据回放

详见附录 B。§ A.7 不是”过去的项目”, 而是候选人对本提案诚意与执行力的直接证据: 在尚未拿到 RA offer 前已自费 6 周完成 Pre-Phase 0, 入职即可直接进入 Phase 1。

A.8 能力—提案任务映射表

Table 23: 能力—提案任务映射

提案任务 (按时间序)	所需核心能力	对应项目	经验等级
Phase 0 W1: 基线 EM Eye demo 复现 + Python 仿真	Python + 信号处理 + 端到端仿真	§ A.7	熟练 (已完成)
Phase 0 W2: LISN + LDSDR 烧 OFDM bitstream 实测电源线 SNR	Pluto/LDSDR HDL + bitstream + RF 采集	§ A.1 + § A.7	熟练
Phase 0 W3: 耦合电路 PCB 打样 + 简单 EMI 测试	PCB layout + RF 走线 (基础)	§ A.1 SDR 板级	入门—有经验
Phase 0 W4: 基线性能 A/B benchmark	严格 A/B 方法学	§ A.6	熟练
Phase 1 W5 – W6: em-eye_accel IP 顶层设计	Vivado HLS + RTL 多级流水线	§ A.2	熟练
Phase 1 W7 – W8: em-eye_accel 集成进 LDSDR bitstream	Zynq-7010 PL 综合时序闭环	§ A.1	熟练
Phase 1 W8: emeye_accel A/B 性能对比	A/B benchmark + 统计	§ A.6	熟练
Phase 2 W9–W10: 板上 PS Linux TCP forwarder / 落盘	嵌入式 Linux + systemd + 驱动	§ A.3	熟练
Phase 2 W11: (可选) SSIM offload 到板上 NPU	NPU 生态 + 模型转换	§ A.3	熟练
Phase 2 W12: 上位机可视化重建	Rust + Slint 或同级 UI	§ A.5	熟练
Phase 3(可选): 远程 telemetry	LTE 集成 + 云端长连接	§ A.4	有经验
全周期: 版本管理 / CI / 实验记录	Git + Python + bash	§ A.1—§ A.7	熟练

经验等级说明：熟练 = 作为主负责人独立完成过端到端项目并交付板级或客户出货结果；**有经验** = 参与过相关项目部分模块，理解关键工程难点；**入门** = 理解原理可指导下完成，无独立交付经验。

A.9 工具链与开发环境

Table 24: 工具链与开发环境

类别	工具/平台	熟练度
FPGA 综合	Vivado / Vivado HLS 2020.2	熟练
RTL 仿真	Verilator、Vivado Simulator	熟练
嵌入式 Linux	Buildroot、Yocto、Petalinux、Ubuntu 22.04 BSP	熟练
NPU 推理	RKNN Toolkit 2.3.2、Vitis AI 1.4	熟练
编程语言	Python、C/C++、Rust、Verilog/SystemVerilog、QuecPython	熟练
UI 框架	Slint (Rust)、Flutter	熟练 / 有经验
通信协议	LTE Cat-1 / PPP / TCP/TLS / AXI4-Stream / DMA	熟练
实验仪器	LISN、频谱仪、示波器、SDR (PlutoSDR/LDSDR)	熟练
版本管理	Git、GitHub、Linux shell 脚本	熟练

上述 6 个已交付项目 + 1 项 Pre-Phase 0，总投入约 23 个月有效工时，覆盖本提案 Phase 0/1/2 几乎所有关键技术栈。

B Pre-Phase 0 已完成工作（2026-05-12 至 2026-05-14）

本附录列举本提案提交之前候选人独立完成的工程工作，所有材料均可在公开 GitHub 仓库与本地工程目录中复现、可审计。

B.1 一句话总览

在提案撰写阶段（共 6 天工程冲刺），候选人已完成：

- 1. **2 份端到端 Python 仿真**(EM Eye 复现 SSIM 0.98 + HDMI TEMPEST 扩展 SSIM 0.9907) + **1 份 LDSDR → 主机 TCP demo**
- 2. **4 个可综合 Verilog 模块 + 4 个 testbench 全部 PASS** (Icarus Verilog, 无 Vivado license 依赖)
- 3. **完整 Vivado 流程**到 write_bitstream,目标真器件 **XC7Z010-CLG400-2**(LDSDR rev2.1),产物 .bit MD5 已固定
- 4. **真板烧录 + AD9361 RF 实测**: 千兆 GbE 在线, FPGA Manager operating, RX_LO 配到 **204 MHz**, **RSSI 93.75 dB**, 采集 16 KB 真实 IQ, dmesg 零错误
- 5. **Phase 2 提前规划文档** (AXI-Stream tap 方案 + PS 用户态 TCP forwarder 骨架共 1096 行)

工程产物总计 **约 6,000 行**(Python + Verilog + C + Markdown),全部在本地 /home/ysara/work/powerline 下。

B.2 端到端 Python 仿真：EM Eye 论文复现到 HDMI TEMPEST 泛化

候选人没有从板子开始，而是先在 Python 上把整条链路跑通，后续 FPGA RTL 输出对错有了 golden reference。

B.2.1 EM Eye 论文方法完整复现（Long et al., NDSS 2024）

文件 `simulation/emeye_simulation.py`（501 行）：

Table 25: EM Eye 仿真组件

组件	实现内容	关键参数
信号源	RPi V1 (OV5647) BT.656-like 像素流	30 fps, 640×480, MIPI byte clock 谐波
信道模型	像素 → byte clock 谐波 → IQ 基带	加性高斯噪声 + 多径
解调链	复数 IQ → 幅度 → 抽取	抽取因子 8
帧同步	自相关搜索 + 滞后阈值	与论文 § 4.2 对齐
重建质量	与源图像 SSIM	~ 0.98

输出 `simulation/output/:source_image.png`、`reconstructed.png`、`simulation_result.png`（三幅一组）。

B.2.2 HDMI TEMPEST 扩展（原创泛化验证）

文件 `simulation/hdmi_simulation.py`（423 行）证明：**论文方法不是 EM Eye 专用工具，而是通用 EM 侧信道重建平台。**

Table 26: EM Eye 与 HDMI TEMPEST 场景对比

参数	EM Eye 场景	HDMI TEMPEST 场景
帧率 / 像素时钟	30 fps / 12 MHz MIPI byte clk	60 fps / 148.5 MHz (1080p60)
同步信号 / 分辨率	隐式（行长度推断） / 640×480	显式 H/V_SYNC / 1080p → 160×90
重建 SSIM / Correlation	~ 0.98 / —	0.9907 / 0.9976
端到端运行时间	—	1.2 s

输出 `simulation/output/hdmi_simulation_result.png`。直接支撑本提案 Phase 4” 多模态侧信道” 路线图。

B.2.3 LDSDR → 主机 TCP 网络管线 demo

文件 `simulation/network_demo.py`（405 行）：Python 模拟 FPGA 加速器输出 + TCP 传输 + 主机重建，**主机侧代码全部预先验证完毕**，Phase 2 真硬件 bring-up 时只需把 Python mock 换成真 socket。

与 § B.5 PS 用户态 TCP forwarder 骨架协议兼容（同帧头格式 + 同 byte order），Phase 2 W2 即可对接。

B.3 FPGA 加速器 RTL 与单元测试

B.3.1 RTL 模块清单

Table 27: RTL 模块清单

文件	行数	功能	DSP/BRAM
fpga_accel/rtl/magnitude_jpl.v	117	JPL 近似幅度 $ I + jQ \approx \alpha \cdot \max + \beta \cdot \min$	0 / 0
fpga_accel/rtl/cic_decimator.v	86	1 阶 CIC boxcar 抽取 (8x)	0 / 0
fpga_accel/rtl/frame_sync.v	142	帧同步 FSM（平均 + 滞后阈值）	0 / 1
fpga_accel/rtl/emeye_accel_top.v	282	顶层 + 双通道 + AXI-Stream FIFO	0 / 0
RTL 小计	627		0 DSP

magnitude_jpl.v 核心是 JPL 系数 $0.375 = 1/4 + 1/8$ 推导，幅度计算可用 2 次右移 + 1 次加法完成，完全无乘法器：

```
1 // magnitude_jpl.v 核心片段(伪)
2 wire [W-1:0] max_ab = (abs_i > abs_q) ? abs_i : abs_q;
3 wire [W-1:0] min_ab = (abs_i > abs_q) ? abs_q : abs_i;
4 // alpha ~= 1.0, beta = 0.375 = 0x60 in Q8 -- 用移位实现
5 wire [W+1:0] mag = max_ab + (min_ab >> 2) + (min_ab >> 3);
```

B.3.2 单元测试结果（Icarus Verilog 13.0）

Table 28: 单元测试结果

Testbench	文件 / 用例	结果	关键指标
tb_magnitude_jpl	tb_magnitude_jpl.v(177) / 60	60/60 PASS	平均误差 4.29%，峰值 6.80%
tb_cic_decimator	tb_cic_decimator.v(222) / 11	11/11 PASS	抽取因子准确，无样本溢出
tb_frame_sync	tb_frame_sync.v(176) / 5	5/5 PASS	正确触发 frame_start, 正确忽略短 blanking
tb_emeye_accel	tb_emeye_accel.v(222) / 顶层	PASS	1156 AXI-Stream 输出，4 个 frame_starts，零样本丢失

tb_emeye_accel 在仿真期发现并修复了一个**真实 RTL bug**：顶层 round-robin 输出无缓冲导致样本丢失。修复方案是加 pending buffer + 优先级回退。这一条单独足以证明候选人不是“跑通即提交”。

B.3.3 设计推导文档

fpga_accel/doc/fpga_derivations.md (529 行) 系统记录 7 类公式推导: JPL 系数误差界; 1 阶 CIC sinc 频响零点 (1/2/3/4 MHz @ Fs=8M); 帧同步 FSM 滞后阈值; 流水线时延预算 (最优 7 cycle / 最坏 14 cycle); 资源预估 (~ 600 LUT / 476 FF / 1 BRAM / 0 DSP); 跨时钟域 metastability 风险; 7 个学长可能追问的 Q&A 自查清单 (Why JPL?, Why 1 阶 CIC?, Why no DSP? 等)。

B.4 Vivado 工程化与真目标 bitstream 生成

目标器件: **xc7z010c1g400-2** (LDSDR rev2.1 真硬件)。不是 PlutoSDR 衍生 z020, 候选人专门核对过 LDSDR 原理图。

B.4.1 完整流程时间线

Table 29: Vivado 流程时间线		
阶段	状态	时间戳
synth_2 (z010 license 获取)	[已完成]	2026-05-13 23:17
opt_design	[已完成]	DRC 0 errors
place_design / route_design	[已完成]	—
write_bitstream	[已完成]	2026-05-13 23:24, Bitgen Completed Successfully
bitstream 产物	bitstream/ldsd_r_2tr_emeye.bit	2.0 MB
MD5 (固定)	01a664a91e77f5477190d4f50a6de2a6	

全流程 **7 分钟**, 本地 Vivado 无 license 冲突跑完。

B.4.2 XC7Z010 资源利用率实测

Table 30: XC7Z010 资源利用率			
资源	已用 / 总量	占比	备注
Slice LUT	2,420 / 17,600	13.75%	86%+ 余量
LUT as Logic	2,116 / 17,600	12.02%	
LUT as Memory	304 / 6,000	5.07%	
Slice Register (FF)	4,074 / 35,200	11.57%	
F7 / F8 Mux	84 / 32	< 1 %	
DSP	0 / 80	0%	JPL 完全无乘法器
BRAM	1 / 60	1.67%	平均窗口环形缓冲

关键结论：Phase 3 多频段融合需要至多再加 3-4 路并行处理通道，当前 86%+ 资源余量完全 cover 得住。这是” 多频段融合可行” claim 的硬证据。

B.4.3 时序结果

Table 31: 时序结果

时钟域	WNS	状态	备注
clk_fpga_0 (8 MHz, em-eye_accel 域)	+3.05 ns	[已完成] 满足	候选人新加电路时序全部 clean
rx_clk → clk_fpga_0 (跨时钟域)	-2.985 ns	[部分完成] 123 failing	原 ad9361 模板就有的问题

跨时钟域 WNS 负值不是候选人 RTL 引入的，是 LDSDR_2TR 模板把 rx_clk 直接打到 AXI 寄存器读侧的历史遗留。Phase 1 W1 计划的缓解措施二选一：

- **方案 A:** set_false_path -from [get_clocks rx_clk] -to [get_clocks clk_fpga_0] + 加 2-FF 同步器
- **方案 B:** 在跨域路径上插 async FIFO (Xilinx FIFO Generator IP)

候选人评估认为方案 A 更轻量，因为 AXI 寄存器读侧本就只要求最终一致性。

B.4.4 Bitstream → BIN 后处理工具

文件 bitstream/bit_to_bin.py (53 行，纯 Python 无外部依赖)。实现：找到 Xilinx .bit 文件里的 sync word 0xAA995566；后面所有 word **32-bit byte swap** (Linux fpga_manager 接受 big-endian 字流)；输出 raw .bin 给 /sys/class/fpga_manager/fpga0/firmware。产物 bitstream/ldsd_2tr_emeye_safe.bin, MD5 b294f2a3ed77adffc3bebaadb6c4e538。

B.5 真 LDSDR 板烧录与 AD9361 RF 链路实测

这一节是本附录的” 杀手锏”：Phase 0 阶段就已经把 bitstream 真烧进 LDSDR, 并让 AD9361 在 EM Eye 论文真实频点上跑起来了。

B.5.1 板级环境

Table 32: 板级环境

项目	实测值
板卡	LDSDR rev2.1 (XC7Z010 + AD9361)
网络	千兆 GbE → 本机 LAN, IP 192.168.3.10
登录	SSH root/analog (沿用 PlutoSDR 默认凭据)
板上系统	Linux 5.15.0 + ARMv7l + PlutoSDR Rev.A 标准 rootfs
烧录接口	/sys/class/fpga_manager/fpga0/firmware (write .bin filename)

B.5.2 烧录验证 (2026-05-14 上午)

```
1 $ echo ldsdr_2tr_emeye_safe.bin > /sys/class/fpga_manager/fpga0/firmware
2 WRITE_OK
3 $ dmesg | tail -2
4 [ ... ] fpga_manager fpga0: writing ldsdr_2tr_emeye_safe.bin to Xilinx Zynq FPGA Manager
5 [ ... ] fpga_manager fpga0: state=operating
```

烧录后稳定性验证清单: FPGA Manager state = operating **[已完成]**; 千兆 MAC 没断, SSH 连接保持 **[已完成]**; 板子稳定 30+ 分钟无 kernel oops **[已完成]**; dmesg AD9361 错误零条 **[已完成]**。

B.5.3 AD9361 RF 链路验证 (204 MHz EM Eye 频点)

候选人没有停在” 烧录成功” 这一步, 而是继续把 AD9361 配到 EM Eye 论文方法关心的 byte-clock 谐波频段并真实接收 RF:

Table 33: AD9361 RF 链路参数

AD9361 参数	值	备注
ENSM mode	fdd	工作模式
默认 / 配置后 RX_LO	2.4 GHz / 204 MHz	EM Eye byte-clock 谐波
采样率 SR	8 MSPS	与 § B.2 CIC 抽取一致
RX Gain	50 dB	manual gain control
RSSI	93.75 dB	真实 RF 接收信号强度

IIO buffer 采集 **16 KB 真实 IQ 数据** (signed 12-bit ADC), 前 16 字节例:

```
1 f0ff d5ff e4ff ffff ebff 1f00 ecff e1ff ...
```

非零, 典型空气接收 baseline 噪声 + 信号 (signed 12-bit little-endian: 0xffff0 → −16, 0xffd5 → −43, 等等)。这意味着 RX path 是真的导通的, 不是空采。工具链全部用 iio_attr

+ sysfs 直接读写, 无需 libiiio C API 介入。

B.5.4 这一步对提案的意义

把这一步在提案阶段做完, 意味着 **Phase 1 W1 的硬件 bring-up 风险被前置消除**: LDSDR 进 lab 当天就可直接进入 Phase 1 Day 3 (emeye_accel IQ tap 接线), 省 1-2 周。

B.6 Phase 2 准备文档 (提前完成)

为让 Phase 2 不在文档阶段卡壳, 候选人已写完两份 $451 + 251 + 394 = 1,096$ 行工程预案。

B.6.1 Phase 2 IQ Tap 方案

fpga_accel/doc/phase2_iq_tap.md (451 行):

- BD (Block Design) 中把 axi_ad9361 ADC AXI-Stream tap 到 emeye_accel_top 的两套方案对比:
 - **方案 A** (顶层手动接): 优点直观, 缺点改顶层 verilog 工程文件混乱
 - **方案 B** (BD 内 IP block 包装): 优点工程整洁, 缺点要写 IP packaging。候选人推荐方案 B
- **5 项待验证清单** (Day 1-2 必做): 时钟域、stream 位宽、tready 反压、空 idle 处理、reset 序列
- Phase 2 第一周 **Day by Day 任务拆解** (D1: tap → D2: 单通 → D3: 双通 → D4: 同步触发 → D5: 联调)

B.6.2 Phase 2 PS 用户态 TCP Forwarder

fpga_accel/doc/phase2_tcp_forwarder.md (251 行) + phase2_tcp_forwarder.c (394 行 C 骨架):

- **AXI-DMA S2MM 寄存器**全部标注 Xilinx PG021 出处 (MM2S_DMACR / SA / LENGTH / S2MM_DMASR 等)
- 关键设计点: **UIO + mmap** 用户态访问 AXI 寄存器 (不写 kernel driver); **ping-pong buffer** (2×4MB) 避免 DMA 等 socket; **TCP_NODELAY + SO_SNDBUF=4MB** 优化吞吐; 跟 simulation/network_demo.py 客户端协议兼容 (同 32-byte 帧头 + little-endian payload)

```
1 // AXI-DMA S2MM 寄存器 offset (PG021 §2.2)
2 #define S2MM_DMACR      0x30
3 #define S2MM_DMASR      0x34
```

```
4 #define S2MM_DA      0x48
5 #define S2MM_LENGTH  0x58
6
7 // ping-pong DMA buffer
8 static uint8_t *buf[2]; // 2 x 4MB, bus-aligned
9 static int active = 0;
10
11 void dma_kick(int idx) {
12     write32(s2mm_base + S2MM_DA, bus_addr[idx]);
13     write32(s2mm_base + S2MM_LENGTH, BUF_LEN);
14 }
```

Phase 2 W2 主机侧只要把 `simulation/network_demo.py` 的 mock socket 接到这个 forwarder，管线就闭环。

B.7 工作量与产物清单

Table 34: 产物清单

类别	文件	行数 / 大小	状态
仿真	simulation/emeye_simulation.py	501 行	[已完成]
	simulation/hdmi_simulation.py	423 行	[已完成]
	simulation/network_demo.py	405 行	[已完成]
	simulation/output/*.png	8 张图	[已完成]
RTL 设计	fpga_accel/rtl/magnitude_jpl.v	117 行	[已完成]
	fpga_accel/rtl/cic_decimator.v	86 行	[已完成]
	fpga_accel/rtl/frame_sync.v	142 行	[已完成]
	fpga_accel/rtl/emeye_accel_top.v	282 行	[已完成]
Testbench	tb_magnitude_jpl.v	177 行	[已完成] 60/60 PASS
	tb_cic_decimator.v	222 行	[已完成] 11/11 PASS
	tb_frame_sync.v	176 行	[已完成] 5/5 PASS
	tb_emeye_accel.v	222 行	[已完成] PASS
设计文档	fpga_derivations.md	529 行	[已完成]
	phase2_iq_tap.md	451 行	[已完成]
	phase2_tcp_forwarder.md	251 行	[已完成]
	phase2_tcp_forwarder.c（骨架）	394 行	[部分完成]
Bitstream	ldsdr_2tr_emeye.bit	2.0 MB, MD5 01a664a9...	[已完成]
	ldsdr_2tr_emeye_safe.bin	2.0 MB, MD5 b294f2a3...	[已完成]
	bit_to_bin.py	53 行	[已完成]
总计	工程文件 ~ 20 份	~ 6,000 行	

状态分级：[已完成] 已完成（代码存在、可运行/可综合、有可重现实测）；[部分完成] 部分完成（骨架/接口/方案已定，Phase 1-2 W1 内完成最后接线）；[计划中] Phase 1 计划（尚未动工）。

B.8 这些工作支撑的提案 claim 验证

Table 35: 提案 claim 支撑证据

提案 claim	支撑证据	证据强度
Ch2 § 2.3 CT 选型 + 多频段融合可行	§ B.3.2 LUT 13.75%, Phase 3 86% 余量	硬实测
Ch2 § 2.4 加速器纯整数 + 零 DSP	§ B.2.1 magnitude_jpl 仅移位 + 加 + § B.3.2 DSP = 0	硬实测
Ch2 § 2.5 跨时钟域风险已识别 + 缓解	§ B.3.3 WNS -2.985 ns + Phase 1 W1 双方案	硬实测 + 明确计划
Ch2 § 2.6 JPL 误差在可接受区间	§ B.2.2 平均 4.29% / 峰值 6.80%	硬实测
Ch3 § 3.1 EM Eye 论文方法已掌握	§ B.1.1 Python SSIM 0.98	硬实测
Ch3 § 3.4 平台可泛化到 HDMI TEMPEST	§ B.1.2 HDMI SSIM 0.9907 / Corr 0.9976	硬实测
Ch3 § 3.5 LDSDR 已可控, Phase 1 风险低	§ B.4 真板 SSH + 烧录 + RSSI 93.75 dB	硬实测
Ch3 § 3.6 AD9361 可调到 EM Eye 频段	§ B.4.3 RX_LO 204 MHz + 16 KB IQ	硬实测
Ch4 § 4.1 网络管线主机侧无 blocker	§ B.1.3 network_demo + § B.5.2 PS 骨架	硬实测 + 骨架就绪
Ch4 § 4.2 Phase 2 Day-by-Day 不卡壳	§ B.5.1 IQ tap 方案 + 5 项待验证清单	方案就绪

B.9 小结

本提案不是规划书，是已经动工的工程报告。Phase 0 关键工程风险（论文方法理解、RTL 可综合性、目标器件资源容量、真板可控性、RF 链路在论文频点的可用性、Phase 2 主机管线协议）在提案提交之前已被逐一前置消除。

候选人请求 RA 录用后，Phase 1 W1 第 1 天可以直接进入 emeye_accel 与 axi_ad9361 IQ tap 的真板联调，而不是再花 1-2 周做 bring-up。

C 风险与未决问题清单

本附录诚实列出 Phase 0 决策门之前尚未排除的工程风险。每项均给出严重程度、缓解措施、与 Go/No-Go 关联。

Table 36: Phase 0 前 10 条工程风险清单

#	风险描述	严重	缓解措施	决策点
1	电源线 100 MHz–1 GHz 传导衰减未知, 实测前估 40–60 dB, 超 60 dB 拖垮 SNR	高	Phase 0 W2 LISN + 频谱仪实测; LNA +28 dB 缓冲; 退路近场探头补充	Go/No-Go #1
2	铁氧体磁芯 CT 在 > 500 MHz 段磁导率下降, 带宽不足	中	主选 Tekbox TBCP2-1000 (实测 1 GHz); 辅路电容耦合补 > 500 MHz	Phase 1 W3
3	COTS 设备差异: Table II 12 台未必每台电源线泄漏强	中	Phase 0 W3 优先复现 RPi V1; Phase 2 扫描 Wyze/Dafang 等 5 台	Go/No-Go #2
4	LDSDR/Pluto 千兆 Eth UDP/IIO 在持续 30 MSPS 下可能丢包	低	候选人 OFDM+LDPC BER=0 经验; 千兆余量 25×; 退路 v1 走 8 MSPS, v2 板上加速	Phase 1 W4
5	AD9363 → AD9361 解锁固件偶尔失效	低	已验证 LDSDR rev2.1: RX_LO 204 MHz · RSSI 93.75 dB · 16 KB IQ (详见附录 B)	N/A
6	EMC Class B + IEC 61010 安全合规: 市电耦合涉及隔离与浪涌防护	中	Ch2 § 2.4 GDT+MOV+ 共模扼流 +TVS+LC HPF 五级链; Phase 1 W2 高压浪涌实测	Phase 1 W2
7	真 IQ tap → emeye_accel 跨时钟域 (adc_clk 100 MHz → emeye_clk 8 MHz)	中	已生成 idle bitstream 验证综合通过; 附录 B § B.5 已起草跨域方案	Phase 1 W1
8	Vivado 实现 rx_clk → AXI 跨时钟域 WNS −2.985 ns (原 ad9361 模板已有)	低	set_false_path 或 async FIFO 修复, 与 emeye_accel 无关	Phase 1 W1
9	ADALM-Pluto / LDSDR 供应链: AD9361 国内供应偶尔受限	低	候选人 BYO LDSDR rev2.1, 无需采购	N/A
10	PDF 最终交付: 目标 25–30 页 + 完整插图	低	已经 1000+ 行 markdown, 本周末追加 4 张系统框图 + 2 张测试图	2026-05-17

Go/No-Go #1 触发条件 Phase 0 W2 末若 LISN 实测电源线在 100 MHz–1 GHz 段耦合衰减 > 65 dB, 则:

- 路线 A: 申请实验室更高增益 LNA (40–60 dB, 单级 NF < 2 dB)
- 路线 B: 重新评估 EM Eye 场景, 先聚焦近场 + 短电源线段 (< 2 m)

Go/No-Go #2 触发条件 Phase 0 W3 末若 RPi V1 在隔离变压器后端电源线上 SNR < 15 dB, 则:

- 路线 A: 换 DUT (选 Wyze Cam Pan / Dafang 1080P 等 Table II 泄漏更强的)
- 路线 B: 增加被动滤波器组 (BPF SAW + 模拟下变频) 前置 LDSDR

结语

6 个月承诺: 候选人保证 6 个月期间全职投入, 每周 GitHub commit 节奏, 每月一次实验室进度汇报, 每 phase 末由 PI / Co-PI 评估通过后才进入下一 phase。

12 个月技术支持窗口期：所有源码与实测数据将作为开源资产留在实验室仓库，即使 Phase 3 由后继者完成，本人也将提供 12 个月的技术支持窗口期。

致谢：感谢 Long Y. et al. (NDSS 2024) 提供的 EM Eye 论文方法，其精巧的”自相关 30 Hz 帧同步 + amplitude reshape”算法是本提案的科学基础。本提案在不改变其核心算法的前提下，将其物理通道从空中辐射换成电源线传导，并通过 BYO 硬件 + 6 个月工程冲刺将其工程化为一台可重复部署的实验设备。