

电源线侧信道采集设备

设计提案

Power-Line Side-Channel Acquisition Device
Design Proposal v1.0

将 EM Eye 攻击从空中辐射通道延伸至电源线传导通道

申请人 胡晔
文档日期 2026 年 5 月 14 日
GitHub <https://github.com/stongry/powerline-emeye-proposal>
版本 v1.0 (LaTeX 终稿)

Contents

摘要	3
Pre-Phase 0 已完成工作速览	3
1 总体形态、尺寸与系统框图	4
1.1 形态决策与 Phase 2 演进	4
1.2 尺寸预算	4
1.3 系统总框图	5
2 电源线高频泄漏耦合与提取	5
2.1 物理机制	5
2.2 耦合方式权衡与选定架构	6
2.3 保护与工频隔离链	6
3 模拟前端设计	6
3.1 LNA 实测一句话 + 链路预算	6
3.2 PCB 与屏蔽	7
4 数据采集与无线传输	7
4.1 SDR 选型: LDSDR 7010 rev2.1	7
4.2 采样策略 + 传输方案 + 主控决策	7
4.3 板上 FPGA 加速路线图 (Phase 2)	8
5 主要器件选型 BOM	8
6 整体成本估算与交付计划	9
6.1 Phase 0/1/2 工时 + Gantt + 总预算	9
A 已有工作与能力支撑	10
B Pre-Phase 0 已完成工作 (2026-05-12 至 2026-05-14)	11
B.1 Vivado 实现: RTL + 综合 + bitstream (真目标)	11
B.2 板上实测: 真 LDSDR 烧录 + AD9361 RF 链路	12
B.3 仿真与产物清单	12
B.4 真实 HDMI TEMPEST 信号实测与图像重建 (2026-05-14 当日完成)	12
C 风险与未决问题清单 + Go/No-Go	14

摘要

核心论点

CMOS 图像传感器及 MIPI 总线在工作时产生的高频电磁辐射，以共模电流的形式沿电源线传导，在远离目标设备的电源插座、电源排插甚至建筑配电网的任意一点都可被拾取，将 EM Eye 风险从”近场 5 米”扩展到”配电网任意位置数十米”。

Table 1: 六项核心计划一览

维度	决策
形态	便携集成式 (150 × 80 × 50 mm)，BYO LDSDR 7010 模块，Phase 2 演进插头式
耦合	近场磁探头 (贴片式，柔性，PhD 建议方案，最大尺寸可至 SDR 同大) + HV 电容辅路 (覆盖 > 500 MHz)
模拟前端	我方 BYO 自制 ERA-4SM+ × 2 级联 LNA (VNA 实测 +28 dB @ 100 MHz)
采集	LDSDR 7010 (AD9363 → AD9361 解锁，70 MHz ~6 GHz，12-bit IQ × 2 RX，30 MSPS)
传输	LDSDR 千兆以太网原始 IQ 直传 → Radxa Cubie A7Z 板载主机；Phase 2 板上 emeye_accel 加速后 32 Mbps 解调流
主控	重建主机使用 Radxa Cubie A7Z (Allwinner A733 八核：2×A76 + 6×A55 + 3 TOPS NPU，65×30 mm)；LDSDR 板内 Zynq-7010 PS 仅做 IQ 数据转发，不外接 RPi CM4

已有成果：我方已在 Pluto Zynq-7010 平台完成 OFDM + LDPC 全链路 HDL 收发机 (BER = 0 板级验证 [已完成])，并在 Pre-Phase 0 阶段完成 RTL 设计、单元测试、Vivado 实现、真硬件 bitstream 烧录与 RF 链路实测 (详见附录 B)。

交付计划 (6 个月，1 RA 全职)：Phase 0 (3 周) LISN + RPi V1 复现 EM Eye + 电源线传导验证 → Go/No-Go 决策门；Phase 1 (3 个月) 耦合网络 + 模拟前端 + 集成原型；Phase 2 (2 个月) 板上 FPGA emeye_accel 加速 + 多设备验证 + 终版报告。

预算概要：硬件 + NRE 采购合计 ≈ ¥ 10,500 (BYO 资产估值 15–20 k 不计；实验室借用 Tekbox CT/VNA/频谱仪/LISN)；不含人力。

Pre-Phase 0 已完成工作速览

PhD 提出的核心可行性问题——”用 SDR 捕获并重建 HDMI 屏幕内容”——本提案已推进 70% 以上：仿真链路打通、RTL 综合并烧入真 LDSDR rev2.1、AD9361 RF 接收实测均已完成；剩余 30% 是真机 HDMI 设备 EM 信号采集 + 重建图像还原 (Phase 0 W2 完成)。表 2 列出已落地的可复现产物。

Table 2: Pre-Phase 0 已完成工作 (2026-05-12 至 2026-05-14)

类别	产物 & 关键数字	状态
Python 仿真	EM Eye + HDMI TEMPEST 双场景，SSIM 0.98 / 0.99，1.2 s 运行	[已完成]
Verilog RTL	4 模块 + 4 testbench 全 PASS，1156 输出 0 丢样	[已完成]
Vivado 流程	xc7z010clg400-2 真目标 synth + impl + bitstream (2.0 MB)	[已完成]
真硬件烧录	LDSDR rev2.1 fpga_manager 烧.bin 成功，FPGA Manager operating	[已完成]
RF 链路实测	RX_LO 204 MHz，RSSI 93.75 dB，16 KB IQ 真实采集	[已完成]
BD 改造	ad9361_phy_0 ADC 端口暴露 + GPIO_I 反馈通路	[已完成]
Phase 2 草稿	BD tap + AXI-DMA + PS TCP forwarder 1,096 行文档 & C 代码	[已完成]

GitHub: <https://github.com/stongry/powerline-emeye-proposal>

1 总体形态、尺寸与系统框图

1.1 形态决策与 Phase 2 演进

约束：设备最大尺寸 $\leq 150 \times 80 \times 50\text{ mm}$ 。锁定 **Route A 便携集成式**为 Phase 1 主交付形态，Route B 插头适配式作为 Phase 2 演进方向。

Table 3: Route A vs Route B 形态对比 + Phase 2 演进

维度	Route A 便携集成式（Phase 1）	Route B 插头适配式（Phase 2）
供电 / 与市电关系	USB-C 5 V；电气完全隔离（仅 CT 磁耦合）	内含 AC-DC，直插市电
触电风险 / 安规	归零；无强制认证	高；需 IEC 61010 + EMC Class B 认证
保护链复杂度	基础防触电 + DC 隔直（~ ¥ 6）	全套 GDT/MOV/共模扼流/TVS（~ ¥ 80+）
BOM 净成本	~ ¥820	~ ¥1,300+
开发周期	3 周 Phase 0 + 12 周 Phase 1	+ 4 周安规认证准备
Phase 2 演进步骤	—	AC-DC（2w）+ 保护链（1w）+ 自制小 CT（3w） + 6 层 PCB（2w）+ EMC 预测（1w）

选定 Route A 理由： (1) 整机与市电零电气连接，触电风险归零； (2) Phase 1 三个月可出原型； (3) USB 供电覆盖实验室与现场便携。Phase 2 总工时约 9 周，在 8 周（W17–W24）预算内紧凑可行。

1.2 尺寸预算

实测主要模块物理尺寸如表 4。BYO LDSDR、LNA、Cubie A7Z 三块板可**多层堆叠**于同一壳内（LNA 与 A7Z 均小于 LDSDR 占地面积，可直接叠加于其上方/下方），整机外壳目标 $105 \times 65 \times 35\text{ mm}$ 。

Table 4: Route A 内部模块实测尺寸与堆叠策略

模块	实测尺寸 (mm)	堆叠/放置策略
LDSDR 7010 rev2.1 SOM	$101 \times 61.8 \times 11$	底层基板（BYO，最大占地）
ERA-4SM+ $\times 2$ LNA 模块	$62 \times 24.3 \times 6.5$	叠于 LDSDR 之上（覆盖约 25% 面积）
Radxa Cubie A7Z 主控板	$65 \times 30 \times 10$	叠于 LDSDR 之上（与 LNA 并列，剩余空间）
近场磁探头（贴片式，外挂）	$\leq 101 \times 61.8 \times 2$	柔性贴片，尺寸最大可与 SDR 同（与 PhD 沟通确认）
滤波 + 隔离链	集成于 LDSDR 输入侧前级小板	SMA 同轴接入，不占主壳
USB-C + LDO 电源	$30 \times 20 \times 6$	侧边布局
Ethernet 输出 RJ45	$16 \times 13 \times 6$	A7Z 主控板载，不重复占位

1.3 系统总框图

Table 5: 8 模块功能链（耦合 → 保护 → 滤波 → 放大 → 采集 → 转发 → 重建 → 传输）

#	模块	型号/配置	数据率
1	耦合	近场磁探头（贴片式，PhD 建议方案，柔性可定制，最大尺寸至 SDR 同大）；L+N 同向穿芯，DM 抑制 30–40 dB	—
2	保护	基础防触电（SMA 入口 + 铜罩接地）+ Murata NP0 1 nF DC 隔直；磁探头非接触式，无需 TVS/GDT/MOV 复杂浪涌链	—
3	滤波	三段可选：(a) 自制无源带通滤波器 [已完成] ；(b) 购买的 SAW 石英射频专用滤波器；(c) AD9361 内嵌 FPGA 数字滤波（已验证最大约 56 MHz 瞬时带宽 [已完成] ）	—
4	放大	BYO ERA-4SM+ ×2, +28 dB @ 100 MHz 实测 [已完成]	—
5	采集	LDSDR 7010 rev2.1, 70 MHz–6 GHz, 12-bit IQ, 2 RX 并行	双 RX 384 Mbps
6	IQ 转发	LDSDR 板内 Zynq-7010 PS Linux: 从 PL emeye_accel 取流 → 千兆 Eth 转发, 零图像处理	32 Mbps
7	重建主机	Radxa Cubie A7Z (A733 八核 + 3 TOPS NPU): IQ → magnitude → reshape → 帧重建；NPU 可加载 SSIM/超分模型	帧流 ~ 30 fps
8	传输	A7Z → PC (USB CDC 或 Wi-Fi 6 板载)；现场调试经 micro-HDMI 直出	—

2 电源线高频泄漏耦合与提取

2.1 物理机制

EM Eye 论文 § III: MIPI CSI-2 串行链路传输 sub-ns 边沿的高速数据，数据信号耦合到外围金属结构，连接电缆本身成为非预期发射天线。物理过程三阶段：(1) **源**：MIPI CSI-2 D-PHY 以 byte clock (RPI V1 51 MHz) 切换差分对， $dV/dt \sim 1 \text{ V/ns}$ → 共模电感耦合产生共模电流；(2) **传播**：共模电流沿数据线 → 主板地参考 → PCB 寄生电容 → 稳压模块寄生回路 → 外部电源线 (L+N+PE)；(3) **泄漏频段**：byte clock 谐波富集，典型 100 MHz–1 GHz 段，与论文 Table II 12 款 COTS 设备 (155–1740 MHz) 一致。

电源线作为“非预期传输天线”延伸的依据：电源线在 100 MHz–1 GHz 段电气长度远大于 $1/4$ 波长 (0.5 m 线在 500 MHz 处 $\approx 0.83\lambda$) 表现为分布参数传输线；EMC Class B 电源滤波器典型工作到 30 MHz 即截止；100 MHz 以上设备内部 X1/Y2 安全电容失效，共模电流进入外部电源线。

Table 6: 电源线传导泄漏数量级估算

参数	数值（粗估）	来源
RPI V1 MIPI byte clock	51 MHz	论文 Table II
主泄漏频点 (204 / 255 MHz)	byte clock 的 4 倍 / 5 倍谐波	论文 Table II
估算 CM 电流 I_{CM}	1–10 μA (无实测，待 Phase 0 校准)	网络资料 + 论文空气场强 –80 dBm 类比
经磁探头二次侧电压	量级 ~ mV	数量级估计，未实测
等效功率 @ 50 Ω	–77 ~ –57 dBm	推算，未实测

说明：上表数据均为基于论文与公开资料的**初步估计**，未做板级实测。 I_{CM} 与磁探头耦合效率的真实绝对值需要 Phase 0 W1 用频谱仪 + 参考探头校准后给出。

2.2 耦合方式权衡与选定架构

Table 7: 耦合方式权衡 + 选择

方式	频响 & 隔离	体积	安全	选择
近场磁探头 (贴片式, PhD 建议)	1 MHz – 数 GHz, 磁耦合电气完全隔离	柔性贴片 $\leq 101 \times 62 \times 2$ mm	高	主路
微型 LISN (TBL5016-1)	9 kHz – 30 MHz, 自带隔离	150 × 100 × 80 mm	标准	否决
宽带 CT (Tekbox TBCP2-1000)	100 kHz – 1 GHz, ± 2 dB	OD ≈ 100 mm 夹式	高	Phase 0 校准基准

选定架构：PhD 建议的近场磁探头作为主路（柔性贴片，最大 $101 \times 62 \times 2$ mm），输出经 LNA 放大后送 LDSDR 采集；前端滤波采用三段可选组合（自制无源带通 + 购买的 SAW 石英射频滤波器 + AD9361 内嵌 FPGA 数字滤波，详见 § 2.4）。链路无需双路融合或多频段相干合成——磁探头单通道足以覆盖目标频段。Phase 0 第 1 周用 Tekbox TBCP2-1000 商用 CT 做注入校准基准，确认探头耦合效率与 NIST 可追溯量级一致后即可。

2.3 保护与工频隔离链

近场磁探头本身不接触市电导体，仅磁耦合采集，无电气连接，因此不需要 GDT/MOV/共模扼流/光耦那一套复杂的市电保护链。前端只需基础防触电与 RF 走线保护：

Table 8: 前端保护与滤波（近场磁探头输出 → LNA 输入）

级	元件 / 配置	关键参数
入口	SMA 母座 + RG-316 < 20 cm 同轴 + 铜罩单点接地	50 Ω ，防机械意外接触
DC 隔直	Murata GRM18 NP0 1 nF/100 V	阻断万一接触到外部直流偏置
滤波 (a)	自制无源带通滤波器 [已完成]	已实现，覆盖目标谐波频段
滤波 (b)	购买的 SAW 石英射频专用滤波器	中心频点专用，带宽窄、抑制深
滤波 (c)	AD9361 内嵌 FPGA 数字滤波 [已完成]	已验证，单通道最大约 56 MHz 瞬时带宽
LNA	自制 ERA-4SM+ $\times 2$ 级联板 [已完成]	VNA 实测 +28 dB @ 100 MHz

3 模拟前端设计

3.1 LNA 实测一句话 + 链路预算

我方 BYO ERA-4SM+ $\times 2$ 级联 LNA 模块 **[已完成]**：VNA 实测 +28 dB @ 100 MHz, 5.6 MHz – 3 GHz ± 3 dB, NF 2.5 dB（典型）/级联 ~ 3.5 dB, P1dB +15 dBm, 5 V @ 120 mA USB-C 直供, 50 × 30 × 12 mm 含 SMA + 屏蔽腔。论文 Foresight FST-RFAMP06 单级 40 dB, 差 12 dB 由 AD9363 内部 LNA + IF VGA（最高 30 dB）弥补。

Table 9: 链路预算粗估（目标频段 200 MHz，参考论文 + 我方 LNA 实测）

节点	信号 (dBm)	噪底 (dBm/Hz)	累计增益 (dB)	累计 NF (dB)
(1) DUT MIPI 谐波辐射源	—	—	—	—
(2) 近场磁探头输出	~ -77 (粗估)	-174	~ -20	20
(3) DC 隔直 + 滤波输出	-78	-174	-21	21
(4) ERA-4SM+ 第 1 级输出 [已完成]	-64	-171	-7	3.5 (主导)
(5) ERA-4SM+ 第 2 级输出 [已完成]	-50	-167	+7	3.6
(6) LDSDR AD9363 入口	-50	-167	+7	3.6
(7) AD9361 内置 LNA + IF VGA(+30 dB)	-23	-140	+34	3.6
(8) ADC 输出动态范围	-33 dBFS	—	—	—

SNR 估算: 信号 -77 dBm 经探头 + 滤波 $\rightarrow -97$ dBm, 加我方自制 LNA +28 dB **[已完成]** $\rightarrow -69$ dBm @ LDSDR 输入, 加 AD9361 内置 LNA + IF VGA +30 dB $\rightarrow -39$ dBm @ ADC, 噪底折算 ~ -108 dBm (8 MSPS 工作带宽), $\text{SNR} \approx 39$ dB. 经与 PhD 交流: **自制 ERA-4SM+ $\times 2$ 已足够**, 无需追加第三级放大器; AD9361 内置 LNA 提供额外 30 dB 增益且 NF ~ 3.6 dB 可控, 链路已留有充分余量。

3.2 PCB 与屏蔽

4 层 PCB 叠层, L1 RF 信号顶层 (RO4350B 局部 $\epsilon_r = 3.66$ 50 Ω 微带 30 mil) / L2 完整接地平面 / L3 电源平面分模拟数字星形互连 / L4 数字控制; LNA 单独铜罩屏蔽腔避免反馈振荡; 模拟/数字地通过单 0 Ω 跳线 (Star Ground); 铝合金外壳 + 铜罩屏蔽效能 40–60 dB @ 1 GHz。

4 数据采集与无线传输

4.1 SDR 选型: LDSDR 7010 rev2.1

我方 BYO LDSDR 7010 rev2.1 **[已完成]** (取代原计划 ADALM-Pluto)。

Table 10: LDSDR vs 标准 ADALM-Pluto 对比

项	LDSDR 7010 (选定)	ADALM-Pluto	差异
主芯片 / RF	XC7Z010 / AD9363(70M–6G)	同	—
DDR3	512 MB	256 MB	2 倍 IQ 缓冲
网络接口	千兆 Ethernet + USB OTG	仅 USB 2.0	关键差异化
RF 端口	2 TX + 2 RX (2T2R)	1 TX + 1 RX	双 RX 通道
启动	TF 卡 + 32 MB QSPI Flash	内嵌 Flash	调试方便
我方持有	[已完成] BYO, 已跑 OFDM + LDPC	不持有	零启动成本

已实现的工作: LDSDR 同款 Zynq-7010 上已完成 OFDM + LDPC 完整 HDL 收发机 BER = 0 **[已完成]**。直接复用 Buildroot rootfs + iio_attr + Vivado 工程结构 + AXI-Stream/AXI-Lite/IRQ 框架。**当前正在做的:** 经与 PhD 交流后, 正在基于本 SDR 复现”采集 HDMI 屏幕电磁泄漏 + 重建屏幕图像”完整链路 (仿真 + RTL + 板烧已完成, 详见附录 B)。

4.2 采样策略 + 传输方案 + 主控决策

对齐论文基线 $f_s = 8$ MSPS IQ, 中心频率锁定在 MIPI byte clock 谐波。

Table 11: Phase 0 主目标频点（数据来源：EM Eye 论文 Table II + 公开网络资料，未板级实测）

DUT	byte clock (MHz)	目标 LO (MHz)	论文 SSIM
Raspberry Pi V1（论文同款）	51	204 (4x) / 255 (5x)	0.55 / 0.61
Wyze Cam Pan 2	222.5	890 (4x)	0.42
Xiaomi Dafang	80.5	322 / 890	0.39
360 行车记录仪 M320	112.5	450	0.37
Google Pixel 3（对照）	128.75	515	0.34

Table 12: 传输方案与主控对比（v1 千兆 IQ vs v2 板上加速；LDSDR PS vs RPi CM4）

方案	数据率	延迟	选择	备注
v1 千兆 Eth 原始 IQ 直传	双 384 Mbps	100 ms+	Phase 1	PC GPU 跑 pix2pix；占千兆 ~ 48%
v2 板上 emeye_accel + 8-bit 流	双 64 Mbps	< 10 ms	Phase 2	12 倍压缩；千兆占用 → 4%
WiFi 6 / USB 2.0 OTG	—	—	否决	抖动 / 带宽不足
LDSDR Zynq-7010 PS（仅 IQ 转发）	—	5 s 启动	选定	我方 BSP 经验，iio_attr 直接配 AD9361
Cubie A7Z（A733 + NPU，重建主机）	—	5 s 启动	选定	65×30 mm，3 TOPS NPU，承担 magnitude / reshape / 帧重建
RPi CM4 8 GB 外接	—	25 s 启动	取消	被 A7Z 替代

软件栈：LDSDR PS 端（Buildroot Linux 5.15）iio_attr 配 AD9361，libiio + 千兆 socket 把 IQ 推到 Cubie A7Z；A7Z 端接收双 RX IQ → 频点跟踪 + AGC → 幅度解调 + 30 Hz 自相关 → Tf/Tr 估计 → 像素重排（NPU 可加载 SSIM/超分模型）。

4.3 板上 FPGA 加速路线图（Phase 2）

Table 13: 板上加速器子模块清单（Phase 2 emeye_accel）

模块	功能	资源	状态
magnitude_cordic	$ I + jQ $ CORDIC 整数幅度	< 5 % LUT	[已完成]
autocorr_30hz	30 Hz 自相关 + 峰值检测	8 % LUT + 32 KB BRAM	RTL ok
decimator_8m	56 → 8 MSPS 抽取 + AAF	12 % LUT + 4 DSP	[已完成]
iq_to_8bit	12-bit IQ → 8-bit 解调流	< 2 % LUT	[已完成]
axi_dma_streaming	PL → PS Linux 内核 DMA	< 5 % LUT	[部分完成]

预期效果：输出数据率 192 → 32 Mbps（12 倍压缩）；端到端延迟 100 ms → < 10 ms；千兆占用 48 % → 4 %。emeye_accel RTL 首版 Vivado 工程仿真通过 **[已完成]**（详见附录 B）。

5 主要器件选型 BOM

完整 BOM 见表 14，涵盖 Route A Phase 1 单台原型所需全部器件。**BYO** 标注的元素不计入 BOM 成本。

Table 14: Route A Phase 1 完整 BOM

#	模块	主选型号 / 替代	单价 (¥)	采购渠道 / 备注
1	耦合主路	近场磁探头 (贴片式柔性, PhD 建议)	200	嘉立创/淘宝定制 PCB 单层线圈板, 自加工
2	耦合校准基准	Tekbox TBCP2-1000 商用 CT	0	实验室借用, 仅 Phase 0 W1 校准用
3	DC 隔直	Murata GRM18 NP0 1 nF/100 V ×2	6	淘宝 (NP0 ±30 ppm)
4	自制无源带通滤波器 [已完成]	我方已实现	0	已有成果, 零额外采购
5	SAW 石英射频专用滤波器	Murata SAFEB/SAFFB 系列	120	嘉立创/淘宝 (中心频点定制)
6	LNA 主放大 [已完成]	自制 ERA-4SM+ ×2 级联	0	BYO (VNA 实测 +28 dB)
7	SDR [已完成]	LDSDR 7010 rev2.1	0	BYO (千兆 Eth + 2 RX)
8	主控 / 重建主机	Radxa Cubie A7Z (A733 + 3 TOPS NPU)	600	Radxa 官方店 / 淘宝 (4 GB 版)
9	电源模拟 LDO	TI TPS7A47	20	嘉立创
10	电源数字开关	TI TPS54320	15	嘉立创
11	USB-C 输入 + ESD	MAX14778 + ESD7104	30	淘宝
12	PCB 集成板	4 层 105 × 65 mm (RO4350B 局部)	350	嘉立创打样, 小批量 5 块含贴片
13	接插件 + 屏蔽	SMA ×2 + RJ45 + USB-C + 铜罩	50	嘉立创/淘宝
14	网线 + 调试线	CAT6 1 m + USB-A/C	15	淘宝
15	外壳 Phase 1	3D 打印 ABS, 105×65×35 mm	120	嘉立创 3D 打印服务
16	外壳 Phase 2	CNC 铝合金 + EMI 衬垫	800	Phase 2 演进至插头形态
借用实验室设备 (不计预算)				频谱仪、VNA、LISN、Tekbox CT、隔离变压器

Table 15: Phase 1 BOM 净成本汇总

类别	金额 (¥)	备注
自制磁探头 + DC 隔直 + 滤波	326	嘉立创/淘宝定制 + 我方已有滤波器
LNA + SDR (BYO)	0	我方 BYO, 已实测验证
Cubie A7Z 主控	600	重建主机 + NPU
电源 + USB-C + ESD	65	嘉立创/淘宝
PCB + 接插件 + 网线 + 外壳	535	嘉立创打样 + 3D 打印
Phase 1 BOM 合计	1,526	完整 Phase 1 工程原型采购成本

6 整体成本估算与交付计划

6.1 Phase 0/1/2 工时 + Gantt + 总预算

6 个月工程交付计划:

Table 16: Gantt 表与关键里程碑 (W1-W24)

阶段	周次	关键工作
Phase 0	W1-W3	实验室 Tekbox CT 标定 + RPi V1 复现 + COTS 设备扫描 + Go/No-Go 决策门
Phase 1a	W4-W7	模拟前端板设计 + 嘉立创 PCB 打样 v1 + 自制磁探头 + LNA/滤波链联调
Phase 1b	W8-W11	LDSDR Buildroot rootfs + Cubie A7Z 重建主机集成 + emeye 算法 Python
Phase 1c	W12-W14	PCB 打样 v2 + 3D 外壳 + 整机堆叠集成 + 多 DUT 验证
Phase 1d	W15	Phase 1 评审, 出 v1 完整工程原型
Phase 2a	W16-W19	emeye_accel RTL 板上集成 + PS-PL 联调 (沿用 OFDM 工程经验)
Phase 2b	W20-W22	6 层集成 PCB + CNC 外壳 + 自制小型化磁探头优化
Phase 2c	W23-W24	多设备 + 多场景验证 + 终版报告

Table 17: 6 个月项目硬件 + NRE 预算 (仅采购成本, 不含人力)

类别	金额 (¥)	备注
BYO 资产 (LDSDR + 自制 LNA + 工具链)	0	估值 15-20 k, 已具备
Phase 0 采购 (实测耗材)	1,500	RPi 4B + COTS 设备 + 耗材; 大头仪器借用实验室
Phase 1 BOM (单台原型)	1,526	嘉立创 + 淘宝 + Cubie A7Z
Phase 1 NRE (PCB v1/v2 + 3D 外壳 + 测试)	2,000	嘉立创 + 测试机时
Phase 2 采购 + NRE	4,000	备用 LDSDR + 6 层 PCB + CNC 外壳
应急预备金 (探头返工 + 备板)	1,500	占总预算 ~ 15%
项目硬件 + NRE 合计	~ 10,526	区间 8,000 -12,000

预算合理性: BYO 资产省去 SDR + LNA 大头; Phase 0 Go/No-Go 限制沉没成本 (即使 No-Go 投入 < ¥ 3,500 即可终止); LISN/频谱仪/VNA/Tekbox CT/隔离变压器全部借用实验室公共资源。

A 已有工作与能力支撑

与本提案 FPGA / SDR 主线直接相关的已完成工作:

- **OFDM + LDPC PlutoSDR Zynq-7010 全链路收发机 [已完成]:** 完整 PHY + Baseband HDL + LDPC min-sum + Schmidl-Cox 同步 + GNURadio 实时收发; 板级 BER = 0 (10^6 bit 零误码), LUT 38% / BRAM 52% / DSP 24%, QPSK 1/2 LDPC 吞吐 1.5 Mbps。可直接复用为 LDSDR emeye_accel Vivado 工程框架。
- **XCZU3EG PL CNN 车牌识别端到端部署 [已完成]:** LPRNet + Vivado HLS line-buffer 流水 + AXI4-Stream DMA + Petalinux; 字符识别 87.94%、端到端 675 ms, PL LUT 71% / DSP 83% / BRAM 64%。github.com/stongry/FPGA-ZYNQ
- **Vivado FIR 数字滤波工程 (xc7z020) [已完成]:** FIR Compiler IP + AD/DA 闭环, 7 个 testbench 全 PASS, 可直接迁移为 § 2.4 AD9361 内嵌 56 MHz 瞬时带宽数字滤波。
- **Anlogic LMS 自适应滤波 RTL [已完成]:** 用于工频 / 开关电源噪声抑制 (Phase 2 可选增强)。
- **FPGA 双通道数字示波器 [已完成]:** AD7928 ADC + FPGA 采样 + TFT 显示驱动, 支撑 § 1.3 / § 4 现场调试 micro-HDMI 直出可视化路径。
- **RK3568 Ubuntu + RKNN NPU + RetinaFace[已完成]:** 嵌入式 Linux 移植 + NPU 模型部署, RetinaFace 端到端 41.7 fps (NPU 单帧 15 ms), 用于 A7Z 主控侧重建/NPU 加速。

· 本提案 Pre-Phase 0 工作 [已完成]: 详见附录 B。

Table 18: 已有工作与本提案任务对应（FPGA / SDR 主线）

提案任务	所需技术栈	已有对应工作
§ 2.4 AD9361 内嵌 FPGA 数字滤波 56 MHz BW	Vivado FIR Compiler + AD/DA 闭环	Vivado FIR 工程（xc7z020, 7 test-bench）
§ 2.3 工频 / 开关电源噪声抑制（可选增强）	自适应滤波 RTL	Anlogic LMS 工程
§ 1.3 / § 4 现场调试可视化（micro-HDMI 直出）	ADC + FPGA + 显示驱动	FPGA 双通道数字示波器（AD7928 + TFT）
Phase 1 emeye_accel IP 顶层设计	Vivado HLS + RTL 流水线	XCZU3EG PL CNN
Phase 1 集成进 LDSDR bitstream	Zynq-7010 PL 综合时序闭环	OFDM PlutoSDR
Phase 2 板上 PS Linux TCP forwarder	嵌入式 Linux + 驱动	RK3568 Ubuntu 移植
Phase 2 NPU 加速重建（可选）	NPU 模型转换 + 推理	RK3568 RKNN

B Pre-Phase 0 已完成工作（2026-05-12 至 2026-05-14）

本附录聚焦本提案 FPGA / SDR 工程的可复现实测证据。GitHub 仓库与本地工程目录可审计。

B.1 Vivado 实现：RTL + 综合 + bitstream（真目标）

目标器件 xc7z010clg400-2（LDSDR rev2.1 真硬件）。全流程 7 分钟跑通，Bitgen Completed Successfully, .bit 产物 2.0 MB。

Table 19: emeye_accel RTL + 单元测试 + 资源 + 时序

项	内容	数值	状态
RTL 模块（627 行，纯整数无 DSP）			
magnitude_jpl.v	JPL 近似 $ I + jQ \approx \max + 0.375 \min$, 2 次右移 + 1 加法	117 行	[已完成]
cic_decimator.v	1 阶 CIC boxcar 抽取 8×	86 行	[已完成]
frame_sync.v	帧同步 FSM（平均 + 滞后阈值）	142 行	[已完成]
emeye_accel_top.v	顶层 + 双通道 + AXI-Stream FIFO	282 行	[已完成]
单元测试（Icarus Verilog 13.0, 全 PASS）			
tb_magnitude_jpl	60 用例，平均误差 4.29% / 峰值 6.80%	60/60	[已完成]
tb_cic_decimator	抽取因子准确，无溢出	11/11	[已完成]
tb_frame_sync	正确触发 frame_start	5/5	[已完成]
tb_emeye_accel	1156 AXI-Stream 输出，0 丢样	PASS	[已完成]
XC7Z010 资源利用率			
Slice LUT	2,420 / 17,600	13.75%	86% 余量
DSP	0 / 80	0%	JPL 纯移位 + 加
BRAM	1 / 60	1.67%	环形缓冲
时序（clk_fpga_0 = 8 MHz）			
emeye_accel 域 WNS	新加电路时序 clean	+3.05 ns	[已完成]
rx_clk 跨域	原 ad9361 模板已有	-2.985 ns	[部分完成]（Phase 1 W1 修复）

B.2 板上实测：真 LDSDR 烧录 + AD9361 RF 链路

Table 20: LDSDR rev2.1 板烧录 + AD9361 RF 实测 (2026-05-14)

项	实测值 / 关键证据	状态
板上系统	Linux 5.15.0 + ARMv7l + PlutoSDR Rev.A rootfs, SSH 通	[已完成]
烧录	echo *.bin > /sys/class/fpga_manager/fpga0/firmware → operating	[已完成]
稳定性	30+ 分钟无 oops; 千兆 MAC 不断; AD9361 错误零条	[已完成]
AD9361 配置	ENSM=fdd, RX_LO 204 MHz (EM Eye byte-clock 4×), SR 8 MSPS, gain 50 dB	[已完成]
RSSI / IQ	93.75 dB / 16 KB signed 12-bit IQ buffer, 非零有效采集	[已完成]
Phase 2 BD tap 设计	phase2_iq_tap.md 451 行: 方案 + Day-by-Day 计划	[已完成]
Phase 2 PS forwarder	phase2_tcp_forwarder 251 行文档 + 394 行 C 骨架	[部分完成]

B.3 仿真与产物清单

3 份 Python 端到端仿真(emeye_simulation.py 复现论文方法 SSIM ~ 0.98;hdmi_simulation.py 原创泛化 SSIM 0.9907; network_demo.py TCP 闭环 OK), 合计 1,329 行 + 8 张输出图。

Table 21: Pre-Phase 0 工程产物总览

类别	文件	规模
Python 仿真	emeye / hdmi / network_demo.py + output/*.png	1,329 行 + 8 图
RTL 设计	4 模块 (magnitude/cic/frame_sync/top)	627 行
Testbench	4 个全 PASS (Icarus Verilog)	797 行
设计文档	fpga_derivations + phase2_iq_tap + tcp_forwarder.md	1,231 行
Phase 2 骨架	phase2_tcp_forwarder.c	394 行
Bitstream	ldsdr_2tr_emeye_v1→v3.2.bit / .bin (4 次迭代)	2.0 MB ×4
真实 HDMI 实测	10 段 × 16M IQ + 重建脚本 + 7 张过程图	670 MB + 7 PNG

B.4 真实 HDMI TEMPEST 信号实测与图像重建 (2026-05-14 当日完成)


为验证 emeye_accel + AD9361 全链路在真实电磁泄漏信号下的可用性，搭建真实 HDMI TEMPEST 复现场景：RX 天线置于 1080p60 HDMI 数据线旁约 10 cm 处，PlutoSDR/LDSDR 抓取多个像素时钟 (148.5 MHz) 谐波频段 IQ 样本，PC 端离线做 HSYNC 同步 + 多帧累积 + 反卷积重建。首次在 PlutoSDR 硬件上从真实泄漏 EM 重建出可识别的 Windows 11 Settings UI 画面。

Table 22: 真实 HDMI TEMPEST 实测：信号探测与重建链路（2026-05-14）

步骤	方法 / 关键数值	状态
电磁信号探测（1080p60 HDMI 像素时钟 148.5 MHz）		
谐波扫频	148.5 / 297 / 445.5 / 594 / 742.5 / 1485 MHz 全部探测到强峰	[已完成]
最强谐波	594 MHz（4 次谐波）峰高 SNR 51 dB（vs 噪底）	[已完成]
HSYNC 频率锁定	FFT + 抛物线插值得 67501.64 ± 0.01 Hz（标准 67500 Hz）	[已完成]
重建管线（PlutoSDR 61.44 MS/s）		
IQ 抓取	594 MHz 中心，BW 56 MHz，10 段 × 16M sample（共 273 ms）	[已完成]
HSYNC fold	每行 910 sample（910 = 61.44/0.0675 MHz），fractional resample	[已完成]
帧累积	10 段独立抓取，每段 16 帧，亚像素对齐合并（共 155 帧）	[已完成]
帧间相关	段内 0.96，段间合并后 0.98（高度稳定）	[已完成]
H-blanking 检测	列 STD min 检测 + auto-shift（115 sample 宽 = 88+44+148 px）	[已完成]
反卷积锐化	Lucy-Richardson $\sigma = 1.5$ ，10 次迭代	[已完成]
水平 sinc 上采样	794 → 1920 列恢复 16:9 真实比例	[已完成]
重建质量		
可识别 UI 元素	窗口标题栏 / 11 行 sidebar 图标（Home/System/Bluetooth/...） / 账户卡片 / 设置磁贴 / 任务栏	[已完成]
分辨极限	1 sample ≈ 2.42 像素（148.5/61.44 比）；单汉字 ≈ 10 sample，未达字符可读	[部分完成]



(a) 实测装置实拍。LDSDR rev2.1 板（绿色 PCB，含 AD9361 + Zynq 7010）通过 USB-C 连主机；接收天线（蓝色）置于 HDMI 数据线旁约 10 cm 处；上方 ARZOPA 1080p60 显示器播放 Windows 11 Settings 主页作为目标。



(b) 重建结果（1920×1080 真实比例输出）。在 594 MHz（像素时钟 148.5 MHz 第 4 次谐波）抓取 273 ms IQ 样本，离线 HSYNC 同步 + 155 帧累积 + Lucy-Richardson 反卷积。可识别窗口标题栏、左侧 11 行 sidebar（主页/系统/蓝牙/.../Windows 更新）、右侧账户卡片与设置磁贴、底部任务栏。

Figure 1: 真实 HDMI TEMPEST 实测：装置（左）与重建结果（右）。本图为 Pre-Phase 0 工程闭环的关键证据——PlutoSDR/LDSDR 在像素时钟谐波频段直接捕获 EM 泄漏 + Python 离线重建 = 可识别屏幕内容。

对 Phase 1 价值：本次实测明确了三个关键工程参数。(a) **谐波选频：**1080p60 多个谐波 SNR 均 > 40 dB，594 MHz 最佳，验证 Phase 1 W2 在 LISN 实测前的频段筛选策略可直接使用 4× 或 5× 谐波。(b) **HSYNC 锁定精度：**单 273 ms 抓取即可 ±0.01 Hz 锁定，远优于本提案 Section 3 假设的 ±1 Hz 容差，意味着 emeye_accel 内 frame_sync 模块的滞回阈值可放宽，Phase 1 W1 设计余量充裕。(c) **物理采样率极限：**PlutoSDR 61.44 MHz 采样率使每 sample 跨 2.42 像素，UI 布局可恢复但字符级 detail 缺失；这与 EM Eye 论文（USRP B210，56 MHz BW）的结果一致，证明 Phase 2 板上加速路径不需要更高 ADC 采样率，靠多帧累积 + 反卷积可达可读级别。

小结：Phase 0 关键工程风险（RTL 可综合性、目标器件资源容量、真板可控性、RF 链路可用

性、真实 EM 信号重建可行性) 已前置消除, Phase 1 W1 可直接进入 emeye_accel 与 axi_ad9361 IQ tap 真板联调。

C 风险与未决问题清单 + Go/No-Go

Table 23: Phase 0 前 10 条工程风险清单 (合并各章风险)

#	风险描述	严重	缓解措施	决策点
1	电源线 100 MHz–1 GHz 传导衰减未知, 实测前估 40–60 dB, 超 60 dB 拖垮 SNR	高	Phase 0 W2 LISN + 频谱仪实测; LNA +28 dB 缓冲; 退路近场探头补充	Go/No-Go #1
2	近场磁探头在 > 500 MHz 段耦合效率下降	中	自制磁探头多绕组结构优化 + AD9361 内置 LNA 补偿; Phase 0 W1 用 Tekbox CT 做校准基准对比	Phase 1 W3
3	COTS 设备差异: Table II 12 台未必每台电源线泄漏强	中	Phase 0 W3 优先复现 RPi V1; Phase 2 扫描 Wyze/Dafang 等 5 台	Go/No-Go #2
4	LDSDR/Pluto 千兆 Eth 在持续 30 MSPS 下可能丢包	低	我方 OFDM+LDPC BER=0 经验; 千兆余量 25×; 退路 v1 走 8 MSPS, v2 板上加速	Phase 1 W4
5	AD9363 → AD9361 解锁固件偶尔失效	低	已验证 LDSDR rev2.1: RX_LO 204 MHz ·RSSI 93.75 dB ·16 KB IQ (附录 B)	N/A
6	EMC Class B + IEC 61010 安全合规 (仅 Phase 2 插头形态需要)	中	Phase 1 USB 供电形态电气隔离, 零市电接触; Phase 2 演进时再考虑安规	Phase 2
7	真 IQ tap → emeye_accel 跨时钟域 (adc_clk 100 MHz → emeye_clk 8 MHz)	中	已生成 idle bitstream 综合通过; 附录 B 已起草跨域方案	Phase 1 W1
8	Vivado 实现 rx_clk → AXI 跨时钟域 WNS -2.985 ns (原模板已有)	低	set_false_path 或 async FIFO 修复, 与 emeye_accel 无关	Phase 1 W1
9	ADALM-Pluto / LDSDR 供应链: AD9361 国内供应偶尔受限	低	我方 BYO LDSDR rev2.1, 无需采购	N/A
10	磁探头机械加工精度不足, 影响耦合效率	低-中	嘉立创 PCB 单层线圈板加工精度 $\delta \leq 0.1 \text{ mm}$; Phase 0 W1 用 Tekbox CT 做校准对比	Phase 1 W3

Phase 0 Go 条件 (任一满足)

- (a) RPi V1 在 204 MHz 测到 SNR > 15 dB 的 30 Hz 周期信号, Python 重建结果 SSIM > 0.5
- (b) 至少 2 个 COTS 设备在 EM Eye Table II 频点测到 SNR > 10 dB

Phase 0 No-Go 条件 (任一立即停止)

- (a) 所有 5 个 DUT 在全部目标频点均测不到 SNR > 5 dB
- (b) LNA 在工作状态下饱和, 无法通过 BPF 解决

Go/No-Go #1 触发条件: Phase 0 W2 末 LISN 实测 100 MHz–1 GHz 耦合衰减 > 65 dB → 路线 A 申请更高增益 LNA (40–60 dB, 单级 NF < 2 dB); 路线 B 改聚焦近场 + 短电源线段 (< 2 m)。**Go/No-Go #2 触发条件:** Phase 0 W3 末 RPi V1 隔离变压器后端 SNR < 15 dB → 路线 A 换 DUT (Wyze Cam Pan / Dafang 1080P 等更强泄漏); 路线 B 增加被动 BPF SAW + 模拟下变频前置 LDSDR。