

ASK_08	Romaniak Hubert	Informatyka niestacjonarna III rok	Semestr zimowy 2024/25
--------	-----------------	---------------------------------------	---------------------------

Wstęp teoretyczny

Liczniki dzielą się na asynchroniczne i synchroniczne.

Liczniki asynchroniczne są prostsze w budowie – w ich przypadku każdy kolejny przerzutnik ustala swój stan dopiero po ustaleniu wartości bitu poprzedzającego. Powoduje to, że stany przerzutników nie zmieniają się jednocześnie w całości, a po kolei – w różnym czasie.

Liczniki synchroniczne zmieniają stan swoich przerzutników równocześnie z taktem zegarowym. Aby takie działanie było możliwe, przerzutniki są połączone w sieć logiczną, gdzie sterowanie kolejnym stanem wszystkich przerzutników zależy od stanu poprzedniego na tych przerzutnikach.


Zadania

1. Sprawdzenie działania układów MMLogic

a) Timer / Clock

W programie MMLogic, układ „Timer” zachowuje się niepoprawnie. Niezależnie od szybkości symulacji oraz od stanu wejścia resetującego, układ na wyjściu daje zawsze sygnał 0.

Układ „Clock” to zegar liczący na 8 bitach – daje to 256 różnych stanów, zatem jest to zegar liczący od 0 do 255 w formacie binarnym. Czas, po którym najmniej znaczący bit jest przełączany, można ustawić – co sekundę, minutę, godzinę, dzień, miesiąc lub rok.




Rysunek 1 - schemat logiczny układu testującego „Timer” (po lewej) i „Clock” (po prawej)

b) 7 Segment LED

Układ „7 Segment LED” to wyświetlacz 7-segmentowy, który może być użyty w dwóch konfiguracjach:

- z wbudowanym sterownikiem, pozwalającym na wyświetlanie odpowiednich cyfr w systemie 16-stkowym w zależności od podanych wartości na 4 bitach wejściowych
- bez wbudowanego sterownika, pozwalającym na sterowanie każdym segmentem niezależnie

Wyświetlacz ten posiada również jedno dodatkowe wejście, sterujące stanem kropki.




Rysunek 2 - schemat logiczny układu testującego „7 Segment LED” z wbudowanym sterownikiem (po lewej) i bez wbudowanego sterownika (po prawej)

c) Counter

Układ „Counter” to licznik pozwalający liczyć od 0 do 15 (w konfiguracji 4-bitowej) lub od 0 do 255 (w konfiguracji 8-bitowej). Posiada również możliwość ustawienia stanu początkowego.

Licznik zmienia swój stan na kolejny podczas narastającego zbocza zegarowego (wejście „C↑”). Wejście „R” pozwala na resetowanie licznika do stanu początkowego. Wejście „D” w stanie niskim powoduje, że licznik liczy do przodu, a w stanie wysokim – do tyłu.

Wyjście „C” jest ustawiane na stan wysoki w momencie przepełnienia (gdy liczy do przodu) lub niedopełnienia (gdy liczy do tyłu).




Rysunek 3 - schemat logiczny układu testującego „Counter”

2. Licznik 4-bitowy asynchroniczny

x_{3n}	x_{2n}	x_{1n}	x_{0n}	x_{3n+1}	x_{2n+1}	x_{1n+1}	x_{0n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

Tabela 1 - tabela przejść licznika 4-bitowego asynchronicznego



Rysunek 4 - schemat logiczny licznika 4-bitowego asynchronicznego

3. Licznik 4-bitowy synchroniczny

Do stworzenia tablic Karnaugh zostanie użyta tabela przejść z zadania 2 (TABELA 1).

x_1x_0				
x_3x_2	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	1	0	0	1
10	1	0	0	1

$$x_{0n+1} = \overline{x_0}$$

Tabela 2 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_0

x_1x_0 x_3x_2	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	1	0	1
10	0	1	0	1

$$x_{1n+1} = x_0 \oplus x_1$$

Tabela 3 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_1

x_1x_0 x_3x_2	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	1	1	0	1
10	0	0	1	0


$$\begin{aligned}
 x_{2n+1} &= (\overline{x_1} \cdot x_2) + (\overline{x_0} \cdot x_2) + (x_0 \cdot x_1 \cdot \overline{x_2}) \\
 &= ((\overline{x_0} + \overline{x_1}) \cdot x_2) + (\overline{x_0} + \overline{x_1} \cdot \overline{x_2}) \\
 &= (\overline{x_0} + \overline{x_1}) \odot x_2 = \overline{x_0 \cdot x_1} \odot x_2
 \end{aligned}$$

Tabela 4 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_2

x_1x_0 x_3x_2	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	1	0	1
10	1	1	1	1

$$\begin{aligned}
 x_{3n+1} &= (\overline{x_1} \cdot x_3) + (\overline{x_0} \cdot x_3) + (\overline{x_2} \cdot x_3) \\
 &\quad + (x_0 \cdot x_1 \cdot x_2 \cdot \overline{x_3}) \\
 &= ((\overline{x_0} + \overline{x_1} + \overline{x_2}) \cdot x_3) + (\overline{x_0} + \overline{x_1} + \overline{x_2} \cdot \overline{x_3}) \\
 &= (\overline{x_0} + \overline{x_1} + \overline{x_2}) \odot x_3 = \overline{x_0 \cdot x_1 \cdot x_2} \odot x_3
 \end{aligned}$$

Tabela 5 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_3




Rysunek 5 - schemat logiczny licznika 4-bitowego synchronicznego

4. Licznik mod 13 asynchroniczny

x_{3n}	x_{2n}	x_{1n}	x_{0n}	x_{3n+1}	x_{2n+1}	x_{1n+1}	x_{0n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	0	0	0	0
1	1	0	1	x	x	x	x
1	1	1	0	x	x	x	x
1	1	1	1	x	x	x	x

Tabela 6 - tabela przejść licznika mod 13 asynchronicznego



Rysunek 6 - schemat logiczny licznika mod 13 asynchronicznego

5. Licznik mod 13 synchroniczny

Do stworzenia tablic Karnaugh zostanie użyta tabela przejść z zadania 4 (TABELA 6).

x_1x_0	00	01	11	10
x_3x_2				
00	1	0	0	1
01	1	0	0	1
11	0	x	x	x
10	1	0	0	1

$$x_{0n+1} = (\overline{x_0} \cdot \overline{x_3}) + (\overline{x_0} \cdot \overline{x_2})$$

$$= (\overline{x_2} + \overline{x_3}) \cdot \overline{x_0} = \overline{x_2} \cdot \overline{x_3} \cdot \overline{x_0}$$

$$= (\overline{x_2} \cdot \overline{x_3}) + x_0$$

Tabela 7 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_0

x_1x_0	00	01	11	10
x_3x_2				
00	0	1	0	1
01	0	1	0	1
11	0	x	x	x
10	0	1	0	1

$$x_{1n+1} = x_0 \oplus x_1$$

$$x_{2n+1} = (\overline{x_1} \cdot x_2 \cdot \overline{x_3}) + (\overline{x_0} \cdot x_2 \cdot \overline{x_3}) + (x_0 \cdot x_1 \cdot \overline{x_2})$$

Tabela 8 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_1

x_1x_0	00	01	11	10
x_3x_2				
00	0	0	1	0
01	1	1	0	1
11	0	x	x	x
10	0	0	1	0

$$= ((\overline{x_0} + \overline{x_1}) \cdot (x_2 \cdot \overline{x_3})) + (x_0 \cdot x_1 \cdot \overline{x_2} \cdot (x_3 + \overline{x_3}))$$

$$= (\overline{x_0} \cdot \overline{x_1} \cdot x_2 \cdot \overline{x_3}) + (x_0 \cdot x_1 \cdot \overline{x_2} \cdot x_3)$$

$$+ (x_0 \cdot x_1 \cdot \overline{x_2} \cdot \overline{x_3}) + (x_0 \cdot x_1 \cdot \overline{x_2} \cdot \overline{x_3})$$

$$= (\overline{x_3} \cdot ((\overline{x_0} \cdot \overline{x_1} \cdot x_2) + (x_0 \cdot x_1 \cdot \overline{x_2})))$$

$$+ ((x_0 \cdot x_1 \cdot \overline{x_2}) \cdot (x_3 + \overline{x_3}))$$

$$= (\overline{x_3} \cdot ((x_0 \cdot x_1) \oplus x_2)) + (x_0 \cdot x_1 \cdot \overline{x_2} \cdot \overline{x_2})$$

$$+ (\overline{x_0} \cdot \overline{x_1} \cdot x_2 \cdot \overline{x_2})$$

Tabela 9 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_2

$$= (\overline{x_3} \cdot ((x_0 \cdot x_1) \oplus x_2)) + (\overline{x_2} \cdot ((x_0 \cdot x_1 \cdot \overline{x_2}) + (\overline{x_0} \cdot \overline{x_1} \cdot x_2)))$$


$$= (\overline{x_3} \cdot ((x_0 \cdot x_1) \oplus x_2)) + (\overline{x_2} \cdot ((x_0 \cdot x_1) \oplus x_2)) = ((x_0 \cdot x_1) \oplus x_2) \cdot (\overline{x_2} + \overline{x_3})$$

$$= ((x_0 \cdot x_1) \oplus x_2) \cdot \overline{x_2 \cdot x_3}$$

x_1x_0				
x_3x_2	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	x	x	x
10	1	1	1	1

$$x_{3n+1} = (\overline{x_2} \cdot x_3) + (x_0 \cdot x_1 \cdot x_2)$$

Tabela 10 - tablica Karnaugh z zaznaczonymi grupami jedynek dla kolejnego stanu przerzutnika x_3



Rysunek 7 - schemat logiczny licznika mod 13 synchronicznego

Wnioski

Liczniki asynchroniczne mają prostszą budowę, a ich zerowanie przy wybranym modulo polega na wykryciu odpowiedniej kombinacji sygnałów wyjściowych oznaczających liczbę, która nie powinna się pojawić. W momencie wykrycia takiej liczby, licznik jest asynchronicznie resetowany. Wadą takiego licznika jest nierównoczesna zmiana stanów na poszczególnych przerzutnikach, a także chwilowe podawanie na sygnałach wyjściowych wartości przekraczającej zadane modulo, na moment przed resetem licznika.

Liczniki synchroniczne mają znacznie bardziej skomplikowaną budowę. Ich działanie opiera się na zapisaniu odpowiedniej kombinacji kolejnych sygnałów wyjściowych bazując na poprzedniej kombinacji sygnałów. Dużą zaletą jest za to fakt, że wszystkie przerzutniki zmieniają swój stan razem z cyklem zegara. Nie występuje tu również podawanie na sygnałach wyjściowych wartości przekraczającej zadane modulo, gdyż reset takiego licznika nie jest specjalnym zachowaniem – jest to po prostu kolejna kombinacja.