# Relatório do Trabalho 2 de Arquitetura de Computadores - CI1212

### Andrieli Luci Gonçalves

5 de maio de 2025

# 1 Introdução

Este relatório descreve a implementação de um processador monociclo, baseado na arquitetura 8-bits REDUX-V, bem como o desenvolvimento de um programa em Assembly que realiza a soma de dois vetores (A e B) e armazena em um vetor R.

O trabalho foi realizado a partir das seguintes etapas: criação de diagramas do projeto do caminho de dados e da Unidade Lógica e Aritmética (ULA), implementação do processador monociclo no software *Logisim Evolution 3.9.0*, reescrita do Trabalho 1 com a inclusão de três novas instruções Assembly e adaptação do processador para contemplar essas novas instruções.

# 2 Projeto

#### 2.1 Processador

O projeto do processador é composto pelos seguintes componentes: Program Counter (PC), Memória de Instruções e Dados (RAM), Memória de Controle (ROM), Banco de Registradores, ULA e auxiliares — como multiplexadores, somadores e extensores de sinal/zero.

Ademais, para que o Banco de Registradores e o PC realizassem uma comunicação coerente com a Memória de Instruções e Dados, os dois primeiros deveriam ter duração de 2 ticks com offset de 1 tick, ao passo que a memória, 1 tick para duração e 0 para offset.




Figura 1: Diagrama de caixas do caminho de dados do processador.

### 2.1.1 Memória de controle

Para a execução das instruções, foram definidos os seguintes sinais de controle:

- ImmU: identifica se para o imediato é necessário considerar o seu sinal. Se sim, ele é extendido, caso contrário a extensão é com zero:
- Inc: ativo quando a instrução é a de incremento:
- WriteR0: habilita exclusivamente a leitura e escrita no registrador R0;
- MemWrite: habilita escrita na memória;
- MemToReg: habilita escrita no registrador a partir de um dado da memória;
- WriteReg: habilita escrita no registrador;
- Branch: indica se a instrução processada é um salto condicional;
- Jump: indica se a instrução processada é um salto incondicional;
- JI: indica se o salto incondicional depende de um valor imediato;
- ALUOp: operação a ser realizada pela ULA;
- ALUSrc: ULA deve receber um operando imediato ou proveniente de um registrador.

#### 2.2 ULA

Suas operações foram codificadas considerando os três bits menos significativos das instruções lógico-aritméticas da arquitetura, indo, portanto, de 000 (0) até 111 (7). Além da saída referente ao resultado da operação, há também o Zero, cujo propósito é indicar se o operando A é igual a zero.

Para todas as operações, foram utilizados os componentes prontos do simulador.

A seguir, tem-se o diagrama do projeto interno da ULA:




Figura 2: Diagrama de caixas da ULA.

### 3 Programa

De forma resumida, a sequência lógica utilizada para resolver o problema da soma dos vetores foi, a princípio, guardar em endereços específicos da memória o valor de salto da instrução brzr, tal qual o tamanho dos vetores. Em endereços seguintes, seriam guardados os valores dos vetores A, B e R. Os vetores A e B eram preenchidos simultaneamente, de modo que o laço de repetição ia de um para o outro adicionando os novos valores. O resultado da soma seguia a mesma proposta.

### 3.1 Novas instruções

A partir do código implementado no Trabalho 1, foram anotadas as seguintes dificuldades: limitação do imediato em instruções do tipo I (visto que ele só poderia ser representado a partir de números com sinal e de 4 bits), necessidade de incrementar valores dos registradores em uma unidade e, por fim, a restrição nos saltos incondicionais —, também associados ao imediato.

Assim, para o Trabalho 2, foram idealizadas as seguintes instruções:

- inc: incrementa em 1 o valor armazenado no registrador RA;
- addiu: seu papel é adicionar ao registrador
   R0 um imediato sem sinal, contemplando os valores de 0 a 15;

• jr: salto incondicional com base no valor presente em um registrador.

No que tange ao conjunto de instruções da arquitetura REDUX-V, pode-se apresentar as novas do seguinte modo:

Mnemônico	Opcode	Nome	Operação
inc	0101	Increment	R[ra] = R[ra]
			+ 1
addiu	0110	Add Immedi-	R[0] = R[0] +
		ate Unsigned	ImmUnsigned
jr	0111	Jump Register	PC = R[rb]

Após integrar as novas instruções ao projeto, houve uma mudança na lógica de execução: agora, o valor de salto do jump também pode ser obtido a partir de um registrador (assim como brzr. Desse modo, não é mais necessário realizar saltos intermediários para alcançar a posição desejada.

### 3.2 Código em Assembly

```
; -- tamanho do vetor
addiu 10
             ; r0 = 10
             ; r1 = 10
add r1, r0
 -- definindo num da inst. do jump (loop A/B) --
           ; r0 = 19
addiu 9
add r2, r0
             ; r2 = 19
; -- definindo num da inst. do branch (loop A/B) --
            ; r0 = 19 + 19 = 38
; r0 = 38 + 6 = 44
add r0, r0
addi 6
             ; r3 = 44
add r3, r0
            na memoria valor do jump (loop A/B) --
sub r0, r0
            ; zera r0
             ; r0 = 5
addi 5
             ; r0 = (5 * 2^5) = 160
slr r0, r0
             ; guarda 19 na posicao 160
st r2, r0
; -- guarda na memoria valor do branch (loop A/B) --
inc r0
               incrementa r0
st r3, r0
             ; guarda 44 na posicao 161
 -- guardando tamanho do vetor --
inc r0
            ; incrementa r0
st r1, r0
             ; guarda 10 na posicao 162
: -- posicao inicial do vetor
             ; incrementa ro
inc r0
sub r1, r1
             ; zera r1
add r1, r0
             ; r1 = 163
sub r3, r3
             ; zera r3
loop_AB:
            sub r0, r0
                         ; zera r0
            sub r2, r2
                        ; zera r2
                         ; incrementa r2
            inc r2
            st r3, r1
                         ; M[r1] = r3 (A)
                         ; r3 = r3 + 1
            inc r3
                         ; r0 = 10
            addiu 10
                        ; avanca r1 em 10 posicoes
; M[r1] = r3 (B)
            add r1, r0
            st r3, r1
            sub r1, r0
                         ; retorna r1 em 10 posicoes
                         ; r0 = 5
            addi -5
                         ; r0 = (5 * 2^5) = 160
            slr r0, r0
                         ; r0 = 162
             addi 2
            ld r3, r0
                         ; r3 = M[r0]
                         ; r3 = r3
            sub r3, r2
            st r3, r0
                         ; guarda r3--
                                        na posicao 162
            addi -1
                         ; r0 = 161
                          r2 = M[r0] = 161
            ld r2, r0
            brzr r3, r2 ; r3 = 0, vai p/ inst 44
            addi -1 ; r0 = 160
```

```
ld r2, r0 ; r2 = M[r0]
                  ld r3, r1 ; r3 = M[r1]
                                    ; incrementa r1
; incrementa r3
; incrementa r3
                   inc r1
                   inc r3
                  inc r3
                  jr r2
                                   ; volta p/ inst 19
sub r0, r0 ; zera r0
; -- recalcula num da inst. do jump (loop R) -- addiu 14 ; r0 = 14
                  ula num da inst. do ji

; r0 = 14

; r0 = 14 + 44 = 58

; r3 = 14

; r0 = 12

; r1 = 160

; M[r1] = r2
add r2, r0
add r3, r0
addi -2
sub r1, r0
st r2, r1
; -- recalcula num da inst. do branch (loop R) --
                ; incrementa r1 (161); r2 = 58 + 14 = 72; r2 = 72 + 12 = 84; M[r1] = r0
inc r1 add r2, r3
add r2, r0
st r2, r1
; -- recalcula tamanho do vetor (loop R) -- inc r1 ; incrementa r1 (162) addi -2 ; r0 = 10
inc r1
addi -2
                   ; M[r1] = 10 (tam vetor)
st r0, r1
loop_R:
                  inc r1
                                       ; incrementa r1
                  sub r0, r0 ld r3, r1 addi 5
                                    ; zera r0
; r3 = M[r1]
; r0 = 5
                                        ; r0 = 10
                   addi 5
                                      ; vai para vetor B; vai para vetor B; r2 = M[r1]; r3 = r3 + r2 (R = A + B); vai para vetor R; M[r1] = r3; volta para vetor B; volta para vetor A
                   add r1, r0
                   ld r2, r1
                  add r3, r2
add r1, r0
                   st r3, r1
                  sub r1, r0
sub r1, r0
                  addi -5
                                      ; r0 = 5
; r0 = (5 * 2^5) = 160
; r0 = 162
                  slr r0, r0
addi 2
                                        ; r3 = M[r0]
                   ld r3, r0
                   sub r2, r2
                                       ; zera r2
                  inc r2
sub r3, r2
                                        ; incrementa r2
                                        ; decrementa r3
                                        ; M[r0] = r3
                  st r3, r0
addi -1
ld r2, r0
                  addi -1 ; r0 = 161
ld r2, r0 ; r2 = M[r0]
brzr r3, r2 ; r3 = 0, vai p/ inst 84
                                    ; r0 = 160
; r2 = M[r0]
                  addi -1
                  ld r2, r0
                  jr r2
                                     ; volta p/ inst 58
ji 0 ; finaliza programa
```