



第十六讲、异步串口通信和逻辑分析仪

实验概况

通过 PC 机和 FPGA 进行板级间信号的通信

实验目的

学会使用如何从上位机向 FPGA 发送数据,并如何从 FPGA 接收数据到上位机

软件

ISE 14.7、modelsim、Sublime、友善串口助手

硬件

FPGA 初级开发版一套、电脑

UART 和 RS232

- 1、UART 的全称叫做通用异步收发传输器。将数据在串行通信和并行通信间的传输转换。通俗的讲就是把多比特的数据转化为单比特的数据,或者把单比特的数据转化为多比特的数据。工作原理是将数据的每个 bit 一位接一位地传输。
- 2、UART 是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现 全双工传输和接收。
- 3、RS232 是 UART 的一种,是目前最常用的一种串行通讯接口,用于 pc 机跟外部板级通信。RS232 通信协议
- 1、rs232 是 uart 的一种,有两根线,分别是 rx 和 tx,这两根线都是 1 比特位宽的。其中 rx 是接收线,tx 是发送线。
- 2、rx, 位宽为 1 比特, pc 机通过串口往 FPGA 发 8 比特数据时, FPGA 通过串口线 rx 一位一位地接收, 从最低位到最高位依次接收, 最后在 FPGA 里面位拼接成 8 比特数据。







- 3、tx, 位宽为1比特, FPGA 通过串口往 pc 机发8比特数据时, FPGA 把8比特数据通过 tx 线一位一位的传给 pc 机, 从最低位到最高位依次发送, 最后上位机通过串口助手把这一位一位的数据位拼接成8比特数据。
- 4、在不发送或者不接收数据的情况下, rx 和 tx 处于空闲状态, 此时 rx 和 tx 线都保持高电平(1), 如果有数据传递, 首先会有一个起始位(0), 然后是 8 比特的数据位,接着有 1 比特的停止位(1), 如果停止位以后不再发数据,将进入空闲状态,否则又将数据线拉低(进入起始位状态)。

LSB								MSB			
rx/tx	空闲状态	起始位	[0]	[1]	[2]	[3]	[4]	[5]	[6]	[7]	停止位 空闲状态

- 5、波特率:在串口通信时的速率,单位时间内载波变化的次数,这里选用的是9600Bd,即发送一比特数据需要的时间为 1/9600 秒。
- 6、用串口发送或者接收数据(起始位、数据位、停止位)时,每发送或者接收一位数据的时间都需要1个波特,即1/9600秒。
- 7、串口发送或者接收一比特数据的时间为一个波特(1/9600),因此如果用 50M 的系统时钟来计数,就需要记数 cnt=(1/9600s)/20ns≈5208 个系统时钟,才再次发送或者接收下一个数据。
- 8、上位机通过串口发 8 比特数据时,会自动在发 8 位有效数据前发一个波特时间的起始位,也会自动在发完 8 位有效数据后发一个停止位。同理,串口助手接收 fpga 发送的数据前,必须检测到一波特的起始位才会接收数据,接收完数据后,再接收一个停止位,所以 FPGA 通过串口除了发数据以外,还要发起始位和停止位。

RS232 测试回环








写一个测试回环:上位机由串口助手通过 rx 线往 FPGA 发 8 比特数据,当 FPGA 接收到 8 比特数据后,再通过 tx 线把接收到的 8 比特数据给上位机发回去,要求上位机接收到的数据和上位机发送的数据一样,并且保证连续发送也没问题。rx 和 tx 写在两个单独的模块里面。项层端口描述如下:

接口传输方向	接口名称	位宽	备注
输入	sclk	1	系统时钟 50M
输入	s_rst_n	1	系统复位
输入	rx	1	FPGA 接收到上位机发送的数据,由低到高
+ 制八			接收
松山	tx	1	FPGA 向上位机发送数据,由低位到高位发
输出			送

模块结构

1、模块总体架构



2、独立模块端口描述







rx

接口传输方向	接口名称	位宽	备注
输入 sclk		1	系统时钟 50M
输入	s_rst_n	1	系统复位
输入	rx	1	FPGA 接收到上位机发送的数据,由低到高接收
输出	po_data	8	FPGA 通过 rx 线接收到的 8 个数据后位拼接成 8 位的数据
输出	po_flag	1	当 po_data 接收完 8 位数据的同时,拉高一个时钟的标志

tx

接口传输方向	接口名称	位宽	备注
输入	sclk	1	系统时钟 50M
输入	s_rst_n	1	系统复位
输入	pi_data	8	rx 模块输入的 8 比特数据,准备通过 tx 线传给上位机
输入	pi_flag	1	rx 模块输入的标志,当标志为高的时候,pi_data 有效
输出	tx	1	pi_data 通过 tx 线由低到高一位一位传给上位机

注意事项:

- 1、rx 传到 FPGA 里面之后会用寄存器打两拍,目的是为了尽量降低亚稳态,如果不做这样的处理,就可能导致采集的数据不稳定,只对做了亚稳态处理后的数据才在后面使用。
- 2、外部的数据通过 rx 线传到 FPGA,FPGA 采数据时,在中间时刻采数可以保证采的数据最稳定。


简易波形

uart_rx:










uart_tx:



关键代码

uart_rx:

0 module uart_rx(







```
1
   input wire
                     clk,
2
   input wire
                    rst n,
3
                     rx,//上位机传过来的1bit数据
   input wire
4
   output reg[7:0] po data,//位拼接 rx 的 8bit 数据
5
   output reg po flag//标志 po data 数据有效
6
7
   );
9
   reg
         rx1;
10 reg
         rx2;
         rx2 req;
11 reg
12 reg
         rx flag;
13 reg [12:0] cnt baud;
14 reg
         bit flag;
15 reg [3:0] bit cnt;
16
17 parameter CNT_BAUD_MAX
                           = 5207;
18 parameter CNT HALF BAUD MAX= 2603;
19
20 //rx1,打第一拍,消除一级亚稳态
   always@(posedge clk or negedge rst n)
      if(rst n==0)
23
          rx1 <= 1;
24
      else
25
          rx1 <= rx;
   //rx2,打第二拍,消除二级亚稳态
27 always@(posedge clk or negedge rst_n)
28
      if(rst n==0)
29
          rx2 <= 1;
30
      else
          rx2 <= rx1;
   //rx2 reg,打第三拍,寻找第一个下降沿
33 always@(posedge clk or negedge rst_n)
34
      if(rst n==0)
          rx2 reg <= 1;
36
      else
37
          rx2 reg <= rx2;
   //rx flag,控制 cnt baud 循环计数
39
   always@(posedge clk or negedge rst n)
40
      if(rst n==0)
41
          rx flag <= 0;</pre>
      else if(rx2 reg==1&&rx2==0)
42
43
          rx flag <= 1;</pre>
      else if(bit cnt==8&&bit flag==1)
44
```







```
45
          rx flag <= 0;</pre>
   //cnt baud, 当 rx flag 为 1 时, 0-5207 循环计数
47
    always@(posedge clk or negedge rst n)
       if(rst n==0)
48
49
          cnt baud
                      <= 0;
50
       else if(cnt baud==CNT BAUD MAX)
51
          cnt baud
                      <= 0;
       else if(bit cnt==8&&bit flag==1)
53
          cnt baud
                      <= 0;
54
       else if(rx flag==1)
55
          cnt baud <= cnt baud+1;</pre>
   //bit flag,代替了 cnt baud==2603 条件,控制 po data 取数
56
   always@(posedge clk or negedge rst n)
58
       if(rst n==0)
59
          bit flag
                      <= 0;
60
       else if(cnt baud==CNT HALF BAUD MAX)
          bit_flag
                      <= 1;
62
       else
          bit flag
63
                      <= 0;
   //bit cnt,对bit flag 计数,0-8 循环计数
   always@(posedge clk or negedge rst n)
65
66
       if(rst n==0)
67
          bit cnt <= 0;
       else if(bit cnt==8&&bit flag==1)
69
          bit cnt <= 0;
       else if(bit flag==1)
71
          bit cnt <= bit cnt+1;
   //po data,对 rx2 进行位拼接的变量,在后 8 个 bit flag 为 1 时取数
   always@(posedge clk or negedge rst n)
73
74
       if(rst n==0)
75
          po data <= 0;
       else if(bit cnt>=1&&bit flag==1)
76
77
          po_data<={rx2,po_data[7:1]};</pre>
   //po flag, 当拼接完 8bit 数据时, 拉高一个 clk 的高电平
79
   always@(posedge clk or negedge rst n)
       if(rst n==0)
80
81
          po flag <= 0;
82
       else if(bit cnt==8&&bit flag==1)
83
          po flag <= 1;
84
       else
85
          po flag <= 0;
86
87
   endmodule
uart_tx:
```







```
0
   module uart tx(
1
   input wire
                     clk,
2
   input wire
                     rst n,
                  [7:0] pi data,//需要通过 tx 发送给上位机的
3
   input wire
                     pi flag,//标志 pi data 有效
4
   input wire
5
6
   output reg
                 tx
   );
8
9
   reg [7:0] data reg;
10 reg
         tx flag;
   reg [12:0] cnt baud;
11
         bit flag;
12 reg
13
   reg [3:0] bit cnt;
14
15
             CNT BAUD MAX
   parameter
                           = 5207;
16
   //data reg,数据缓存,避免上个模块输出变量发生变化而影响
   always@(posedge clk or negedge rst n)
19
      if(rst n==0)
                     <= 8'b0;
          data reg
      else if(pi flag==1)
          data reg
                    <= pi data;
   //tx flag,控制 cnt baud 计数
23
   always@(posedge clk or negedge rst n)
25
      if(rst n==0)
26
          tx flag <= 0;
27
      else if(pi flag==1)
28
          tx flag <= 1;
29
      else if(bit cnt==8&&bit flag==1)
          tx flag  <= 0;
31
   //cnt baud, 当 tx flag 为 1 时, cnt baud 计数, 0-5207 循环计数
   always@(posedge clk or negedge rst_n)
32
33
      if(rst n==0)
34
          cnt baud
                     <= 0;
      else if(cnt baud==CNT BAUD MAX)
35
36
          cnt baud <= 0;
      else if(tx flag==1)
38
          cnt baud <= cnt baud+1;</pre>
   //bit_flag,控制给 tx 赋值标志
39
   always@(posedge clk or negedge rst n)
40
41
      if(rst n==0)
42
          bit flag
                     <= 0;
43
      else if(cnt baud==CNT BAUD MAX-1)
```







```
44
          bit flag
                     <= 1;
45
       else
          bit flag
                     <= 0;
46
   //bit cnt,对bit flag 计数, 0-8 循环计数
47
   always@(posedge clk or negedge rst_n)
49
       if(rst n==0)
50
          bit cnt <= 0;
       else if(bit cnt==8&&bit flag==1)
52
          bit cnt <= 0;
      else if(bit flag==1)
53
54
          bit cnt <= bit cnt+1;</pre>
55
   //tx
   always@(posedge clk or negedge rst n)
57
       if(rst n==0)
          tx <= 1;//空闲状态
58
59
      else if(pi flag==1)
60
          tx <= 0;//起始位
      else if(bit cnt<=7&&bit flag==1)</pre>
61
62
          tx <= data reg[bit cnt];//8 个数据位
      else if(bit cnt==8&&bit flag==1)
          tx <= 1;//停止位
64
65
66 endmodule
top_uart 例化:
   module top uart(
   input wire
                    clk,
2 input wire
                    rst_n,
3
   input wire
                     rx,
4
   output wire
                     tx
6
   );
7
8
 wire
          [7:0] data;
   wire
             flag;
10
11  uart_rx uart_rx_inst(
12 .clk (clk),
13 .rst n (rst n),
14 .rx (rx),
15
16 .po data(data),
17 .po_flag(flag)
18 );
```







```
19
20  uart_tx uart_tx_inst(
21  .clk    (clk),
22  .rst_n    (rst_n),
23  .pi_data(data),
24  .pi_flag(flag),
25
26  .tx    (tx)
27  );
28  endmodule
```

测试文件写法

- 1、关键是每隔一个波特时间给 rx 赋一次值,由于 5027 时间太长,所以仿真的时候把它改小一些,方便仿真。
- 2、用 task 函数产生 rx 比较方便,需要在 sim 文件夹下面新建一个文本文件,如 data.txt,这个文件里面存放的是从 00 到 ff 的 8 比特数据,一共 256 个,上电之后让测试文件读取 data.txt 里面的数据,再把读出的数据一位一位传给 rx。
- 3、测试文件关键代码

```
`timescale 1ns/1ns
  module tb top();
2 reg clk;
3 reg rst n;
4 reg rx;
6 wire tx;
7
  reg [7:0] a mem[15:0];//a mem 是一个存储器,相当于一个 ram
8
10 initial
11
    $readmemh("./data.txt",a mem);
12
13 initial
14
  begin
15
        clk = 0;
16
        rst n <= 0;
17
         #30
18
        rst n <= 1;
```







```
19
       end
   initial
20
21
      begin
22
          rx <= 1;
23
          #200
24
          rx byte();
25
       end
27
   always #10 clk = ~clk;
28
29
   task
           rx byte();
       integer j;//定义了一个整形变量
31
       for (j=0; j<16; j=j+1)</pre>
32
          rx_bit(a_mem[j]);//a_mem[j]是data.txt文件里面第j个8bit的数
据
33
   endtask
34
35
   task
           rx bit(input[7:0] data);//data是a memd[j]的值
36
       integer i;
37
       for (i=0;i<10;i=i+1)</pre>
38
          begin
39
          case(i)
          0: rx <= 1'b0;//起始位
40
41
          1: rx <= data[0];
42
          2: rx <= data[1];</pre>
43
          3: rx <= data[2];</pre>
44
          4: rx <= data[3];
45
          5: rx <= data[4];</pre>
46
          6: rx <= data[5];</pre>
47
          7: rx <= data[6];</pre>
          8: rx <= data[7];
          9: rx <= 1'b1;//停止位
49
50
          endcase
51
          #104160; //104160*10*16 =18ms
52
          end
53 endtask
54 top_uart top_uart_inst(
55 .clk
         (clk ),
56 .rst n (rst n ),
57
   .rx (rx ),
58
59
   .tx
           (tx
                 )
60 );
61
   endmodule
```









逻辑分析仪使用:

点击工程,右键新建 sources,选中 ChipScope Definition and Connection



双击 cs. cdc 文件打开逻辑分析仪配置界面




打开后第一个页面无需配置直接点击 NEXT










第二个界面也无需设置直接 NEXT



第三个界面中有不少配置了

Number of input Trigger port 设置为 1,这里触发接口可以多个,每个可以设置不同的位宽,当前用用我们配置为 1 个,把接口位宽配置更多即可。








TRIGO 就是我们设置的触发接口,位宽设置为9,因为我们后续要观察的信号 po flag 和 po data 一起是9bit 位宽。

Match units 这里是指比较器数量,一般我们只需要一个就可以了,也就是判断等于,0 底电平、1 高电平、X 任意电平、R 上升沿、F 下降沿、B 双边沿交变

Max number of sequencer levels 我们默认 16 就可以了,这个指的是一个信号可以做一个最大 16 个序列的匹配,这样可以使用此序列作为触发条件,比如一个信号出现 1011 时触发,就可以使用此设置,只要小于等于 16 即可




设置采集信号存储深度,其实逻辑分析仪就是在设计内部插入 RAM 把我们观察的信号按照设置条件存储到了 RAM 中,然后从 JTAG 线读会上位机界面显示,这里的采样存储深度指的是 RAM 深度,所以设置要合理,不然综合时会报资源过载。










设置采样时钟和数据信号,双击信号即可










输入通配符*sclk*来匹配

选中 sclk_bufgp 然后点击 make connections,记住是对 clock 的选项卡设置哦。










设置数据通道

搜索*data*和 *flag*依次进行设置连接如图所示,注意信号顺序哦要和接口信号对应 bit 顺序










点击 OK 后回到 ISE 界面进行综合










生成 BIT 文件后,按照如下界面开始 Chipscope




连接板卡











选择 OK



选择 config

Analyzer [top_uart]




点击 OK











打开触发设置界面



设置触发值,将 po flag 设置为上升沿触发, position 设置为 100










启动触发 O Analyzer [top_uart]



启动串口发送数据

™ 友善串凵调试助于



□ 显示时间 发送设置


流 控 None

□ 自动换行 □ 显示发送

○ ASCII ● Hex

接收设置

抓取到第一个数据 0x10



可以放大触发信号,可以看见细节

