

NOVATEK

1/5" UXGA CMOS Image Sensor NT99250

模组设计指南

2010-11-15




目 录

1.	外用申	政	3
	/ i — c	•	
2.	设计说	.明	
		•	
3.	NT992	50 CSP 封装说明	4
			• • / > /
	3.1	CSP 焊盘 Top view	
		CSP 封装点阵表	
		CSP 封装管脚说明	
	3.3	USF	
	3.4	CSP 封装尺寸图	



1. 外围电路



2. 设计说明

外围电路设计说明


- (1) NT99250 芯片分四路电源: VDD = 1.5V, VDDIO/AVDD/AVDDPIX = 2.8V
- (2) 制作模组时, 只要一组 2.8V 电源, 把 VDDIO、AVDD、AVDDPIX 连接同一组 2.8V 电源 (预留 bead or LC, 滤除 noise)。Note: 必须注意 VDDIO pin 电压 ≥ 2.3V
- (3) C1, C2, C3, C4, C5, C6 为滤波电容, 容值均用 $0.1\,\mu$ F 或 $1\,\mu$ F。滤波电容尽可能靠近 NT99250 芯片相应的 pin 脚; C1 靠近 VDD, C2 与 C3 靠近 VDDIO, C4 与 C5 靠近 AVDD, C6 靠近 AVDDPIX
- (4) 芯片有 RESETN pin, 需要引出控制
- (5) SCLK/SDATA pin, 外部需要 4.7K~10K Ω的上拉电阻
- (6) D[9:0]是 10-bit Raw 输出端口(D9: MSB, D0: LSB)
- (7) D[9:2]是 8-bit YUV/RGB 输出端口(D9: MSB, D2: LSB)

2010/11/15



3. NT99250 CSP 封装说明

3.1 CSP 焊盘 Top view



3.2 CSP 封装点阵表

	1	2	3	4	5	6
Α	D1	D3	VDDIO	GND	MCLK	VDD
В	D2	D4	D5	D6	VDDIO	PCLK

2010/11/15

- 4 -



С	D0	-	-	HREF	D7	D8
D	NC	-	-	VSYNC	D9	GND
Е	NC	PWDN	AVDD	RESETN	SDATA	SCLK
F	AGND	AVDD	AGND	AVDDPIX	AGNDPIX	-

3.3 CSP 封装管脚说明

Pin No.	Name	Туре	Reset	Descriptions		
A1	D1	0	-	图像数据输出端口 bit[1]		
A2	D3	0	-	图像数据输出端口 bit[3]		
A3	VDDIO	Power	-	电源 2.8V, 通过 0.1μF 或 1μF 的电容接地		
A4	GND	Ground	-	数字地		
A5	MCLK	I	-	系统时钟输入		
A6	VDD	Power	-	数字电路电压 (可由内部产生),通过 0.1µF 的电容接地		
B1	D2	0	-	图像数据输出端口 bit[2]		
B2	D4	0	-	图像数据输出端口 bit[4]		
В3	D5	0	-	图像数据输出端口 bit[5]		
B4	D6	0	-	图像数据输出端口 bit[6]		
B5	VDDIO	Power	-	电源 2.8V, 通过 0.1μF 或 1μF 的电容接地		
B6	PCLK	0	-	Pixel 时钟输出		
C1	D0	0	-	图像数据输出端口 bit[0]		
C4	HREF	0	- /	HSYNC 输出信号		
C5	D7	0	- 1	图像数据输出端口 bit[7]		
C6	D8	0	-	图像数据输出端口 bit[8]		
D1	NC	-	A -	NC pin		
D4	VSYNC	0	<u> </u>	VSYNC 输出信号		
D5	D9	0		图像数据输出端口 bit[9]		
D6	GND	Ground	-	数字地		
E1	NC /		-	NC pin		
	PWDN		-	芯片休眠模式控制		
E2				0: 正常工作		
				1: 休眠模式		
E3	AVDD	Power	-	模拟电源 2.8V, 通过 0.1μF 或 1μF 的电容接地		
				芯片复位控制,将所有寄存器复位为初始值		
E4	RESETN	I	-	0: 芯片复位		
				1: 正常工作		
E5	SDATA	I/O	p/u	串行通讯口数据线		
E6 🚩	SCLK	I	p/u	串行通讯口时钟线		
F1	AGND	Ground	-	模拟地		
F2	AVDD	Power	-	模拟电源 2.8V, 通过 0.1μF 或 1μF 的电容接地		
F3	AGND	Ground	-	模拟地		
F4	AVDDPIX	Power	-	Pixel 电源 2.8V, 通过 0.1μF 或 1μF 的电容接地		

2010/11/15



F5 AGNDPIX Ground - Pixel地


D[9:0]是 10-bit Raw 输出端口(D9: MSB, D0: LSB)

D[9:2]是 8-bit YUV/RGB 输出端口(D9: MSB, D2: LSB)

3.4 CSP 封装尺寸图



	Symbol	Nominal	Min.	Max.
		μm		
Package Body Dimension X	Α	4110	4085	4135
Package Body Dimension Y	В	4110	4085	4135
Package Height	С	780	720	840
Ball Height	C1	160	130	190
Package Body Thickness	C2	620	575	665
Thickness of Glass surface to wafer	C3	445	425	465
Ball Diameter	D	300	270	330
Total Pin Count	N	31(2NC)		
Pin Count X axis	N1	6		
Pin Count Y axis	N2	6		
Pins Pitch X axis	J1	600		
Pins Pitch Y axis	J2	600		
Edge to Pin Center Distance along X	S1	555	525	585
Edge to Pin Center Distance along Y	S2	555	525	585



2010/11/15 - 6 -