

NOVATEK

1/5" UXGA CMOS Image Sensor NT99250

模组设计指南

2010-05-20




目 录

			Н	734	
1.	外围电	3路			3
2.	设计说	台明			 3
3.	NT992	250 CSP 封装说明			4
		CSP 焊盘 Top view			.4
					.4
		CSP 封装管脚说明			.5
		CSP 封装尺寸图			.6



1. 外围电路



外围电路设计说明

- (1) NT99250 芯片分四路电源: VDD = 1.5V, VDDIO/AVDD/AVDDPIX = 2.8V
- (2) 制作模组时,一般只要一路电源: 2.8V(使用内建 LDO, 提供 VDD 电源)。使用内建 LDO 时, LDO 的 供电来源是 VDDIO pin, 必须注意 VDDIO pin 电压≥2.3V; 另外,可以把 VDDIO、AVDD、AVDDPIX 连接同一组电源(预留 bead、滤除 noise)
- (3) C1, C2, C3, C4, C5, C6 为滤波电容, 容值均用 $0.1\,\mu\text{F}$ 或 $1\,\mu\text{F}$ 。滤波电容尽可能靠近 NT99250 芯片相应的 pin 脚; C1 靠近 VDD, C2 与 C3 靠近 VDDIO, C4 与 C5 靠近 AVDD, C6 靠近 AVDDPIX
- (4) 芯片有 RESETN pin, 需要引出控制
- (5) SCLK/SDATA pin, 外部需要 4.7K~10K Ω的上拉电阻

2010/05/20 - 3 -



3. NT99250 CSP 封装说明

CSP 焊盘 Top view 3.1

1 2 3 6 4 5 Α Α1 A2 А3 **A5** D3 **VDDIO X**DD **GND MCLK** В **B**3 B1 B2 **B4** B5 **B6** D2 D4 D5 D6 **VDDIO PCLK** C1 C5 C6 D0 REF D7 D8 D D1 D5 D6 **VSYNC** NC D9 **GND** E E1 **E**3 E4 E5 **E6 AVDD RESETN SDATA SCLK** F F3 F4 F5 **AVDD AVDDPIX AGND AGNDPIX**

CSP 封装点阵表

	1	2	3	4	5	6
Α	D1	D3	VDDIO	GND	MCLK	VDD
В	D2	D4	D5	D6	VDDIO	PCLK

2010/05/20



NT99250 模组设计指南

С	D0	•	•	HREF	D7	D8
D	NC	ı	ı	VSYNC	D9	GND
Е	NC	PWDN	AVDD	RESETN	SDATA	SCLK
F	AGND	AVDD	AGND	AVDDPIX	AGNDPIX	-

3.3 CSP 封装管脚说明

Pin No.	Name	Type	Reset	Descriptions
A1	D1	0	-	YUV/RGB 图像数据输出端口 bit[1]
A2	D3	0	-	YUV/RGB 图像数据输出端口 bit[3]
А3	VDDIO	Power	-	电源 2.8V, 通过 0.1μF 或 1μF 的电容接地
A4	GND	Ground	-	数字地
A5	MCLK	I	-	系统时钟输入
A6	VDD	Power	-	数字电路电压 (可由内部产生) 通过 0.1 µF 的电容接地
B1	D2	0	-	YUV/RGB 图像数据输出端口 bit[2]
B2	D4	0	-	YUV/RGB 图像数据输出端口 bit[4]
В3	D5	0	-	YUV/RGB 图像数据输出端口 bit[5]
B4	D6	0	-	YUV/RGB 图像数据输出端口 bit[6]
B5	VDDIO	Power	-	电源 2.8V, 通过 0.1μF 或 1μF 的电容接地
В6	PCLK	0	-	Pixel 时钟输出
C1	D0	0	-	YUV/RGB 图像数据输出端口 bit[0]
C4	HREF	0	-	HSYNC 输出信号
C5	D7	0	- /	YUV/RGB 图像数据输出端口 bit[7]
C6	D8	0	- (YUV/RGB 图像数据输出端口 bit[8]
D1	NC	-	-	NC pin
D4	VSYNC	0	/-	VSYNC 输出信号
D5	D9	0	ر - 1	YUV/RGB 图像数据输出端口 bit[9]
D6	GND	Ground	\sim	数字地
E1	NC	-, (/	7-	NC pin
	,			芯片休眠模式控制
E2	PWDN		-	0: 正常工作
	4	~		1: 休眠模式
E3	AVDD	Power	-	模拟电源 2.8V, 通过 0.1μF 或 1μF 的电容接地
				芯片复位控制,将所有寄存器复位为初始值
E4	RESETN	I	-	0: 芯片复位
				1: 正常工作
E5	SDATA	I/O		串行通讯口数据线
E6	SCLK	I	p/u	串行通讯口时钟线
F1	AGND	Ground	-	模拟地
F2	AVDD	Power	-	模拟电源 2.8V, 通过 0.1μF 或 1μF 的电容接地
F3	AGND	Ground	-	模拟地
F4	AVDDPIX	Power	-	Pixel 电源 2.8V, 通过 0.1µF 或 1µF 的电容接地
F5	AGNDPIX	Ground	-	Pixel 地

2010/05/20

- 5 -



3.4 CSP 封装尺寸图

Symbol	Nominal	Min.	Max.
	μm		
Α	4110	4085	4135
В	4110	4085	4135
С	780	720	840
C1	160	130	190
C2	620	575	665
C3	445	425	465
D	300	270	330
N	31(2NC)		
N1	6		
N2	6		
J1	600		
J2	600		
S1	555	525	585
S2	555	525	585
	A B C C1 C2 C3 D N N1 N2 J1 J2 S1	A 4110 B 4110 C 780 C1 160 C2 620 C3 445 D 300 N 31(2NC) N1 6 N2 6 J1 600 J2 600 S1 555	μm A 4110 4085 B 4110 4085 C 780 720 C1 160 130 C2 620 575 C3 445 425 D 300 270 N 31(2NC) N1 6 N2 6 J1 600 J2 600 S1 555 525

- * 1. The thickness of Bond-1 glass is 400 um(1pcs).
- * 2. The material of solder ball is "Sn 96.5% / Ag 3 %/ Cu 0.5%".

