Global Leader, YEUNGJIN UNIVERSITY

전자응용회로설계

3주차. 아날로그 회로 실습 1강. 밀만의 정리와 최대전력전달

송영석교수

영진전문대학교에서 수업 자료로 사용되는 (동영상, 교안) 저작물은『저작권법 제25조 학교교육 목적 등에의 이용』의거하여, 적법하게 이용하고 있습니다.
수업목적 이외의 사용은 저작권법에 저촉될 수 있으므로 수업자료(동영상, 교안)의 대중 공개 · 공유 · 복제 · 전송 등 수업목적 외의 사용을 금지합니다.

학습내용 및 학습목표


학습내용

- Pspice를 이용한 밀만정리 이해
- Pspice를 이용한 최대전력전달 이해

학습목표


- Pspice를 이용한 회로도 작성하고, 밀만정리를 설명할 수 있다.
- Pspice를 이용한 회로도 작성하고, 최대전력전달을 설명할 수 있다.

2. 아날로그 회로 실습 – 밀만 정리



출처 01 Pspice를 이용한 컴퓨터 시뮬레이션


2. 아날로그 회로 실습 – 밀만 정리



- (a) 회로의 등가는 그림 (b)와 같이 그릴수 있다. 그림에서Vab=[(8/2)+(6/3)-9/6)]/[(1/2)+(1/3)+(1/6)]=4.5V가 되고, Rab = [1/(1/2)+(1/3)+(1/6)]=1가 된다.


출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리




출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리




출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리




출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리




출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리



출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리



출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

2. 아날로그 회로 실습 – 밀만 정리


PSpice Schematics - [Schematic1 p.1]

File Edit Draw Navigate View Options Analysis Tools Markers Window Help

VPRINT2 None

(2) 최대전력 전달(회로연습1)

- Probe상태에서 Trace\Add\Add Traces에서 전력을 출력하기 위해 I(RL)*I(RL)*RVAL을 기입한 후 출력한 내용이다. 그림 2-67의 회로에서 테브난의 등가저항은 30[Ω]이 되고, 이 저항값에서 출력전력이 최대가 됨



0.00, 2.75 Cmd:

출처 01 Pspice를 이용한 컴퓨터 시뮬레이션

정리하기

1. 정리하기1

- 회로내의 동일 주파수의 전압원이 여러 개 병렬로 접속되어 있는 경우 하나의 등가전원으로 대치해서 테브난의 등가로 고칠 수 있다.

- 회로에서 부하에 공급되는 전력이 최대가 되기 위해서는 회로의 내부 임피던스가 부 하 임피던스와 같아져야 한다

다음시간에는

아날로그 회로에서 PARAM 이용한 회로해석

에 대해 학습해 보겠습니다.

출처안내

출처	비고
1	• 이윤희(2014). Pspice를 이용한 컴퓨터 시뮬레이션. 160-168.
2	
3	
4	
5	
6	
7	
8	
9	
10	

감사합니다 !