

Plantilla para Toma de Notas en Clase

Echeverría Steven, Jami Mateo, Pérez Martín y Zúñiga Sebastián.

2026-07-01

Índice

1. 2026-07-01 Organización de la memoria interna	3
1.1. Preguntas y Términos clave (Cue):	3
1.2. Notas (Notes):	3
1.3. Resumen (Summary):	3
2. 2026-07-01 DRAM	3
2.1. Preguntas y Términos clave (Cue):	3
2.2. Notas (Notes):	4
2.3. Resumen (Summary):	4
3. 2026-07-01 SRAM	4
3.1. Preguntas y Términos clave (Cue):	4
3.2. Notas (Notes):	4
3.3. Resumen (Summary):	4
4. 2026-07-01 DRAM vs SRAM	5
4.1. Preguntas y Términos clave (Cue):	5
4.2. Notas (Notes):	5
4.3. Resumen (Summary):	5
5. 2026-07-01 Memorias ROM	5
5.1. Preguntas y Términos clave (Cue):	5
5.2. Notas (Notes):	6
5.3. Resumen (Summary):	6
6. 2026-07-01 Lógica del chip	6
6.1. Preguntas y Términos clave (Cue)	6
6.2. Notas (Notes)	7
6.2.1. Formas de estructurar los datos en la memoria:	7
6.2.2. Organización típica de una memoria DRAM	7
6.3. Resumen (Summary)	8
7. 2026-07-01 Encapsulación del chip	8
7.1. Preguntas y términos clave	8
7.2. Notas (Notes)	8
7.2.1. Memoria EPROM	9
7.3. Resumen (Summary)	9



ESCUELA POLITÉCNICA NACIONAL
FACULTAD DE INGENIERÍA DE SISTEMAS
ARQUITECTURA DE COMPUTADORES

8. 2026-07-01 Organización en módulos	9
8.1. Preguntas y términos clave	9
8.2. Notas (Notes)	9
8.2.1. Organización en módulos	9
8.3. Resumen (Summary)	10
9. 2026-07-01 Corrección de Errores y código de Hamming	10
9.1. Preguntas y Términos clave (Cue):	10
9.2. Notas (Notes):	11
9.3. Resumen (Summary):	12
10.2026-07-01 DRAM síncrona (SDRAM)	12
10.1. Preguntas y Términos clave (Cue):	12
10.2. Notas (Notes):	12
10.3. Resumen (Summary):	13
11.2026-07-01 DDR SDRAM	13
11.1. Preguntas y Términos clave (Cue):	13
11.2. Notas (Notes):	13
11.3. Resumen (Summary):	13
12.2026-07-01 EDRAM (Embedded DRAM)	14
12.1. Preguntas y Términos clave (Cue):	14
12.2. Notas (Notes):	14
12.3. Resumen (Summary):	14
13.2026-07-01 Implementaciones modernas	14
13.1. Preguntas y Términos clave (Cue):	14
13.2. Notas (Notes):	15
13.3. Resumen (Summary):	15
14.2026-07-01 Memoria Flash	15
14.1. Preguntas y Términos clave (Cue):	15
14.2. Notas (Notes):	15
14.2.1. Origen	15
14.2.2. Mecanismo de Borrado	16
14.2.3. Tipos	16
14.3. Resumen (Summary):	16
15.2026-07-01 Memorias no volatiles	16
15.1. Preguntas y Términos clave (Cue):	16
15.2. Notas (Notes):	17
15.2.1. Objetivo de las Tecnologías Emergentes	17
15.2.2. SST-RAM (Spin-Transfer Torque RAM)	17
15.2.3. PCRAM (Phase-Change RAM)	17
15.2.4. ReRAM (Resistive RAM)	17
15.3. Resumen (Summary):	18
16.TODO Mis Tareas [100 %]	18

1. 2026-07-01 Organización de la memoria interna

1.1. Preguntas y Términos clave (Cue):

término clave1 celda

término clave2 escritura

término clave3 lectura

¿Cuál es la unidad fundamental de la memoria semiconductora?

¿Cómo se llama el proceso en que se fija el estado de una celda de memoria?

¿Cuáles son los terminales que posee una celda de memoria?

1.2. Notas (Notes):

- La unidad fundamental de la memoria semiconductora es una celda de memoria. Sus propiedades son:
 - Poseen dos estados estables o semiestables que representan el 1 y 0 lógico.
 - Al escribir en ellas, es posible fijar su estado.
 - Al leerlas, se detecta su estado.
- Cada celda posee tres terminales: de selección, escritura y lectura. Cada una de ellas permite realizar las operaciones pertinentes en la memoria semiconductora.

1.3. Resumen (Summary):

La celda es la unidad fundamental de la memoria principal, puesto que almacena la unidad más básica en informática: un bit. Se caracteriza por tener dos estados semiestables, que representan el 0 y 1 lógico. Además, es posible realizar dos operaciones principales en estas celdas: escritura, que consiste en fijar su estado, y lectura, que permite detectar su estado almacenado. Para este proceso, se usan tres terminales: de selección, lectura y escritura.

2. 2026-07-01 DRAM

2.1. Preguntas y Términos clave (Cue):

término clave1 DRAM

término clave2 Volatilidad

término clave3 Refresco

¿A qué propiedad física de la celda de memoria hace referencia el término dinámica?

¿Qué componente electrónico básico se utiliza en la DRAM para almacenar la carga?

¿Por qué la DRAM requiere circuitería adicional de refresco para mantener los datos?

¿Qué tipo de memoria es preferida para la memoria principal debido a su densidad y coste?

2.2. Notas (Notes):

- Características generales de la memoria RAM semiconductora
 - Las palabras individuales son accedidas directamente mediante lógica de direccionamiento interna.
 - Es posible leer y escribir datos rápidamente mediante señales eléctricas.
 - Son memorias volátiles, lo que implica que pierden los datos si se interrumpe la alimentación.
- RAM dinámica (DRAM)
 - Almacena los datos como cargas eléctricas en condensadores.
 - La presencia o ausencia de carga se interpreta como uno o cero binario.
 - Debido a la descarga natural de los condensadores, requiere refrescos periódicos para mantener la información.
 - La operación de lectura descarga el condensador, por lo que la carga debe restablecerse tras leer.
 - Es un dispositivo esencialmente analógico porque el condensador puede almacenar rangos de carga.
 - Es más densa y económica, siendo la opción estándar para la memoria principal.

2.3. Resumen (Summary):

La memoria principal semiconductora se basa en tecnologías de acceso aleatorio y volátiles. La DRAM almacena bits como carga en condensadores, lo que permite una alta densidad y bajo coste para la memoria principal, aunque necesita procesos de refresco constantes.

3. 2026-07-01 SRAM

3.1. Preguntas y Términos clave (Cue):

término clave1 SRAM

¿Cómo se denomina la configuración de transistores que utiliza la SRAM para mantener estados estables?

3.2. Notas (Notes):

- RAM estática (SRAM)
 - Es un dispositivo digital basado en biestables o flip-flops.
 - Utiliza configuraciones de cuatro o seis transistores para producir estados lógicos estables.
 - No requiere refresco para mantener los datos mientras reciba alimentación.
 - Es generalmente más rápida que la memoria dinámica.
 - Su menor densidad y mayor coste limitan su uso a las memorias caché.

3.3. Resumen (Summary):

La SRAM utiliza biestables digitales que ofrecen mayor velocidad sin necesidad de refresco, lo que la hace ideal para memorias caché a pesar de ser más cara y menos densa.

4. 2026-07-01 DRAM vs SRAM

4.1. Preguntas y Términos clave (Cue):

¿Cuáles son las dos formas básicas de memorias semiconductoras de acceso aleatorio?

¿Cuál es la principal ventaja de la SRAM sobre la DRAM en términos de rendimiento?

4.2. Notas (Notes):

- Comparación y organización
 - La interfaz DRAM tradicional es asíncrona, a diferencia de variantes modernas como la SDRAM.
 - La SRAM se usa para compensar la velocidad relativamente baja de la DRAM mediante niveles de caché.

4.3. Resumen (Summary):

La interfaz DRAM tradicional es asíncrona y más lenta frente a las velocidades de la CPU, por lo que se utiliza la SRAM (mucho más rápida, pero de menor capacidad y mayor coste) en los niveles de caché para compensar esta diferencia, reservando la DRAM para la memoria principal gracias a su alta densidad y economía.

5. 2026-07-01 Memorias ROM

5.1. Preguntas y Términos clave (Cue):

término clave1 ROM

término clave2 PROM

término clave3 EPROM

término clave4 EEPROM

término clave5 Flash

¿Qué característica distingue a la memoria ROM en cuanto a la persistencia de datos sin energía eléctrica?

¿Cuáles son los dos problemas principales derivados de la fabricación de ROM mediante máscaras?

¿Qué proceso físico es necesario para borrar el contenido almacenado en una EPROM?

¿En qué se diferencia la flexibilidad de escritura de una EEPROM frente a una PROM?

¿Qué tipo de borrado permite la memoria Flash que la sitúa entre la EPROM y la EEPROM?

5.2. Notas (Notes):

- Memoria de solo lectura (ROM)
 - Contiene un patrón permanente de datos que no puede ser alterado.
 - Es no volátil, por lo que no requiere fuente de alimentación para mantener los bits.
 - Sus aplicaciones incluyen microprogramación, programas del sistema y tablas de funciones.
 - Los datos se cablean físicamente durante la fabricación, lo que genera altos costes fijos iniciales.
 - No permite errores; si un bit es incorrecto, se debe desechar toda la tirada de chips.
- ROM programable (PROM)
 - Es una alternativa no volátil que puede grabarse una sola vez eléctricamente.
 - El proceso de escritura lo realiza el suministrador o el cliente tras la fabricación con equipo especial.
- Memorias de sobre-todo lectura (Read-mostly)
 - EPROM (Erasable PROM): Se lee y escribe eléctricamente, pero requiere exposición a luz ultravioleta para el borrado completo antes de reescribir.
 - EEPROM (Electrically Erasable PROM): Permite la escritura en cualquier momento sin borrar contenido previo, actualizando solo los bytes direccionados.
 - Memoria Flash: Utiliza tecnología de borrado eléctrico por bloques en lugar de bytes, ofreciendo una alta densidad de almacenamiento.
 - La memoria Flash es más rápida de borrar que la EPROM y se sitúa entre la EPROM y la EEPROM en coste y funcionalidad.

5.3. Resumen (Summary):

La memoria ROM es un almacenamiento no volátil que evoluciona desde las versiones cableadas de fábrica hacia opciones programables como la PROM. Existen variantes denominadas de sobre-todo lectura que permiten actualizaciones, destacando la EPROM por su borrado mediante luz ultravioleta y la EEPROM por su capacidad de borrado eléctrico a nivel de byte. La memoria Flash representa una solución intermedia que permite el borrado eléctrico por bloques, combinando la alta densidad de la EPROM con la flexibilidad de la actualización eléctrica.

6. 2026-07-01 Lógica del chip

6.1. Preguntas y Términos clave (Cue)

término clave1 palabra

término clave2 líneas

término clave3 memoria DRAM

término clave4 organización

término clave5 refresco

¿Cuáles son las dos formas principales de estructurar los datos en una memoria semiconductora?

¿Las líneas de direcciones se conectan directamente a las celdas de una memoria semiconductora?

¿Qué tipo de líneas se encargan de activar una fila de bits en la matriz de memoria?

¿Cuántos bits se pueden leer o escribir a la vez en una memoria DRAM?

¿Es cierto que se emplean 22 líneas de direcciones en una memoria DRAM?

¿Qué señal permite guardar ciertos bits como coordenadas de fila?

Además de las operaciones de lectura y escritura, ¿en qué ámbito se emplea la señal de control RAS?

6.2. Notas (Notes)

- Al diseñar una memoria semiconductora, es importante considerar el número de bits de datos que pueden ser leídos o escritos a la vez.

6.2.1. Formas de estructurar los datos en la memoria:

1. Procurar que la disposición física de la matriz sea igual a la disposición lógica de la misma. En este caso, la matriz posee W palabras con n bits cada una.
2. Organizar la memoria mediante la forma un-bit-per-chip, en la cual cada chip almacena un solo bit de cada palabra, en cada dirección de la memoria.

6.2.2. Organización típica de una memoria DRAM

1. Las líneas en una memoria DRAM

- Existen determinados tipos de líneas que permiten realizar las operaciones de lectura y escritura en la matriz de una memoria semiconductora:
- Líneas de direcciones: son conductores que llegan del procesador y, al conectarse con el decodificador de direcciones, envían señales a la matriz de memoria para activar una celda específica. No se encuentran directamente acopladas a las celdas.
 - La cantidad de líneas de direcciones requeridas en una matriz se calcula como $\log_2(W)$ donde W es la cantidad de palabras almacenadas.
- Líneas de datos: son esenciales para las operaciones de escritura y lectura, pues transportan los bits que se fijarán en los estados de celdas determinadas, o bien reciben el valor almacenado en alguna de ellas, según se requiera.
- Líneas horizontales: También llamadas líneas de palabras, activan toda una fila de bits dentro de la matriz de memoria.
- Líneas verticales: También se conocen como líneas de bits. Transportan el dato almacenado en una celda específica.

2. Proceso de lectura y escritura en una memoria DRAM

- Su matriz de memoria está compuesta por 4 matrices cuadradas de 2048×2048 elementos.
- Todas las celdas se acoplan a líneas horizontales, que conectan a los terminales de selección, y a las verticales, que conectan al terminal de Entrada-Datos/Detección de cada celda.
- Se leen o escriben cuatro bits a la vez. Esto dado que, una vez activada una fila de bits dentro de la matriz de memoria, se leen cuatro columnas indicadas por el decodificador de columnas.

Para la lectura es necesario pasar cada línea de bits a través de un amplificador de lectura.

Para la escritura se requiere activar cada línea a uno o a cero según lo indiquen las líneas de datos.

- Teóricamente, se deberían emplear 22 líneas de direcciones para esta memoria. Sin embargo, en la práctica se utiliza una estrategia de multiplexación en el tiempo para usar solo 11 líneas:
 - a) Se proporciona a la matriz once señales de dirección para las filas de la matriz. En ese instante, se activa la señal de control Row Address Selection (RAS) que indica al chip guardar dichos bits como las coordenadas de la fila.
 - b) Seguidamente, se utilizan las mismas líneas para transmitir otras once señales referentes a las columnas de la matriz. En este caso, se activa la señal Column Address Selection (CAS) que indica al chip guardar los bits recibidos como coordenadas de la columna.
- Es necesario realizar operaciones de refresco en una memoria DRAM para evitar que los bits almacenados en la matriz de memoria se pierdan.
- Una técnica de refresco muy efectiva es:
 - a) Inhabilitar todas las celdas de la DRAM
 - b) Un contador de refresco recorre cada una de las celdas
 - c) Para cada celda, se pasa el bit almacenado del contador de refresco al decodificador de filas y se activa la señal RAS.
 - d) Los datos se leen y escriben nuevamente en cada celda.

6.3. Resumen (Summary)

Dentro del diseño de la memoria semiconductora, es indispensable considerar el número de bits que se leerán o escribirán a la vez. Para esto, se puede considerar emplear una distribución física similar a la lógica, o bien una del tipo un-bit-por-chip. Para realizar estas operaciones con celdas, se requieren diferentes tipos de líneas: de direcciones, de datos, horizontales y verticales.

Por otro lado, en la organización típica de una DRAM, se puede leer o escribir cuatro bits a la vez. Compuesta por cuatro matrices cuadradas de $2048 \cdot 2048$, esta memoria permite leer y escribir cuatro bits a la vez. Además, cada celda está conectada a líneas horizontales y verticales, y se utilizan cuatro líneas de datos que operan en cuatro columnas de la matriz de memoria. Aunque teóricamente deberían existir 22 líneas de direcciones, la multiplexación en el tiempo permite reducir este número a 11. Una DRAM requiere operaciones de refresco para evitar pérdida de información, lo cual se puede conseguir mediante el uso de un contador de refresco.

7. 2026-07-01 Encapsulación del chip

7.1. Preguntas y términos clave

término clave1 memoria EPROM

término clave2 encapsulación

término clave3 terminal

¿En qué se diferencia la memoria EPROM con la ROM tradicional?

¿Cuántas palabras se pueden almacenar en una memoria EPROM?

¿Qué expresión se usa para calcular el número de terminales de direcciones en una memoria EPROM?

¿Cuántas líneas de datos se emplean en una memoria EPROM?

7.2. Notas (Notes)

- Los circuitos integrados se montan con patillas o terminales que los conectan con el mundo exterior.

7.2.1. Memoria EPROM

La memoria EPROM (Erasable Programmable Read-Only Memory) es un tipo de memoria ROM que, a diferencia de la ROM tradicional, sí permite borrar sus datos guardados mediante técnicas de radiación de luz ultravioleta.

Una memoria EPROM encapsulada de 8 Mb, en la cual cada palabra tiene un tamaño de 8 bits (1 byte), requiere 32 terminales. Estos realizan las siguientes funciones:

1. La dirección de la palabra a la que se accede

- El número total de Estas terminales se calcula como

$$n = \log_2(W)$$

- Puesto que se puede almacenar 1000000 palabras en total se necesitan $\log_2(1000000) \approx 20$ terminales, numeradas desde A0 hasta A19.

2. El dato a leer, para el cual se utilizan ocho líneas de datos (D0 - D7).

3. La línea de alimentación del chip V_{CC}

4. Un terminal de tierra V_{SS}

5. Un terminal de habilitación del chip V_{CE} , empleado para verificar si la dirección dada por el bus de direcciones es válida para cada chip.

6. Una tensión de programación que se aplica durante las operaciones de memoria V_{PP} .

7. El terminal NC (No conectar) se incluye en el chip para que el número total de terminales sea par.

7.3. Resumen (Summary)

Los circuitos integrados se conectan a otros componentes mediante terminales. En el caso de una memoria EPROM, se necesita 32 terminales: 20 de direcciones, 9 líneas de datos, 1 línea de alimentación, un terminal de tierra, uno de habilitación del chip y una tensión de programación. Además, existe un terminal llamado NC que garantiza que el número total de terminales sea par.

8. 2026-07-01 Organización en módulos

8.1. Preguntas y términos clave

término clave1 palabra

término clave2 módulo

En una organización modular, ¿cómo se define la cantidad de chips que se utilizarán?

8.2. Notas (Notes)

8.2.1. Organización en módulos

- Se necesita un número de chips igual al número de bits por palabra.
- Para ilustrar, en una memoria RAM de 256 K palabras, cada una de ocho bits, se necesitarían ocho chips de 32 KB.
- En cambio, si se está trabajando con una memoria mayor, se requeriría una matriz de chips. A saber, en una memoria de 1 M de palabras, cada una de ocho bits, se necesitarían cuatro columnas de chips organizadas de forma similar a la memoria de 256 KB.

8.3. Resumen (Summary)

Por otro lado, la organización modular permite diseñar RAMs con tamaños más elevados, como 256 KB y 1 MB, determinando el número de chips necesarios según los bits por palabra o formando matrices para capacidades mayores.

9. 2026-07-01 Corrección de Errores y código de Hamming

9.1. Preguntas y Términos clave (Cue):

término clave1 Hard error

término clave2 Soft error

término clave3 Fallo permanente

término clave4 Error transitorio

término clave5 Hamming

término clave6 Comprobación

término clave7 Síndrome

término clave8 XOR

¿Cómo se clasifican los fallos en las memorias semiconductoras?

¿Qué características definen a un fallo de tipo permanente?

¿Cuáles son las causas principales de un hard error?

¿Por qué un error de tipo soft se considera un evento no destructivo?

¿Qué factores externos suelen provocar errores transitorios en las celdas?

¿Qué función cumplen los códigos correctores de errores en estos sistemas?

¿Quién fue el creador del código corrector de errores más sencillo utilizado en memorias?

¿Qué tipo de bits se añaden a los bits de datos para formar un código de corrección?

¿Cuál es la inecuación que determina el número de bits de comprobación necesarios para una palabra de datos?

¿En qué posiciones específicas de la palabra se ubican los bits de comprobación?

¿Qué información proporciona el valor numérico de la palabra de síndrome?

¿Qué función cumple el bit adicional en los códigos denominados SEC-DED?

9.2. Notas (Notes):

- Clasificación general de errores en memoria
 - Las memorias semiconductoras pueden presentar fallos que se categorizan según su persistencia y origen.
 - La mayoría de los sistemas modernos incorporan lógica específica para la detección y corrección de estos fallos.
- Fallos permanentes (Hard Errors)
 - Se definen como un defecto físico en el hardware de la memoria.
 - Las celdas afectadas pierden la capacidad de almacenar datos de forma segura.
 - El comportamiento típico es quedar ancladas a un valor fijo (cero o uno) o conmutar de manera errática.
 - Sus causas principales incluyen el funcionamiento bajo condiciones ambientales adversas, defectos surgidos durante la fabricación y el desgaste por uso.
- Errores transitorios (Soft Errors)
 - Consisten en eventos aleatorios que alteran el contenido de las celdas sin dañarlas físicamente.
 - Se consideran no destructivos porque la memoria sigue siendo funcional tras el evento.
 - Una de las causas más frecuentes es la incidencia de partículas alfa resultantes de emisiones radiactivas.
 - Los núcleos radiactivos responsables de estas emisiones se encuentran en pequeñas cantidades en casi todos los materiales.
 - También pueden ser provocados por fluctuaciones o problemas en la fuente de alimentación.
- Proceso de detección y corrección
 - El sistema realiza cálculos con los datos para producir un código que se almacena simultáneamente.
 - Durante la lectura, se genera un nuevo código a partir de los datos captados y se compara con el código guardado.
 - Esta comparación genera una palabra de síndrome que permite identificar si hubo un error.
 - Dependiendo del código utilizado, el sistema puede no detectar error, corregir un error detectado o informar de un error no corregible.
- El código de Hamming es una técnica de corrección de errores simples (SEC) diseñada para incrementar la fiabilidad de las memorias semiconductoras.
- El proceso implica añadir K bits redundantes a una palabra de M bits de datos, de modo que el tamaño real almacenado es $M+K$.
- Para determinar el número de bits de comprobación necesarios, se debe cumplir la inequación 2 elevado a K , menos 1, mayor o igual a M más K .
- Los bits de comprobación se asignan a las posiciones de bit cuyos números son potencias de dos (1, 2, 4, 8...).
- Cada bit de comprobación se calcula mediante una operación XOR (OR-exclusiva) sobre un subconjunto específico de los bits de datos.
- Durante la lectura, se genera un nuevo código que se compara con el código almacenado para producir una palabra de síndrome.

- Si el síndrome es distinto de cero, su valor indica la posición del bit erróneo, permitiendo su corrección mediante la inversión del bit.
- Las memorias modernas suelen implementar el código SEC-DED (Single Error Correction-Double Error Detection), que añade un bit extra para detectar errores dobles que el código SEC estándar no podría identificar correctamente.
- La implementación de estos códigos mejora la fiabilidad a costa de un aumento en la complejidad y un incremento porcentual en el tamaño de la memoria.

9.3. Resumen (Summary):

Los errores en las memorias semiconductoras se clasifican en permanentes (hard) y transitorios (soft). Mientras que los hard errors implican un daño físico en las celdas debido a defectos de fábrica o desgaste, los soft errors son alteraciones aleatorias del contenido binario causadas por factores externos como partículas alfa o fallos eléctricos. Para garantizar la fiabilidad, los sistemas emplean códigos correctores que utilizan bits redundantes para identificar y solucionar estas discrepancias durante las operaciones de lectura y escritura.

El código de Hamming es un método fundamental para garantizar la integridad de los datos en memorias semiconductoras mediante el uso de bits de paridad redundantes. Al organizar estos bits en posiciones estratégicas y utilizar lógica XOR, el sistema puede generar un síndrome que identifica la ubicación exacta de un error simple para su corrección automática. Mientras que el esquema SEC básico se enfoca en errores únicos, la evolución hacia SEC-DED permite además la detección de errores dobles, siendo una solución estándar en sistemas de computación de altas prestaciones para mitigar fallos tanto permanentes como transitorios.

10. 2026-07-01 DRAM síncrona (SDRAM)

10.1. Preguntas y Términos clave (Cue):

término clave1 Reloj externo

término clave2 Wait state

término clave3 Modo ráfaga

término clave4 Registro de modo

¿Qué problema resuelve la SDRAM frente a la DRAM asíncrona tradicional?

¿Cómo permite el "modo de ráfagas" agilizar la lectura de datos?

¿Qué parámetros principales permite configurar el registro de modo?

10.2. Notas (Notes):

- Arquitectura concebida para solucionar problemas de latencia y "wait states" (tiempos de espera) de las DRAM asíncronas clásicas.
- Sincronización: Está conectada y responde a una señal de reloj externa del sistema.
- El procesador envía instrucciones y queda libre para ejecutar otras tareas de manera segura, mientras la SDRAM opera internamente al ritmo del reloj.
- Modo de ráfagas (Burst Mode): Extrae secuencias rápidas de bits uno tras otro si se encuentran en la misma fila, evitando enviar la dirección repetidamente en accesos múltiples.
- Registro de Modo: Es un registro integrado que permite programar la longitud de la ráfaga (1, 2, 4, 8 bits o página completa) y los tiempos de latencia (ciclos de espera inicial).

- Arquitectura interna: Se divide en múltiples bancos, facilitando procesar operaciones en paralelo dentro del mismo chip.

10.3. Resumen (Summary):

La SDRAM soluciona el problema de latencia de la memoria tradicional al sincronizarse con el reloj externo del sistema, lo que libera al procesador de los tiempos de espera improductivos. Además, incorpora características de alto rendimiento como un "modo de ráfagas" para lecturas secuenciales veloces y un registro de modo para configurar latencias y ráfagas, apoyándose en múltiples bancos para operar en paralelo.

11. 2026-07-01 DDR SDRAM

11.1. Preguntas y Términos clave (Cue):

término clave1 Flanco de reloj

término clave2 Búfer de precarga (Prefetch buffer)

término clave3 Bank groups

¿Cómo logra la tecnología DDR duplicar la velocidad sin aumentar la frecuencia del reloj interno?

¿Qué función cumple exactamente el búfer de precarga en la memoria DDR?

¿Cuál fue la innovación arquitectónica principal introducida en DDR4?

11.2. Notas (Notes):

- Doble tasa de transferencia: Supera la limitación de la SDRAM estándar enviando datos dos veces en el mismo ciclo de reloj (tanto en el flanco de subida como en el de bajada de la señal).
- Búfer de precarga (Prefetch buffer): Ya que el núcleo interno (condensadores) es físicamente más lento que la interfaz del bus, la memoria DDR lee múltiples palabras en paralelo internamente, las almacena en este búfer (una "sala de espera") y luego las envía en serie hacia el procesador a alta velocidad.
- Generaciones de DDR y evolución del búfer:
 - DDR1: Utiliza un búfer de 2 bits (prebusca 2 palabras, logrando el doble de velocidad que el núcleo).
 - DDR2: Amplía el búfer a 4 bits (velocidad multiplicada por 4).
 - DDR3: Amplía el búfer a 8 bits (velocidad multiplicada por 8).
 - DDR4: En lugar de un ineficiente búfer de 16 bits, mantiene el búfer de 8 bits pero introduce grupos de bancos (bank groups). Permite que áreas independientes completen operaciones de columna en paralelo, logrando tasas de transferencia de 2133 a 4266 Mbps.

11.3. Resumen (Summary):

La memoria DDR SDRAM revoluciona las transferencias operando en ambos flancos del ciclo de reloj, logrando enviar el doble de datos. Para evitar cuellos de botella con su lento núcleo interno, emplea un búfer de precarga que lee palabras en paralelo. Generación tras generación, este búfer se amplió (de 2 a 8 bits) hasta la llegada de DDR4, la cual innovó implementando grupos de bancos paralelos para disparar el rendimiento y las frecuencias de forma masiva.

12. 2026-07-01 EDRAM (Embedded DRAM)

12.1. Preguntas y Términos clave (Cue):

término clave1 EDRAM

término clave2 Caché

término clave3 Densidad

¿Qué significa el término eDRAM y en dónde se ubica físicamente?

¿Qué ventajas ofrece frente a la SRAM tradicional cuando se utiliza como memoria caché?

12.2. Notas (Notes):

- Naturaleza híbrida: Integra la tecnología de celdas DRAM físicamente dentro del mismo chip (o en un módulo multichip) que el procesador.
- Es una solución altamente eficiente que busca unir lo mejor de ambos mundos para la memoria caché.
- Densidad: Proporciona mucha mayor capacidad de almacenamiento en un área más reducida en comparación con la memoria SRAM tradicional.
- Eficiencia: Disipa una menor cantidad de energía.
- Velocidad: Al estar integrada junto al procesador (proximidad física) y disponer de buses internos de gran ancho, el tiempo de acceso se reduce drásticamente frente a ir a consultar la DRAM externa.

12.3. Resumen (Summary):

La eDRAM (DRAM incrustada) es una tecnología que ubica celdas de DRAM directamente en el mismo circuito integrado del procesador. Funciona como una caché altamente eficiente porque otorga mucha mayor densidad (capacidad de almacenamiento) y menor consumo energético que la SRAM, logrando simultáneamente velocidades ultrarrápidas debido a su proximidad física y el uso de buses internos anchos.

13. 2026-07-01 Implementaciones modernas

13.1. Preguntas y Términos clave (Cue):

término clave1 IBM z13

término clave2 Intel Core

término clave3 Búfer transparente

¿Cómo implementó IBM la memoria eDRAM en sus sistemas corporativos z13?

¿Cómo evolucionó el uso de la eDRAM en la arquitectura de los procesadores Intel modernos?

13.2. Notas (Notes):

- Sistemas IBM z13:
 - Utilizan la eDRAM de forma masiva y compartida.
 - Cada procesador dispone de una caché L3 de 64 MB basada en eDRAM.
 - Varios procesadores comparten un nivel de caché L4 gigantesco de 480 MB, un tamaño imposible de alcanzar utilizando SRAM.
- Sistemas Intel Core (Evolución):
 - Diseño original: Intel usó la eDRAM como una caché L4 estructurada de forma tradicional (funcionando como una "victim cache" de la L3). Esto creaba un cuello de botella por dependencias, obligando a pasar etiquetas a través de la L3.
 - Diseños recientes: Cambiaron la arquitectura y ubicaron la eDRAM para que actúe directamente junto al Controlador de Memoria (MC). Funciona como un búfer DRAM totalmente transparente para el software, permitiendo acelerar componentes como gráficos integrados o PCIe sin necesidad de navegar a través del procesador central.

13.3. Resumen (Summary):

Los gigantes de la industria aprovechan la eDRAM para superar los límites de espacio de la SRAM. IBM la utiliza para crear memorias caché masivas en sus procesadores z13 (L3 y L4). Por su parte, Intel evolucionó desde usarla como una caché L4 convencional y dependiente, a convertirla en un búfer transparente conectado directamente al controlador de memoria, acelerando todo el sistema (incluidos gráficos) de forma paralela e independiente a la CPU principal.

14. 2026-07-01 Memoria Flash

14.1. Preguntas y Términos clave (Cue):

término clave1 Acceso aleatorio a nivel de byte

término clave2 Acceso por páginas

¿Por qué la memoria Flash se considera una tecnología intermedia entre EPROM y EEPROM?

¿Cuál es la diferencia operativa fundamental entre la Flash tipo NOR y la NAND?

¿Cómo funciona el mecanismo de borrado en bloques y qué ventajas de velocidad aporta?

14.2. Notas (Notes):

14.2.1. Origen

- Introducida a mediados de la década de 1980.
- Se ubica en un punto intermedio entre EPROM y EEPROM en términos de costo y funcionalidad.
- Al igual que la EEPROM, utiliza una tecnología de borrado eléctrico, pero con una mejora en la velocidad.

14.2.2. Mecanismo de Borrado

- Una memoria Flash completa (o secciones específicas de ella llamadas bloques) puede borrarse en cuestión de unos pocos segundos.
- Esto representa una velocidad masiva comparada con la EPROM (que necesita exposición prolongada a luz ultravioleta).
- El nombre "Flash" proviene de la velocidad con la que el microchip organiza y borra sus secciones.

14.2.3. Tipos

1. Flash NOR:

- Proporciona acceso aleatorio directo a nivel de byte. Esto significa que las celdas se pueden leer igual que una memoria RAM o ROM tradicional.
- Es la opción ideal para almacenar código ejecutable y firmware de sistemas, como el BIOS de la computadora o microcontroladores, debido a su rápida velocidad de lectura.
- Sus tiempos de escritura y de borrado son notablemente más lentos que los de la Flash NAND.

2. Flash NAND:

- Está organizada a nivel de componentes lógicos en páginas (ej. 4 KB) y bloques (ej. 128 páginas).
- No permite acceso aleatorio a nivel de byte, las lecturas y escrituras se ejecutan obligatoriamente por páginas completas, y los borrados se hacen por bloques enteros.
- Ofrece velocidades de escritura y borrado drásticamente más rápidas que NOR.
- Posee una densidad de almacenamiento mucho mayor y un costo por bit significativamente inferior.
- Es la tecnología estándar usada para almacenamiento secundario masivo, como son: Flash USB, tarjetas SD y unidades de estado sólido (SSD).

14.3. Resumen (Summary):

La memoria Flash es un dispositivo semiconductor no volátil que evoluciona de la EEPROM mediante un borrado eléctrico ultrarrápido por bloques. Se divide comercial y técnicamente en dos arquitecturas: NOR (para lecturas rápidas de acceso aleatorio a nivel de byte) y NAND (para escritura/borrado rápido organizadas por páginas, y es el estándar).

15. 2026-07-01 Memorias no volatiles

15.1. Preguntas y Términos clave (Cue):

- ¿Qué limitaciones físicas de las memorias DRAM y Flash tradicionales generan la necesidad de desarrollar nuevas tecnologías?
- ¿Cómo logra la STT-RAM almacenar información de forma no volátil sin usar carga eléctrica retenida?
- ¿Cuál es el principio físico que gobierna el cambio de estado en las memorias PCRAM?
- ¿Qué ventaja de escalabilidad ofrece la ReRAM frente a las celdas de transistores convencionales?

15.2. Notas (Notes):

15.2.1. Objetivo de las Tecnologías Emergentes

- Buscar superar las limitaciones físicas de escalabilidad que sufren las tecnologías de memoria Flash NAND y DRAM (como la fuga de corriente y la densidad de celdas a escalas nanométricas inferiores).
- El propósito ideal es combinar la alta velocidad operativa de las memorias volátiles (SRAM/DRAM) con la retención permanente de datos de las memorias no volátiles (Flash).

15.2.2. SST-RAM (Spin-Transfer Torque RAM)

- Utiliza las propiedades cuánticas y magnéticas del espín de los electrones para alterar la resistencia eléctrica de la celda de almacenamiento.
- Los datos se guardan mediante la orientación de los campos magnéticos en unión de túnel magnético: una configuración paralela ofrece baja resistencia eléctrica y una configuración antiparalela ofrece alta resistencia eléctrica.
- Ventajas: Posee una densidad extremadamente alta, consumo de energía ultra bajo durante el reposo, velocidades de conmutación competitivas con la SRAM y una durabilidad de ciclos de escritura prácticamente infinita.

15.2.3. PCRAM (Phase-Change RAM)

- Tiene como base las propiedades físicas de una aleación de vidrio calcógeno (material GST: Germanio-Antimonio-Telurio).
- La celda altera su estado estructural mediante la aplicación precisa de calor inducido por pulsos eléctricos controlados.
- **Estado Amorfo:** Estructura atómica desordenada que genera una alta resistencia eléctrica (representa un estado binario).
- **Estado Cristalino:** Estructura atómica ordenada que genera una baja resistencia eléctrica (representa el estado binario opuesto).
- Ventajas: Ofrece una densidad de almacenamiento muy competitiva, mejor durabilidad frente a la Flash tradicional y tiempos de escritura estables.

15.2.4. ReRAM (Resistive RAM)

- Opera mediante el principio de alternancia de la resistencia eléctrica a través de un material dieléctrico de estado sólido (usualmente un óxido metálico).
- Al aplicar un voltaje específico, se forman o se rompen diminutos filamentos conductores de átomos dentro del material aislante, conmutando la celda entre estados de alta y baja resistencia de manera controlada.
- Ventajas: Posee un potencial de escalabilidad nanométrica superior, bajo consumo de energía y velocidades de operación rápidas, es una alternativa clave para arquitecturas de computación neuromórfica.

15.3. Resumen (Summary):

Las tecnologías emergentes de estado sólido no volátil (STT-RAM, PCRAM y ReRAM) surgen para romper los límites físicos de escalabilidad de DRAM Y Flash. En lugar de atrapar cargas eléctricas en transistores, manipulan estados físicos alternativos de la materia:

- STT-RAM altera la orientación del espín magnético del electrón.
- PCRAM conmuta térmicamente un material calcógeno entre estados amorfo y cristalino.
- ReRAM genera filamentos conductores en un material dieléctrico.

Todas buscan alcanzar velocidad instantánea de RAM y la permanencia de un disco duro, como si se tratara del "Santo Grial" de la computación.

16. TODO Mis Tareas [100 %]

- ☒ Leer este documento
- ☒ Escribir el resumen de la exposición 1