实验报告


【实验内容】

使用两片集成计数器 74LS160 搭建一个六十进制计数器(六进制为高位、十进制为低位)。将 10kHz 的连续脉冲作为六十进制计数器的计数脉冲,使用示波器数字通道观察并记录 CP(计数脉冲)和两片 74LS160 的计数输出 Q3、Q2、Q1、Q0。将 1Hz 的连续脉冲作为六十进制计数器的计数脉冲,使用实验箱上的七段数码管显示计数结果。

【实验原理】

当计数器的模数 N 比较大的时候,状态位数会比较多,如果还是用触发器来设计的话,电路会比较复杂。可以利用 M 进制集成计数器来构成任意 N 进制计数器。74LS160 是一个十进制计数器,如果 N>10,可以采用多片 74LS160 串联计数。


【实验设计】





利用低位计数器的进位信号作为高位计数器的计数使能信号,将清零端置高(没有使用清零端进行清零),使用同步清零的方式,当高位为5低位为9(01011001)时,将与非门的结果接到load端,这样就会实现清零,完成六十进制计数。

【实验结果与分析】

A0-A7 为低位 74LS160 和高位 74LS160 的 Q0、Q1、Q2、Q3







【实验心得】

本次实验我学会了用集成计数器来构成任意 N 进制计数器, 对于同步清零的方法也更加熟练了。这次实验虽然简单但十分重要, 对之后数字时钟实验的作用特别关键。