

数字电路与数字逻辑实验

-实验9:特殊计数器的实现

陈刚

副教授，无人系统研究所
数据科学与计算机学院
中山大学



<https://www.usilab.cn/team/chengang/>



中山大學

SUN YAT-SEN UNIVERSITY

数据科学与计算机学院


School of Data and Computer Science

实验目的

- 熟悉J-K 触发器的逻辑功能
- 熟悉时序逻辑电路的设计流程
- 掌握 J-K 触发器构成特殊计数器的方法
- 掌握器件
 - 74LS73: Dual JK Flip-Flop
- 对应教材实验4.5

时序逻辑电路设计方法

- 时序逻辑电路是任一时刻的输出信号不仅取决于当时的输入信号，还与电路的历史状态相关。




- 类比于组合逻辑的设计方法
 - 输入：历史信号
 - 时钟信号：同步和异步时钟（参照实验4.4）

时序逻辑电路设计方法

- 可以采用类似的组合逻辑设计方法流程，不同点在于：
- 输入需要包含历史信息，同时需要考虑时钟
- 第一步：给出原始的状态转移图
- 第二步：根据状态转移图，画出卡诺图
- 第三步：化简和状态分配
- 第四步：选择触发器并部署电路
- 第五步：自启动电路


时序逻辑电路设计方法

- 设计特殊的十二进制计数器（没有0000、1101、1110、1111状态，需考虑自启动）为例
- 用J-K触发器和门电路设计实现
- 十二进制计数器状态转换图（第一步）



时序逻辑电路设计方法

- 根据状态图画卡诺图（没有0000、1101、1110、1111状态，标X）
- 十二进制计数器Q3Q2Q1Q0卡诺图（第二步）



		$Q_1^n Q_0^n$			
		00	01	11	10
$Q_3^n Q_2^n$	00	X	0010	0100	0011
	01	0101	0110	1000	0111
	11	0001	x	x	x
	10	1001	1010	1100	1011

时序逻辑电路设计方法

- 合并化简（第三步）

		$Q_1^n Q_0^n$			
		00	01	11	10
$Q_3^n Q_2^n$	00	X	0	0	1
	01	1	0	0	1
	11	1	x	x	x
	10	1	0	0	1

$$Q_0^{n+1} = \overline{Q_0}$$

		$Q_1^n Q_0^n$			
		00	01	11	10
$Q_3^n Q_2^n$	00	X	1	0	1
	01	0	1	0	1
	11	0	x	x	x
	10	0	1	0	1

$$Q_1^{n+1} = \overline{Q_0} \overline{Q_1} + Q_0 Q_1$$

		$Q_1^n Q_0^n$			
		00	01	11	10
$Q_3^n Q_2^n$	00	X	0	1	0
	01	1	1	0	1
	11	0	x	x	x
	10	0	0	1	0

$$Q_2^{n+1} = Q_1 \overline{Q_0} \overline{Q_2} + (\overline{Q_3} \overline{Q_1} + \overline{Q_3} \overline{Q_0}) Q_2$$

		$Q_1^n Q_0^n$			
		00	01	11	10
$Q_3^n Q_2^n$	00	X	0	0	0
	01	0	0	1	0
	11	0	x	x	x
	10	1	1	1	1

$$Q_3^{n+1} = \overline{Q_2} \overline{Q_3} + Q_2 Q_1 \overline{Q_0} \overline{Q_3}$$

时序逻辑电路设计方法

- 选择触发器并部署电路（第四步）
- 根据JK触发器 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

$$\left\{ \begin{array}{l} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = Q_0\overline{Q_1} + \overline{Q_0}Q_1 \\ Q_2^{n+1} = Q_1Q_0\overline{Q_2} + (\overline{Q_3}\overline{Q_1} + \overline{Q_3}\overline{Q_0})Q_2 \\ Q_3^{n+1} = \overline{Q_2}Q_3 + Q_2Q_1Q_0\overline{Q_3} \end{array} \right.$$

$$\left\{ \begin{array}{l} J_0 = K_0 = 1 \\ J_1 = K_1 = Q_0 \\ J_2 = Q_1Q_0, \quad K_2 = \overline{\overline{Q_3}\overline{Q_1} + \overline{Q_3}\overline{Q_0}} = \overline{\overline{Q_3}\overline{Q_1}Q_0} \\ J_3 = Q_2Q_1Q_0, \quad K_3 = Q_2 \end{array} \right.$$

时序逻辑电路设计方法

- 检查自启动（第五步）（没有0000、1101、1110、1111状态）

$Q_1^n Q_0^n$					
$Q_3^n Q_2^n$		00	01	11	10
	00	X	0010	0100	0011
	01	0101	0110	1000	0111
	11	0001	x	x	x
	10	1001	1010	1100	1011



$Q_1^n Q_0^n$					
$Q_3^n Q_2^n$		00	01	11	10
	00	0001	0010	0100	0011
	01	0101	0110	1000	0111
	11	0001	0010	0000	0011
	10	1001	1010	1100	1011


$$\begin{cases} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = Q_0 \overline{Q_1} + \overline{Q_0} Q_1 \\ Q_2^{n+1} = Q_1 Q_0 \overline{Q_2} + (\overline{Q_3} \overline{Q_1} + \overline{Q_3} \overline{Q_0}) Q_2 \\ Q_3^{n+1} = \overline{Q_2} Q_3 + Q_2 Q_1 Q_0 \overline{Q_3} \end{cases}$$

1111
↓
0000 1101 1110

0001 → 0010 → 0011 → 0100 → 0101 → 0110
↑ ↓
1100 ← 1011 ← 1010 ← 1001 ← 1000 ← 0111

实验内容

- 用J-K触发器和门电路设计一个特殊的十进制同步计数器，用示波器数字通道观察并记录连续脉冲和计数器Q3、Q2、Q1、Q0的输出波形，分析并验证电路功能。



- 这个十进制同步计数器没有0000、1011、1100、1101、1110、1111状态，电路设计要考虑自启动。

Questions?

Comments?

Discussion?