#### 数字电路与数字逻辑实验 -实验1:七段数码管显示实验

计算机组成原理课程群



陈刚

副教授,无人系统研究所 数据科学与计算机学院 中山大学



https://www.usilab.cn/team/chengang/



## 实验目的


- 熟悉使用Xilinx vivado软件
  - 熟悉流程
  - 仿真和程序下载
- 开发板的基本使用
- 自学硬件描述Verilog

计算机组成原理课程群



8/26/2018

# Verilog自学教材



8/26/2018

### 实验内容1

- 利用开发板 4个 7段数码管依次显示数字"1234"和"4321",通过判断拨键开关 SWO 的状态进行选择数码管是顺序显示数字还是逆序显示数字。亦可使用按键开关控制模式转换。
- 如: 当 SW0=1 时显示"1234"; 当 SW0=0 时显示"4321";
- 要求:
- 1.给出行为仿真波形
  - 2.开发板演示

### 实验内容

```
timescale 1ns / 1ps
3 ⊨module display 7seg(
     input CLK,
      input SW in,
      output reg[10:0] display out
8
      reg [19:0]count=0;
9
      reg [2:0] sel=0;
      parameter T1MS=50000;
      always@ (posedge CLK)
        begin
            if(SW in==0)
14 占
                 begin
                     case (sel)
                          0:display out =11'b0111 1001111;
16
                          1:display out =11'b1011 0010010;
                          2:display out =11'b1101 0000110;
19
                          3:display out =11'b1110 1001100;
                          default:display out<=11'b1111 1111111;</pre>
                      endcase
                  end
             else
24
                 begin
                     case (sel)
                         0:display out<=11'b1110 1001111;
                         1:display out<=11'b1101 0010010;
                         2:display out<=11'b1011 0000110;
29
                         3:display out <= 11'b0111 1001100;
30
                         default:display out<=11'b1111 1111111;
31
                     endcase
                 end
33
             end
34
     always@ (posedge CLK)
35 ₽
        begin
             count <= count +1;
                 if (count==T1MS)
                     begin
39
                         count <= 0;
40
                         sel<=sel+1;
41
                         if(sel==4)
42
                             sel<=0;
43
                     end
44
        end
    endmodule
46
```

```
`timescale 1ns / 1ps
module display 7seq tb;
    reg CLK;
    reg SW in;
    wire [10:0] display out;
    display 7seq uu(
    .CLK (CLK),
    .SW in (SW in),
    .display out (display out)
    );
    initial begin
    CLK=0;
    SW in=0;
    #100;
    end
    parameter PERIOD=20;
    always begin
    CLK=0;
    # (PERIOD/2);
    CLK=1;
    #(PERIOD/2);
    end
    always begin
    SW in=0;
    #(PERIOD*500);
    SW in=1;
    #(PERIOD*500);
    end
endmodule
```

### 实验内容2

- 利用开发板16个LED,实现一个跑马灯,通过判断拨键 开关 SWO 的状态进行选择LED是左到右依次亮起,还 是从右到左依次亮起。
- •如: 当 SW0=1 时显示"左到右依次亮起"; 当 SW0=0 时显示"从右到左依次亮起";
- 1.给出行为仿真波形
  - 2.开发板演示
  - 3. 自己写代码,建立工程

**Questions?** 

**Comments?** 

**Discussion?**