

实验报告

实验名称：ALU 设计实验

院系：计算机学院 19 级计算机科学与技术

班级：计科 2 班

姓名：施天予

指导老师：陈刚

一、实验内容

- 1、 根据 ALU 原理图，使用 Verilog 语言定义 ALU 模块，其中输入输出端口参照实验原理，运算指令码长度为[2:0]。
- 2、 内置一个 32 位 num2(值为 32h' 01)作为输入到运算器端口 A。
- 3、 将 sw0-sw7 输入到 num1，经过符号扩展至 32 位后，输入到运算器的端口 B。
- 4、 运算器支持“加、减、与、或”4 种运算，需要 3 位（8 个操作）。将 sw15-sw13 输入到 op 作为运算器的控制信号。
- 5、 实现 SLT 功能。
- 6、 将计算 32 位结果 s 显示到七段数码管（16 进制）。
- 7、 验证表 1 中所有功能。
- 8、 给出 RTL 源程序（.v 文件）。

一、实验原理

下图给出了一个具有 N 位输入和 N 位输出的算术逻辑单元的电路符号。算术逻辑单元接收说明执行哪个功能的控制信号 F，执行对应功能后输出 N 位结果。




图 1

实验要求实现以下算术运算功能，其对应的指令码及功能如下：

表 1

F _{2:0}	功能	F _{2:0}	功能
000	A + B(Unsigned)	100	\bar{A}
001	A - B	101	SLT
010	A AND B	110	未使用
011	A OR B	111	未使用

本次实验将 ALU 输出结果通过板载七段数码管进行显示验证，原理图如下图所示：




图 2

二、实验设计

因为 sw0-sw7 输入到 num1, sw15-sw13 输入到 op, 则约束文件如下：

```
7  set_property PACKAGE_PIN W5 [get_ports clk]
8      set_property IOSTANDARD LVCMOS33 [get_ports clk]
9      create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]
10
```

分配 sw13(U1) 为 op[0], sw14(T1) 为 op[1], sw15(R2) 为 op[2]

```
21 set_property PACKAGE_PIN U1 [get_ports {op[0]}]
22     set_property IOSTANDARD LVCMOS33 [get_ports {op[0]}]
23 set_property PACKAGE_PIN T1 [get_ports {op[1]}]
24     set_property IOSTANDARD LVCMOS33 [get_ports {op[1]}]
25 set_property PACKAGE_PIN R2 [get_ports {op[2]}]
26     set_property IOSTANDARD LVCMOS33 [get_ports {op[2]}]
27
```

分配 sw0(V17) 为 num1[0], sw1(V16) 为 num1[1], sw2(W16) 为 num1[2],
sw3(W17) 为 num1[3], sw4(W15) 为 num1[4], sw5(V15) 为 num1[5],
sw6(W14) 为 num1[6], sw7(W13) 为 num1[7]

```
46 set_property PACKAGE_PIN V17 [get_ports {num1[0]}]
47     set_property IOSTANDARD LVCMOS33 [get_ports {num1[0]}]
48 set_property PACKAGE_PIN V16 [get_ports {num1[1]}]
49     set_property IOSTANDARD LVCMOS33 [get_ports {num1[1]}]
50 set_property PACKAGE_PIN W16 [get_ports {num1[2]}]
51     set_property IOSTANDARD LVCMOS33 [get_ports {num1[2]}]
52 set_property PACKAGE_PIN W17 [get_ports {num1[3]}]
53     set_property IOSTANDARD LVCMOS33 [get_ports {num1[3]}]
54 set_property PACKAGE_PIN W15 [get_ports {num1[4]}]
55     set_property IOSTANDARD LVCMOS33 [get_ports {num1[4]}]
56 set_property PACKAGE_PIN V15 [get_ports {num1[5]}]
57     set_property IOSTANDARD LVCMOS33 [get_ports {num1[5]}]
58 set_property PACKAGE_PIN W14 [get_ports {num1[6]}]
59     set_property IOSTANDARD LVCMOS33 [get_ports {num1[6]}]
60 set_property PACKAGE_PIN W13 [get_ports {num1[7]}]
61     set_property IOSTANDARD LVCMOS33 [get_ports {num1[7]}]
62
```

```

109 set_property PACKAGE_PIN W7 [get_ports {seg[6]}]
110 set_property IOSTANDARD LVCMOS33 [get_ports {seg[6]}]
111 set_property PACKAGE_PIN W6 [get_ports {seg[5]}]
112 set_property IOSTANDARD LVCMOS33 [get_ports {seg[5]}]
113 set_property PACKAGE_PIN U8 [get_ports {seg[4]}]
114 set_property IOSTANDARD LVCMOS33 [get_ports {seg[4]}]
115 set_property PACKAGE_PIN V8 [get_ports {seg[3]}]
116 set_property IOSTANDARD LVCMOS33 [get_ports {seg[3]}]
117 set_property PACKAGE_PIN U5 [get_ports {seg[2]}]
118 set_property IOSTANDARD LVCMOS33 [get_ports {seg[2]}]
119 set_property PACKAGE_PIN V5 [get_ports {seg[1]}]
120 set_property IOSTANDARD LVCMOS33 [get_ports {seg[1]}]
121 set_property PACKAGE_PIN U7 [get_ports {seg[0]}]
122 set_property IOSTANDARD LVCMOS33 [get_ports {seg[0]}]
123
130 set_property PACKAGE_PIN U2 [get_ports {ans[0]}]
131 set_property IOSTANDARD LVCMOS33 [get_ports {ans[0]}]
132 set_property PACKAGE_PIN U4 [get_ports {ans[1]}]
133 set_property IOSTANDARD LVCMOS33 [get_ports {ans[1]}]
134 set_property PACKAGE_PIN V4 [get_ports {ans[2]}]
135 set_property IOSTANDARD LVCMOS33 [get_ports {ans[2]}]
136 set_property PACKAGE_PIN W4 [get_ports {ans[3]}]
137 set_property IOSTANDARD LVCMOS33 [get_ports {ans[3]}]
138
143 set_property PACKAGE_PIN U18 [get_ports rst]
144 set_property IOSTANDARD LVCMOS33 [get_ports rst]
145

```

top. v

```

1 `timescale 1ns / 1ps
2
3 module top(
4     input clk,
5     input rst,
6     input [2:0] op,
7     input [7:0] num1,
8     output [3:0] ans, //select for seg
9     output [6:0] seg //segment digital
10 );
11 wire [31:0] s;
12 calculate U1(.num1(num1),.op(op),.result(s));
13
14 display U2(.clk(clk),.reset(rst),.s(s),.ans(ans),.seg(seg));
15 endmodule
16

```

display.v

```
1  `timescale 1ns / 1ps
2
3  module display(
4      input wire clk,reset,
5      input wire [31:0]s,
6      output wire [6:0]seg,
7      output reg [3:0]ans
8  );
9      reg [20:0]count;
10     reg [4:0]digit;
11     always@(posedge clk,posedge reset)
12     if(reset)
13         count = 0;
14     else
15         count = count + 1;
16
17     always @(posedge clk)
18     case(count[20:19])
19         0:begin
20             ans = 4'b1110;
21             digit = s[3:0];
22         end
23
24         1:begin
25             ans = 4'b1101;
26             digit = s[7:4];
27         end
28
29         2:begin
30             ans = 4'b1011;
31             digit = s[11:8];
32         end
33
34         3:begin
35             ans = 4'b0111;
36             digit = s[15:12];
37         end
38     endcase
39
40     seg7 U4(.din(digit),.dout(seg));
41 endmodule
```

seg7.v

```
1  `timescale 1ns / 1ps
2
3  module seg7(
4      input wire [3:0] din,
5      output reg [6:0] dout
6  );
7
8      always@(*)
9      case(din)
10         5'h0: dout = 7'b000_0001;
11         5'h1: dout = 7'b100_1111;
12         5'h2: dout = 7'b001_0010;
13         5'h3: dout = 7'b000_0110;
14         5'h4: dout = 7'b100_1100;
15         5'h5: dout = 7'b010_0100;
16         5'h6: dout = 7'b010_0000;
17         5'h7: dout = 7'b000_1111;
18         5'h8: dout = 7'b000_0000;
19         5'h9: dout = 7'b000_0100;
20         5'ha: dout = 7'b000_1000;
21
22         5'hb: dout = 7'b110_0000;
23         5'hc: dout = 7'b011_0001;
24         5'hd: dout = 7'b100_0010;
25         5'he: dout = 7'b011_0000;
26         5'hf: dout = 7'b011_1000;
27         default: dout = 7'b111_1111;
28     endcase
29 endmodule
```

calculate.v

```
1  `timescale 1ns / 1ps
2
3  module calculate(
4      input wire [7:0] num1,
5      input wire [2:0] op,
6      output reg [31:0] result
7  );
8      wire [31:0] num2;
9      wire [31:0] Sign_extend;
10
11      assign num2 = 32'h00000001; //num2值为32'h01
12      assign Sign_extend = {{24{1'b0}}, num1[7:0]}; //将num1扩展为32位
13  
```




```

14 always @(op, Sign_extend, num2) begin
15     case (op)
16         3'b000: result <= Sign_extend + num2;           //op位000, 加运算
17         3'b001: result <= Sign_extend - num2;           //op位001, 减运算
18         3'b010: result <= Sign_extend & num2;           //op位010, 与运算
19         3'b011: result <= Sign_extend | num2;           //op位011, 或运算
20         3'b100: result <= ~Sign_extend;                 //op位100, num1取反
21         3'b101: result <= Sign_extend < num2 ? 1:0;     //op位101, SLT运算
22         default: result <= 0;                           //否则返回0
23     endcase
24 end
25 endmodule


```

四、实验结果与分析


op=000 num1=1 num1+num2=2




op=001 num1=1 num1-num2=0




op=010 num1=0b00000010 num1&num2=0




op=011 num1=0b00000011 num1|num2=0x0003




op=100 num1=0 \sim num1=0xFFFF



op=101 num1=1 SLT(num1, num2)=1



```
op=101 num1=0 SLT(num1,num2)=0
```



五、实验总结

这次实验虽然我们要写的不是很多，但我依然在老师的代码和自己写的代码中学到很多。首先是在约束文件中分配管脚，其次学会了 if, case, always, assign 等语句的使用。相比于串行执行的 C/C++ 不同，Verilog 语言是并行执行的，所以在设计起来有所不同。对于一个 ALU 的设计，按照功能表分配寄存器十分关键。在实验中我发现，assign 赋值的信号为 wire 型，always 结构块下的信号为 reg 型；另一个区别是，assign 用于描述组合逻辑，always 用于描述时序逻辑，仿真时只有 always 块内的输入信号产生变化，该块内描述的信号才会产生变化。

实验报告

实验名称：寄存器堆设计实验

院系：计算机学院 19 级计算机科学与技术

班级：计科 2 班

姓名：施天予

指导老师：陈刚

一、实验内容

- 1、 根据寄存器堆原理图，使用 Verilog 语言定义 register file 模块，其实现方式可以参照实验给出的参照设计。
- 2、 将所涉及的 ALU 与 register file 模块连起来，形成图 3 所示的系统。
- 3、 根据图 4 中红色框里面的原理，完成一次模拟存储器写入，通过 MemtoReg 控制信号来确定 busW 信号是来自存储器的常熟还是 ALU 输出的结果。
- 4、 在 \$t1, \$t2 初始值的基础上，模拟指令 add \$t0, \$t1, \$t2 的过程，通过仿真验证 add 计算过程的正确性。
- 5、 给出 RTL 源程序（.v 文件）

二、实验原理

下图红色框里给出了一个寄存器堆电路符号，寄存器堆有 32 个 registers，能够通过 3 个 5 位地址总线 Rw, Ra, Rb 寻址到寄存器，RW 是写信号，Rw=1 时，将 busW 的数据存储到 Rw 的地址所对应的 register 里面。Rw=0 时，根据 Ra, Rb 地址读取寄存器的值，放到 busA 和 busB 上。





图 3



三、实验设计

因为添加了一个 memtoReg 控制信号，拨码数量不够，所以我只能把寄存器的地址改为了 4 位。

设置 sw3-sw0 为 ra_addr，sw7-sw4 为 rb_addr，sw11-sw8 为 rd_addr，sw15 为 Rw 控制读/写，s14 为 memtoReg 控制从 ALU 输出还是存储器的常数写入寄存器。

约束文件如下：

```

1  # Clock signal
2  set_property PACKAGE_PIN W5 [get_ports clk]
3  set_property IOSTANDARD LVCMOS33 [get_ports clk]
4  create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]
5  # Addr
6  set_property PACKAGE_PIN V17 [get_ports {ra_addr[0]}]
7  set_property IOSTANDARD LVCMOS33 [get_ports {ra_addr[0]}]
8  set_property PACKAGE_PIN V16 [get_ports {ra_addr[1]}]
9  set_property IOSTANDARD LVCMOS33 [get_ports {ra_addr[1]}]
10 set_property PACKAGE_PIN W16 [get_ports {ra_addr[2]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {ra_addr[2]}]
12 set_property PACKAGE_PIN W17 [get_ports {ra_addr[3]}]
13 set_property IOSTANDARD LVCMOS33 [get_ports {ra_addr[3]}]

```



```

14 set_property PACKAGE_PIN W15 [get_ports {rb_addr[0]}]
15     set_property IOSTANDARD LVCMOS33 [get_ports {rb_addr[0]}]
16 set_property PACKAGE_PIN V15 [get_ports {rb_addr[1]}]
17     set_property IOSTANDARD LVCMOS33 [get_ports {rb_addr[1]}]
18 set_property PACKAGE_PIN W14 [get_ports {rb_addr[2]}]
19     set_property IOSTANDARD LVCMOS33 [get_ports {rb_addr[2]}]
20 set_property PACKAGE_PIN W13 [get_ports {rb_addr[3]}]
21     set_property IOSTANDARD LVCMOS33 [get_ports {rb_addr[3]}]
22 set_property PACKAGE_PIN V2 [get_ports {rd_addr[0]}]
23     set_property IOSTANDARD LVCMOS33 [get_ports {rd_addr[0]}]
24 set_property PACKAGE_PIN T3 [get_ports {rd_addr[1]}]
25     set_property IOSTANDARD LVCMOS33 [get_ports {rd_addr[1]}]
26 set_property PACKAGE_PIN T2 [get_ports {rd_addr[2]}]
27     set_property IOSTANDARD LVCMOS33 [get_ports {rd_addr[2]}]

28 set_property PACKAGE_PIN R3 [get_ports {rd_addr[3]}]
29     set_property IOSTANDARD LVCMOS33 [get_ports {rd_addr[3]}]
30 # sel
31 set_property PACKAGE_PIN R2 [get_ports {sel}]
32     set_property IOSTANDARD LVCMOS33 [get_ports {sel}]
33 # memtoreg
34 set_property PACKAGE_PIN T1 [get_ports {memtoreg}]
35     set_property IOSTANDARD LVCMOS33 [get_ports {memtoreg}]
36 # seg
37 set_property PACKAGE_PIN W7 [get_ports {seg[6]}]
38     set_property IOSTANDARD LVCMOS33 [get_ports {seg[6]}]
39 set_property PACKAGE_PIN W6 [get_ports {seg[5]}]
40     set_property IOSTANDARD LVCMOS33 [get_ports {seg[5]}]

41 set_property PACKAGE_PIN U8 [get_ports {seg[4]}]
42     set_property IOSTANDARD LVCMOS33 [get_ports {seg[4]}]
43 set_property PACKAGE_PIN V8 [get_ports {seg[3]}]
44     set_property IOSTANDARD LVCMOS33 [get_ports {seg[3]}]
45 set_property PACKAGE_PIN U5 [get_ports {seg[2]}]
46     set_property IOSTANDARD LVCMOS33 [get_ports {seg[2]}]
47 set_property PACKAGE_PIN V5 [get_ports {seg[1]}]
48     set_property IOSTANDARD LVCMOS33 [get_ports {seg[1]}]
49 set_property PACKAGE_PIN U7 [get_ports {seg[0]}]
50     set_property IOSTANDARD LVCMOS33 [get_ports {seg[0]}]

51 # ans
52 set_property PACKAGE_PIN U2 [get_ports {ans[0]}]
53     set_property IOSTANDARD LVCMOS33 [get_ports {ans[0]}]
54 set_property PACKAGE_PIN U4 [get_ports {ans[1]}]
55     set_property IOSTANDARD LVCMOS33 [get_ports {ans[1]}]
56 set_property PACKAGE_PIN V4 [get_ports {ans[2]}]
57     set_property IOSTANDARD LVCMOS33 [get_ports {ans[2]}]
58 set_property PACKAGE_PIN W4 [get_ports {ans[3]}]
59     set_property IOSTANDARD LVCMOS33 [get_ports {ans[3]}]
60 # Buttons
61 set_property PACKAGE_PIN U18 [get_ports rst]
62     set_property IOSTANDARD LVCMOS33 [get_ports rst]
63

```

top.v

```
1  `timescale 1ns / 1ps
2
3  module top(
4      input clk,
5      input rst,
6      input [3:0] ra_addr,
7      input [3:0] rb_addr,
8      input [3:0] rd_addr,
9      input sel, //选择读或者写
10     input memtoreg, //选择写存储器的常数还是ALU的输出
11     output [3:0] ans, //select for seg
12     output [6:0] seg //segment digital
13 );
14
15     wire [31:0] s;
16     wire [31:0] mem0;
17     wire [31:0] ra_data;
18     wire [31:0] rb_data;
19     wire [31:0] rd_data;
20     wire we;
21     wire [2:0] op;
22
23     assign mem0=32'h00000001; //存储器的常数设为1
24     assign we=sel;
25     assign op=0; //默认为加法
26
27     regfile U4(
28         .clk(clk),
29         .raddr1(ra_addr),
30         .rdata1(ra_data),
31         .raddr2(rb_addr),
32         .rdata2(rb_data),
33         .we(we),
34         .waddr(rd_addr),
35         .wdata(rd_data)
36     );
37     calculate U1(.num1(ra_data),.num2(rb_data),.op(op),.result(s));
38     mux2_32b U3(.in0(s),.in1(mem0),.sel(memtoreg),.out(rd_data));
39     display U2(.clk(clk),.reset(rst),.s(s),.ans(ans),.seg(seg));
40 endmodule
```

mux2_32b.v

```
1  module mux2_32b(
2      input [31:0] in0, in1,
3      input sel,
4      output [31:0] out
5  );
6
7      assign out = ({32{sel==1'b0}} & in0) //如果memtoreg是0, 写入ALU的输出
8                  | ({32{sel==1'b1}} & in1); //如果memtoreg是1, 写入存储器的常数1
9
10 endmodule
```

regfile.v

```
1 module regfile(  
2     input      clk,  
3     // READ PORT 1  
4     input  [ 3:0] raddr1,  
5     output [31:0] rdata1,  
6     // READ PORT 2  
7     input  [ 3:0] raddr2,  
8     output [31:0] rdata2,  
9     // WRITE PORT  
10    input      we,      //write enable, HIGH valid  
11    input  [ 3:0] waddr,  
12    input  [31:0] wdata  
13 );  
14 reg [31:0] rf[31:0];  
  
15  
16 //WRITE  
17 always @(posedge clk) begin  
18     if (we) rf[waddr] <= wdata;  
19 end  
20 //READ OUT 1  
21 assign rdata1 = (raddr1 == 4'b0) ? 32'b0 : rf[raddr1];  
22 //READ OUT 2  
23 assign rdata2 = (raddr2 == 4'b0) ? 32'b0 : rf[raddr2];  
24  
25 endmodule
```

calculate.v

```
1 `timescale 1ns / 1ps  
2  
3 module calculate(  
4     input wire [31:0] num1,  
5     input wire [31:0] num2,  
6     input wire [2:0] op,  
7     output reg [31:0] result  
8 );  
9  
10 always @(op, num1, num2) begin  
11     case (op)  
12         3'b000: result <= num1 + num2;      //op位000, 加运算  
13         3'b001: result <= num1 - num2;      //op位001, 减运算  
14         3'b010: result <= num1 & num2;      //op位010, 与运算  
15         3'b011: result <= num1 | num2;      //op位011, 或运算  
16         3'b100: result <= ~num1;            //op位100, num1取反  
17         3'b101: result <= num1 < num2 ? 1:0; //op位101, SLT运算  
18         default: result <= 0;                //否则返回0  
19     endcase  
20 end  
21 endmodule
```

display.v


```
1  `timescale 1ns / 1ps
2
3  module display(
4      input wire clk, reset,
5      input wire [31:0]s,
6      output wire [6:0]seg,
7      output reg [3:0]ans
8  );
9      reg [20:0]count;
10     reg [4:0]digit;
11     always@(posedge clk, posedge reset)
12     if(reset)
13         count = 0;
14     else
15
16         count = count + 1;
17
18     always @(posedge clk)
19     case(count[20:19])
20     0:begin
21         ans = 4'b1110;
22         digit = s[3:0];
23     end
24     1:begin
25         ans = 4'b1101;
26         digit = s[7:4];
27     end
28
29     2:begin
30         ans = 4'b1011;
31         digit = s[11:8];
32     end
33
34     3:begin
35         ans = 4'b0111;
36         digit = s[15:12];
37     end
38     endcase
39
40     seg7 U4(.din(digit),.dout(seg));
41 endmodule
```

seg7.v


```
1  `timescale 1ns / 1ps
2
3  module seg7(
4      input wire [4:0]din,
5      output reg [6:0]dout
6  );
7
8      always@(*)
9      case(din)
10         5'h0:dout = 7'b000_0001;
11         5'h1:dout = 7'b100_1111;
12         5'h2:dout = 7'b001_0010;
13         5'h3:dout = 7'b000_0110;
14         5'h4:dout = 7'b100_1100;
15
16         5'h5:dout = 7'b010_0100;
17         5'h6:dout = 7'b010_0000;
18         5'h7:dout = 7'b000_1111;
19         5'h8:dout = 7'b000_0000;
20         5'h9:dout = 7'b000_0100;
21         5'ha:dout = 7'b000_1000;
22         5'hb:dout = 7'b110_0000;
23         5'hc:dout = 7'b011_0001;
24         5'hd:dout = 7'b100_0010;
25         5'he:dout = 7'b011_0000;
26         5'hf:dout = 7'b011_1000;
27         default:dout = 7'b111_1111;
28     endcase
29 endmodule
```


四、实验结果与分析


sel=1 写模式，memtoreg=1 选择存储器常数 1，写入寄存器\$t1




sel=1 写模式，memtoreg=1 选择存储器常数 1，写入寄存器\$t2




se1=0 读模式，发现寄存器\$t1=1 结果正确




se1=0 读模式，发现寄存器\$t2=1 结果正确




sel=0 读模式，ALU 计算结果\$t1+\$t2=2



sel=1 写模式，memtoreg=0 选择 ALU 计算结果，写入寄存器\$t0



sel=0 读模式，发现寄存器\$t0=2 结果正确



五、实验总结

寄存器的实验相比 ALU 的设计复杂了许多，我一开始有些地方没想明白，浪费了许多时间。比如我一开始把 sel 和 memtoreg 搞混了，共用了一个拨码，于是就得不到正确的结果；我还直接把 32'b1 的赋值写入寄存器模块里想直接用，导致该模块出现了异常。通过这次实验，我学会了寄存器的读写设计，也学会了 ALU 的设计。对于多路选择器的使用，我也学会了两种写法，受益匪浅。虽然实验过程中求而不得的感受是十分痛苦的，但完成实验时的喜悦也让我回味无穷。