数字电路与数字逻辑实验

-实验1: Proteus初步使用和电路测试

陈刚 副教授,无人系统研究所 数据科学与计算机学院 中山大学




https://www.usilab.cn/team/chengang/




实验目的


- 熟悉使用Proteus软件
 - 器件库,虚拟仪器使用,仿真
- 利用Proteus进行门级电路静态测试
- 利用Proteus进行门级电路动态测试

- 使用 Proteus 完成用 74LS197 构成十六进制计数器 的设计。CLOCK接10KCLK。(切换到在线演示)
- 观察并记录 CLK1、 Q0、 Q1、Q2 和 Q3 的波形,分 析波形是否符合十六进制计数器逻辑关系。




- 74LS197 组成与工作原理
- Date sheet参考网址 http://www.21ic.com/
- PL以DO-D3为初始值, MR清0






- 使用 Proteus 仿真软件静态测试门电路芯片 (74LS00、 74LS08 、 74LS20 和74LS86)。
- 自己查找器件手册学习,并设计电路图。
- (切换到在线演示)
- 仿真结果与各芯片真值表对照并记录。



- 使用 Proteus 仿真软件动态测试门电路芯片(74LS00、74LS08、74LS20和74LS86)
- 找出芯片中具有逻辑关系的一组输入输出引脚,将 n 个输入引脚接 n个连续脉冲,要求脉冲之间频率满足 fn=fn-1/2,以使输入引脚取全部可能取值;
- 并用虚拟逻辑分析仪或虚拟示波器观察门电路芯片输入、 输出引脚的波形并记录,分析波形之间的逻辑关系是否正 确。

- 使用 Proteus 仿真软件动态测试门电路芯片 (74LS00、 74LS08 、 74LS20 和74LS86)
- 找出芯片中具有逻辑关系的一组输入输出引脚,将 n 个输入引脚接 n个连续脉冲,要求脉冲之间频率满足 fn=fn-1/2,以使输入引脚取全部可能取值;
- 74LS00与非门



实验报告

- 下次上课之前提交试验报告
 - 覆盖三部分实验内容
- 同时提交Proteus仿真工程文件
- 如果由于特殊情况,无法完成实验,请与我联系。

Questions?

Comments?

Discussion?