

实验五 译码器电路原理及应用

一、实验目的

- 1.熟悉译码器的功能和使用方法
- 2.掌握用中规模集成电路（MSI）设计的组合逻辑电路的方法。


二、实验仪器及器件

- 1.数字电路试验箱、逻辑分析仪
- 2.实验箱使用器件：74LS00（四 2 输入与非门），74LS197（二-八-十六进制异步加法计数器），74LS138（3-8 线译码器）

三、实验原理

1. 74LS138（3-8 线译码器）

译码器可将每个输入的二进制代码译成对应的输出高、低电平信号。如下图所示为 3-8 线译码器 74LS138 的逻辑符号。 $\overline{G2A}$ 、 $\overline{G2B}$ 是 74LS138 的使能端，低电平有效。C、B、A 和 G1 是 74LS138 的输入引脚，与输入引脚 Y0-Y7 满足真值表所列 3-8 线译码器逻辑关系。



如下图所示为 3-8 线译码器 74LS138 的真值表，此时 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，G1 接输入（数据）信号 D。

表 5-1 74LS138 的真值表

输入			输出							
C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	$\bar{D}$	1	1	1	1	1	1	1
0	0	1	1	$\bar{D}$	1	1	1	1	1	1
0	1	0	1	1	$\bar{D}$	1	1	1	1	1
0	1	1	1	1	1	$\bar{D}$	1	1	1	1
1	0	0	1	1	1	1	$\bar{D}$	1	1	1
1	0	1	1	1	1	1	1	$\bar{D}$	1	1
1	1	0	1	1	1	1	1	1	$\bar{D}$	1
1	1	1	1	1	1	1	1	1	1	$\bar{D}$

从上表可以看出，当 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平时，即芯片的使能端接有效选通信号时，74LS138 将 G1 送来的输入（数据）信号 D 通过 C、B、A 输入（地址）信号所指定的一根输出线反相后送出去。

2. 利用 74LS138 实现组合逻辑电路的设计方法

根据 74LS138 真值表，当 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，G1 接高电平时，74LS138 的 Y0-Y7 的输出表达式如下。

$$Y0 = \overline{C} \overline{B} \overline{A} = \overline{m0}$$

$$Y1 = \overline{C} \overline{B} A = \overline{m1}$$

$$Y2 = \overline{C} B \overline{A} = \overline{m2}$$

$$Y3 = \overline{C} B A = \overline{m3}$$

$$Y4 = C \overline{B} \overline{A} = \overline{m4}$$

$$Y5 = C \overline{B} A = \overline{m5}$$

$$Y6 = C B \overline{A} = \overline{m6}$$

$$Y7 = C B A = \overline{m7}$$

从上式可看出，此时 74LS138 的 Y0-Y7 是 C、B、A 这三个变量的全部最小项的译码输出，因此这种译码器也被称为最小项译码器。如果将 C、B、A 当


作逻辑函数的输入变量，再利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。

例如下列式子：

$$S = \overline{A} \overline{B} C_n + \overline{A} B \overline{C_n} + A \overline{B} \overline{C_n} + A B C_n = \overline{m_1 m_2 m_4 m_7}$$

$$C_{n+1} = \overline{A} B C_n + A \overline{B} C_n + A B \overline{C_n} + A B C_n = \overline{m_3 m_5 m_6 m_7}$$

就可以通过附加两个二 4 输入与非门 74LS20 来实现。如下图所示：



四、实验方法

在数字电路实验箱上实现 AU(Arithmetic Unit，算术单元)设计。

设计一个带控制端的半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S=0 时，输出 Y 为 A+B 及进位 Cn；当 S=1 时，输出 Y 为 A-B 及借位 Cn。

表 5-3 带控制端的半加半减器功能表

S	输入 1	输入 2	输出 Y	进/借位 C _n
0	A	B	A+B	进位
1	A	B	A-B	借位

实现方法为使用 74LS138 实现。在数字电路实验箱环境下，通过动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S、A、B、Y、Cn 波形，并分析波形之间的相位关系。

五、实验步骤+验证（结果）

1.设计译码器电路

首先我们明确实验需求：带有控制端的半加半减器，输入为 S、A、B。由于我们采用 74LS138 实现，所以 S、A、B 分别对应 74LS138 中的 Cn，A，B。其中 Cn 作为控制端，A，B 作为输入端。 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，G1 接输入（数据）信号 1（否则输出全为高电平无法进行实验）。

真值表如下：

S=0（加法）

控制端S	输入A	输入B	输出Y	进/错位Cn
0	0	0	0	0
0	0	1	1	0
0	1	1	0	1
0	1	0	1	0

S=1（减法）

控制端S	输入A	输入B	输出Y	进/错位Cn
1	0	0	0	0
1	0	1	1	1
1	1	1	0	0
1	1	0	1	0

绘制卡诺图：

输出Y的卡诺图

S \ AB	00	01	11	10
0	0	1	0	1
1	0	1	0	1


$$Y=A\oplus B=\overline{Y_1Y_2Y_5Y_6}$$

进/错位Cn的卡诺图

S \ AB	00	01	11	10
0	0	0	1	0
1	0	1	0	0


$$C_n=S\bar{A}B+\bar{S}AB=\overline{Y_3Y_6}$$

由此在 Proteus 上设计译码器电路：



其中 A0 为 CP（CLK），A1 为 B，A2 为 A，A3 为 S，A4 为 Y，A5 为 Cn


Proteus 上模拟示波器分析结果如下：




除去毛刺影响，对照转换关系图，可以得出结论：该电路可以实现带有控制端的半加半减器的功能。

2、电路的动态测试

按照 Proteus 的模拟结果，我们将对应电路通过实验箱完成。



线材连接完成后，我们用示波器记录我们在 Proteus 上模拟记录数据的波形。



其中 D0 为 CP (CLK)，D8 为 B，D9 为 A，D10 为 S，D11 为 Y，D12 为 Cn。

经过对照，我们可以发现，该图像和 Proteus 中的模拟结果是一致的。由此我们可以得出该电路可以实现带有控制端的半加半减器的功能的结论。

六、分析和讨论

(1) 本实验其实不只给了用 74LS138 实现组合逻辑电路的方法，其中还有只用门电路实现组合逻辑电路的方法。两个方法其实各有优缺点。在分别进行模拟实验后，我得出以下结论：

用译码器的话：

1. 优点：①一般来讲电路更加简洁，连线较少，也因此连接方便，调试方便，可靠性也高。②所需逻辑电路种类更少。③对于具有 n 个输出的组合电路，只需在单输出电路的基础上增加 $(n-1)$ 个门，而不需要增加译码器。
2. 缺点：①对于比较简单的组合电路，相对于全门电路形式没有优势。②译码器在逻辑系统中使用率较低，不容易获得。③门电路的输入端数可能较多。

用门电路的话：


1.优点：①设计简单，实现起来比较直观。②门电路通用性较强，在逻辑系统中使用率较高，容易获得。

2.缺点：①门电路的品种可能较多。②各门之间连接线较多，调试比较麻烦，可靠性低。③多输出时，电路可能较为复杂。

实际使用下两者各有优劣，于是我们要根据实际情况选择合适的方式，必要时我们需要将两者结合使用。


(2) 在 Proteus 环境下用 74LS138 实现一个 4-16 线普通译码器的设计。

如图：



由于示波器只能显示十六个波形，故没有取时钟波形，只取十六个输出结果的波形。

示波器结果如下：



根据波形结果, 对照 4-16 线普通译码器真值表

[illegible]

可以推定两者结果一致，所以可以作出**该模拟电路可以实现 4-16 线普通译码器的功能**的结论。