完整的 12 位、65 MSPS ADC 转换器

AD9226

特性

信噪比：69 dB @ f_{IN} = 31 MHz

无杂散动态范围：85 dB @ f_{IN} = 31 MHz互调失真为 –75 dBFS @ f_{IN} = 140 MHzENOB = 11.1 @ f_{IN} = 10 MHz

低功耗：475 mW 保证无缺码

差分非线性误差：±0.6 LSB 积分非线性误差：±0.6 LSB


时钟占空比稳定器

获得专利的片上采样保持电路，全功率带宽为 750 MHz

纯二进制或二进制补码输出数据28 引脚 SSOP、48 引脚 LQFP

单路 5 V 模拟电源，3 V/5 V 驱动器电源引脚与 AD9220、AD9221、AD9223、AD9224、AD9225

功能框图



产品描述

AD9226 是一款单片、单电源、12 位、65 MSPS 模数转换器，具有片上高性能采样保持放大器和电压基准。 AD9226 采用多级差分流水线架构，配备专利输入级和输出误差校正逻辑，可在 65 MSPS 数据速率下提供 12 位精度。在整个工作温度范围内，不会出现缺码现象（有保证）。

AD9226 的输入设计便于与成像和通信系统进行接口连接。凭借真正的差分输入结构，用户可以选择多种输入范围和偏移量，包括单端应用。

采样保持放大器（SHA）非常适合中频（IF）欠采样方案，例如在输入频率高达且远超奈奎斯特频率的单通道通信应用中。

AD9226 具有片上可编程基准。为了提高系统设计的灵活性，也可以选择外部基准。

通过单个时钟输入即可控制所有内部转换周期。超出范围的信号表示溢出状态，可结合最高有效位来判断是低溢出还是高溢出。

AD9226 具有两项重要的模式功能。其中一项可将数据格式设置为二进制或二进制补码；另一项则可使 ADC 不受时钟占空比变化的影响。

产品亮点

中频采样——获得专利的 SHA 输入可配置为单端或差分输入。它能在高达 300 MHz 的输入频率下保持出色的交流性能。

低功耗——AD9226 的功耗仅为 475 mW，仅为当前现有高速单片解决方案功耗的一小部分。

超出范围（OTR）——OTR输出位用于指示输入信号超出AD9226的输入范围时的情况。

单电源——AD9226采用单路5 V电源，简化了系统电源设计。它还具有独立的数字输出驱动器电源线，以兼容3 V和5 V逻辑电平系列。

引脚兼容性——AD9226 与 AD9220、AD9221、AD9223、AD9224 和 AD9225 ADC 类似。

时钟占空比稳定器——使转换过程不受时钟脉冲宽度变化的影响。

REV. B

Analog Devices 提供的信息被认为是准确且可靠的。但是，对于该信息的使用，以及因使用该信息而可能导致的对第三方专利或其他权利的任何侵犯，Analog Devices 概不承担任何责任。Analog Devices 未以暗示或其他方式授予任何专利或许可。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. 电话：781/329-4700 网站：http://www.analog.com 传真：781/326-8703 **© Analog Devices, Inc., 2001**

AD9226–技术规格

直流规格

（AVDD = 5 V，DRVDD = 3 V，f_{SAMPLE} = 65 MSPS，VREF = 2.0 V，差分输入，T_{MIN} 至 T_{MAX}，除非另有说明。）

参数	温度	测试电平	最小	典型值	最大	单位
分辨率			12			位
精度						
积分非线性（INL）	25°C	V		±0.6		LSB
	满量程	I			±1.6	LSB
差分非线性 (DNL)	全量程	V		±0.6		LSB
	25°C	I			±1.0	LSB
保证无缺码	完整	I	12			位
零误差	满	V		±0.3		% FSR
	25°C	I			±1.4	% FSR
增益误差	25°C	I			±2.0	% FSR
	满量程	V		±0.6		% FSR
温度漂移						
零点误差	满量程	V		±2		ppm/°C
增益误差[1]	满量程	V		±26		ppm/°C
增益误差[2]	满量程	V		±0.4		ppm/°C
电源抑制比						
AVDD (5 V ± 0.25 V)	25°C	V		±0.05		% FSR
		I			±0.4	% FSR
输入相关噪声						
VREF = 1.0 V	满量程	V		0.5		LSB 均方根值
VREF = 2.0 V	满量程	V		0.25		LSB 均方根值
模拟输入						
输入量程（VREF = 1 V）	满量程	V		1		V（峰峰值）
(VREF = 2 V)	满量程	V		2		V p-p
输入（VINA 或 VINB）范围	满	IV	0		AVDD	V
输入电容	全	V		7		pF
内部电压基准						
输出电压（1 V 模式）	满量程	V		1.0		V
输出电压公差（1 V 模式）	25°C	I			±15	mV
输出电压（2.0 V 模式）	满量程	V		2.0		V
输出电压公差（2.0 V 模式）	25°C	I			±29	mV
输出电流（可供外部负载使用）	满量程	V		1.0		mA
负载调节[3]	满载	V		0.7		mV
	25°C	I			1.5	mV
参考输入电阻	满量程	V		5		kΩ
电源						
供电电压						
AVDD	全	V	4.75	5	5.25	V（±5% AVDD 工作状态）
DRVDD	全	V	2.85		5.25	V（±5% DRVDD 工作状态）
供电电流						
IAVDD[4]	满载	V		86		mA（2 V 外部 VREF）
	25°C	I			90.5	mA（2 V 外部 VREF）
IDRVDD[5]	25°C 满载	V		14.6		mA（2 V 外部 VREF） mA（2 V 外部 VREF）
		I			16.5	
功耗[4,5]	满载	V		475		
	25°C	I			500	mW（2 V 外部 VREF）

注

[1] 包括内部电压基准误差。

[2] 不包括内部电压基准误差。

[3] 负载电流为 1 mA 时的负载调节能力（除 AD9226 所需的负载电流外）。

[4] AVDD = 5 V

[5] DRVDD = 3 V

B牧师

规格如有变更，恕不另行通知。

规格（AVDD = 5 V、DRVDD = 3 V、f_{SAMPLE} = 65 MSPS、VREF = 2.0 V、T_{MIN} 至 T_{MAX}，除非另有说明。）

参数	温度	测试电平	最小值	典型值	最大	单位
逻辑输入（时钟、DFS[1]、占空比[1] 以及输出使能[1]）						
高电平输入电压	满	IV	2.4			V
低电平输入电压	满	IV			0.8	V
高电平输入电流（V_{IN} = AVDD）	满量程	IV	–10		+10	µA
低电平输入电流（V_{IN} = 0 V）	满量程	IV	–10		+10	µA
输入电容	满量程	V		5		pF
输出使能[1]	满量程	IV	$\frac{DRVDD}{2}$ – 0.5		$\frac{DRVDD}{2}$ +0.5	V
逻辑输出（当 DRVDD = 5 V 时）						
高电平输出电压（I_{OH} = 50 µA）	全	IV	4.5			V
高电平输出电压（I_{OH} = 0.5 mA）	满量程	IV	2.4			V
低电平输出电压（I_{OL} = 1.6 mA）	满量程	IV			0.4	V
低电平输出电压（I_{OL} = 50 µA）	满量程	IV			0.1	V
输出电容				5		pF
逻辑输出（当 DRVDD = 3 V 时）						
高电平输出电压（I_{OH} = 50 µA）	满载	IV	2.95			V
高电平输出电压（I_{OH} = 0.5 mA）	满量程	IV	2.80			V
低电平输出电压（I_{OL} = 1.6 mA）	满量程	IV			0.4	V
低电平输出电压（I_{OL} = 50 µA）	满量程	IV			0.05	V

注

[1] LQFP 封装。

规格如有变更，恕不另行通知。

开关规格

（T_{MIN} 至 T_{MAX}，AVDD = 5 V，DRVDD = 3 V，C_L = 20 pF）

参数	温度	测试电平	Min	类型	最大	单位
最大转换率	全	VI	65			MHz
时钟周期[1]	全速	V	15.38			ns
时钟高电平脉冲宽度[2]	全	V	3			ns
CLOCK 低电平脉冲宽度[2]	全	V	3			ns
输出延迟	全	V	3.5		7	ns
流水线延迟（延迟）	全	V		7		时钟周期
输出使能延迟[3]	全	V		15		ns

注

[1] 在 25°C 时，时钟周期可延长至 10 µs，而不会降低规定的性能。[2] 当 MODE 引脚连接到 AVDD 或接地时，AD9226 SSOP 不受时钟占空比的影响。[(3)] LQFP 封装。

规格如有变更，恕不另行通知。




图 1. 时序图



AD9226–技术规格

交流规格（AVDD = 5 V，DRVDD = 3 V，f_{SAMPLE} = 65 MSPS，VREF = 2.0 V，T_{MIN} 至 T_{MAX}，除非另有说明，否则均为差分输入。）

参数	温度	测试电平	最小	典型值	最大	单位
信噪比						
f_{IN} = 2.5 MHz	满量程	V		68.9		dBc
	25°C	I	68			dBc
f_{IN} = 15 MHz	全	V		68.4		dBc
	25°C	I	67.4			dBc
f_{IN} = 31 MHz	全	V		68		dBc
f_{IN} = 60 MHz	全	V		68		dBc
f_{IN} = 200 MHz[1]	全	V		65		dBc
信噪比与失真						
f_{IN} = 2.5 MHz	全	V		68.8		dBc
	25°C	I	67.9			dBc
f_{IN} = 15 MHz	全	V		68.3		dBc
	25°C	I	67.3			dBc
f_{IN} = 31 MHz	全	V		67		dBc
f_{IN} = 60 MHz	全	V		67		dBc
f_{IN} = 200 MHz[1]	全	V		60		dBc
总谐波失真						
f_{IN} = 2.5 MHz	全	V		–84		dBc
	25°C	I			–77.0	dBc
f_{IN} = 15 MHz	全	V		–82.3		dBc
	25°C	I			–76.0	dBc
f_{IN} = 31 MHz	全	V		–68		dBc
f_{IN} = 60 MHz	全	V		–68		dBc
f_{IN} = 200 MHz[1]	全	V		–61		dBc
二次和三次谐波失真						
f_{IN} = 2.5 MHz	满载	V		–86.5		dBc
	25°C	I			–78	dBc
f_{IN} = 15 MHz	全	V		–86.7		dBc
	25°C	I			–76	dBc
f_{IN} = 31 MHz	全	V		–83		dBc
f_{IN} = 60 MHz	全	V		–82		dBc
f_{IN} = 200 MHz[1]	完整	V		–75		dBc
无杂散动态范围						
f_{IN} = 2.5 MHz	满	V		86.4		dBc
	25°C	I	78			dBc
f_{IN} = 15 MHz	全	V		85.5		dBc
	25°C	I	76			dBc
f_{IN} = 31 MHz	全	V		82		dBc
f_{IN} = 60 MHz	全	V		81		dBc
f_{IN} = 200 MHz[1]	全	V		60		dBc
模拟输入带宽	25°C	V		750		MHz

注

[1] 1.0 V 基准电压和输入量程

规格如有变更，恕不另行通知。

测试电平说明

测试级别

I. 100% 生产测试。

II. 100% 生产测试在 25°C 下进行，样品测试在指定温度下进行。交流测试仅对样品进行。

III. 仅对样品进行测试。

IV. 参数由设计和特性测试保证。

V. 参数仅为典型值。

VI. 所有器件均在 25°C 下经过 100% 生产测试；样品在极端温度下进行测试。

热阻

θ_{JC} SSOP.....23°C/W

θ_{JA} SSOP.....63.3°C/W

θ_{JC} LQFP.....17°C/W

θ_{JA} LQFP.....76.2°C/W

绝对最大额定值[1]

引脚名称	相对于	最小	最大	单位
AVDD	AVSS DRVSS	–0.3	+6.5	V
DRVDD AVSS	DRVSS	–0.3	+6.5	V
AVDD	DRVDD	–0.3	+0.3	V
REFCOM	AVSS AVSS	–6.5	+6.5	V
CLK、MODE	DRVSS AVSS	–0.3	+0.3	V
数字输出 VINA、	AVSS AVSS	–0.3	AVDD + 0.3	V
VINB VREF	AVSS DRVSS	–0.3	DRVDD + 0.3	V
SENSE CAPB、	AVSS AVSS	–0.3	AVDD + 0.3	V
CAPT OEB[2]		–0.3	AVDD + 0.3	V
CM 电平[2] VR[2]		–0.3	AVDD + 0.3	V
		–0.3	AVDD + 0.3	V
		–0.3	DRVDD + 0.3	V
		–0.3	AVDD + 0.3	V
		–0.3	AVDD + 0.3	V
			150	°C
结温		–65	+150	°C
存储温度			300	°C
引脚温度（10 秒）				

注

[1] 超过“绝对最大额定值”中列出的应力值可能会对器件造成永久性损坏。此处仅为应力额定值；并不意味着器件在这些条件下或本规范“工作条件”部分所列条件以上的任何其他条件下能够正常工作。长期处于绝对最大额定值条件下可能会影响器件的可靠性。

[2] LQFP封装。

订购指南


型号	温度范围	封装描述	封装选项
AD9226ARS	–40°C 至 +85°C	28 引脚热缩小外形封装 (SSOP)	RS-28
AD9226AST	–40°C 至 +85°C	48 引脚薄型塑料四边扁平封装 (LQFP)	ST-48
AD9226-EB		评估板（SSOP）	
AD9226-LQFP-EB		评估板 (LQFP)	

注意


本器件对静电放电（ESD）敏感。人体和测试设备上极易积聚高达 4000 V 的静电荷，且可能在未被察觉的情况下发生放电。尽管 AD9226 配备了专有的 ESD 保护电路，但若器件遭受高能静电放电，仍可能造成永久性损坏。因此，建议采取适当的 ESD 防护措施，以避免性能下降或功能丧失。



引脚连接 48 引脚 LQFP



引脚连接 28 引脚 SSOP



48 针脚功能说明

引脚编号	名称	描述
1、2、32、33	AVSS	模拟地
3、4、31、34	AVDD	5 V 模拟电源
5、6、8、10、11、44	未连接	未连接
7	CLK	时钟输入引脚
9	*ŎĚB*	禁用（低电平有效）
12	第 12 位	最低有效数据位（LSB）
13	第11位	数据输出位
14、22、30	DRVSS	数字输出驱动器接地
15、23、29	DRVDD	3 V 至 5 V 数字输出驱动器电源
16–21、24–26	位 10–5、第4–2位	数据输出位
27	第 1 位	最高有效数据位 (MSB)
28	OTR	超出范围
35	MODE2	数据格式选择
36	SENSE	参考选择
37	VREF	参考输入/输出
38	REFCOM (AVSS)	参考公共端
39、40	CAPB	降噪引脚
41、42	CAPT	降噪销
43	MODE1	时钟稳压器
45	CM电平	中压电源基准
46	VINA	模拟输入引脚（+）
47	VINB	模拟输入引脚 (–)
48	VR	降噪引脚

28 针脚功能说明

引脚编号	名称	描述
1	CLK	时钟输入引脚
2	BIT 12	最低有效数据位 (LSB)
3–12	第 11–2 位	数据输出位
13	第 1 位	最高有效数据位 (MSB)
14	OTR	超出范围
15、26	AVDD	5 V 模拟电源
16、25	AVSS	模拟地
17	SENSE	参考电平选择
18	VREF	输入量程选择（参考I/O）
19	REFCOM (AVSS)	参考公共端
20	CAPB	降噪引脚
21	CAPT	降噪销
22	MODE	数据格式选择/时钟稳压器
23	VINA	模拟输入引脚（+）
24	VINB	模拟输入引脚 (–)
27	DRVSS	数字输出驱动器接地
28	DRVDD	3 V 至 5 V 数字输出驱动器电源

规格定义 积分非线性（INL）

INL 指每个单独代码与一条从“负满量程”延伸至“正满量程”的直线之间的偏差。用作“负满量程”的点位于第一个代码跳变前 1/2 LSB 处。“正满量程”定义为位于最后一个代码跳变后 1 1/2 LSB 处的电平。该偏差是从每个特定代码的中点到真实直线的距离。

差分非线性（DNL，无缺码）

理想的模数转换器（ADC）其代码跳变间隔精确为1 LSB。DNL即与该理想值的偏差。保证12位分辨率下无代码缺失，意味着在所有工作范围内，相应的4096个代码必须全部存在。

零误差

主要进位转换应发生在模拟值比 VINA = VINB 低 1/2 LSB 时。零点误差定义为实际转换点与该点的偏差。

增益误差

第一个代码跳变应发生在高于负满量程 1/2 LSB 的模拟值处。最后一个跳变应
发生在低于正满量程 1 1/2 LSB 的模拟值处。增益误差是指首次与最后一次代码转换之间的实际差值与理想差值之间的偏差。

温度漂移

零点误差和增益误差的温度漂移指初始值（25°C）到 T_{MIN} 或 T_{MAX} 时的最大变化量。

电源抑制比

该规格显示了满量程值从电源处于下限时的数值到电源处于上限时的数值之间的最大变化量。

采样间隔抖动

采样间隔抖动是指连续采样中采样间隔延迟的变化，可表现为ADC输入端的噪声。

采样延迟

采样延迟是衡量采样保持放大器（SHA）性能的指标，其测量时间从时钟输入的上升沿开始，到输入信号被保持以进行转换为止。

信噪比和失真比（S/N+D，SINAD）

S/N+D 是所测输入信号的有效值与奈奎斯特频率以下所有其他频谱分量（包括谐波但排除直流）的有效值之和的比值。S/N+D 的数值以分贝为单位表示。

有效位数 (ENOB)

对于正弦波，SINAD可以用位数来表示。使用以下公式：

$$N = (SINAD - 1.76)/6.02$$

可以得到一个以 N（有效位数）表示的性能指标。

因此，对于接收正弦波输入的设备，在给定输入频率下，其有效位数可直接根据测得的SINAD值计算得出。

总谐波失真（THD）

THD 是前六个谐波分量的均方根和与所测输入信号均方根值之比，以百分比或分贝为单位表示。

信噪比（SNR）

SNR 是测量输入信号的有效值与奈奎斯特频率以下所有其他频谱分量（不包括前六个谐波和直流分量）的有效值之和的比值。SNR 的数值以分贝为单位表示。

无杂散动态范围（SFDR）

SFDR是输入信号的有效值振幅与峰值杂散信号之间的分贝差值。

编码脉冲宽度占空比

脉冲宽度高是指时钟脉冲为达到额定性能，应保持在逻辑“1”状态的最短时间；脉冲宽度低是指时钟脉冲应保持在低电平状态的最短时间。在给定的时钟频率下，这些规格定义了可接受的时钟占空比。

最小转换速率

指在该时钟频率下，最低模拟信号频率的信噪比（SNR）降至保证限值以下不超过 3 dB 的时钟频率。

最大转换速率


进行参数测试时的编码速率。

输出传播延迟


从时钟逻辑阈值出现到所有比特均处于有效逻辑电平之间的时间延迟。

双音SFDR


任一输入音调的均方根值与峰值杂散分量均方根值之比。该峰值杂散分量可能为互调产物，也可能不是。该指标可采用dBc（即信号电平降低时指标变差）或dBFS（始终与转换器满量程相关）为单位进行报告。




a. D0–D11，OTR




b. 三态（OEB）



c. CLK



d. AIN




e. CAPT、CAPB、MODE、SENSE、VREF

图 2. 等效电路


B牧师

典型性能特性——AD9226


(AVDD = 5.0 V，DRVDD = 3.0 V， f_{SAMPLE} = 65 MSPS（启用 CLK 稳压器），T_A = 25°C，2 V 差分输入跨度，V_{CM} = 2.5 V，A_{IN} = –0.5 dBFS，V_{REF} = 2.0 V，除非另有说明。）




TPC 1. 单音 8K FFT，其中 f_{IN} = 5 MHz




TPC 4. 单音信号信噪比（SNR）/无失真动态范围（SFDR）与 A_{IN}的关系, 其中 f_{IN}= 5 MHz




TPC 2. 双音 8K FFT，其中 $f_{IN–1}$ = 18 MHz 且 $f_{IN–2}$ = 20 MHz（$A_{IN–1}$= $A_{IN–2}$ = –6.5 dBFS）




TPC 5. 双音信号的信噪比（SNR）/无失真动态范围（SFDR）与 A_{IN}的关系，其中 $f_{IN–1}$= 18 MHz 且 $f_{IN–2}$= 20 MHz




TPC 3. 单音 8K FFT，其中 f_{IN} = 31 MHz
f_{IN}= 31 MHz




TPC 6. 单音信号的信噪比（SNR）/无失真动态范围（SFDR）与 A_{IN}的关系, 其中




TPC 7. SINAD/ENOB 与频率的关系




TPC 10. 信噪比（SNR）与频率的关系




TPC 8. 总谐波失真与频率的关系




TPC 11. 无杂散动态范围（SFDR）与频率的关系




TPC 9. 信噪比与温度及频率的关系




TPC 12. 总谐波失真（THD）与温度及频率的关系




TPC 13. 谐波与频率的关系




TPC 16. SINAD 与采样率的关系




TPC 14. SFDR 与采样率



TPC 17. SINAD/SFDR 与占空比的关系（当 f_{IN}= 20 MHz 时）




TPC 15. 典型 INL




TPC 18. 典型 DNL

AD9226——典型中频采样性能特性


(AVDD = 5.0 V, DRVDD = 3.0 V, f_{SAMPLE} = 65 MSPS（启用时钟稳压器），T_A = 25°C，2 V 差分输入跨度，V_{CM} = 2.5 V，A_{IN} = –6.5 dBFS，V_{REF} = 2.0 V，除非另有说明。）




TPC 19. 双音 8K FFT，其中 $f_{IN–1}$ = 44.2 MHz 且 $f_{IN–2}$ = 45.6 MHz




TPC 22. 双音信号的信噪比（SNR）和无失真动态范围（SFDR），其中 $f_{IN–1}$ = 44.2 MHz 且 $f_{IN–2}$ = 45.6 MHz




TPC 20. 双音 8K FFT，其中 $f_{IN–1}$ = 69.2 MHz 且 $f_{IN–2}$ = 70.6 MHz



TPC 23. 双音信号的信噪比（SNR）和无失真动态范围（SFDR），其中 $f_{IN–1}$ = 69.2 MHz 且 $f_{IN–2}$ = 70.6 MHz




TPC 21. 双音 8K FFT，其中 $f_{IN–1}$ = 139.2 MHz 且 $f_{IN–2}$ = 140.7 MHz




TPC 24. 双音频信噪比（SNR）和无失真动态范围（SFDR），其中 $f_{IN–1}$ = 139.2 MHz，$f_{IN–2}$ = 140.7 MHz


B牧师




TPC 25. 中频 (IF) = 190 MHz 下的单音 8K FFT – WCDMA（f_{IN}= 190.82 MHz，f_{SAMPLE}= 61.44 MSPS）




TPC 28. 中频为 190 MHz 时，单音信号的信噪比 (SNR) 和无失真动态范围 (SFDR) 与 A_{IN}的关系 – WCDMA（f_{IN-1}= 190.8 MHz，f_{SAMPLE}= 61.44 MSPS）



TPC 26. 双音 8K FFT，其中 f_{IN-1} = 239.1 MHz 且 f_{IN-2} = 240.7 MHz



TPC 29. 当 f_{IN-1}= 239.1 MHz 且 f_{IN-2}= 240.7 MHz 时的双音信噪比（SNR）和无失真动态范围（SFDR）



TPC 27. 共模抑制比（CMRR）与频率的关系（A_{IN}= –0 dBFS 且 CML = 2.5 V）

工作原理

AD9226 是一款高性能、单电源 12 位 ADC。AD9226 的模拟输入非常灵活，既支持单端输入，也支持不同幅值的差分输入，且可采用交流耦合或直流耦合方式。

它采用九级流水线架构，并基于经济高效的 CMOS 工艺实现了宽带采样保持放大器（SHA）。SHA 中采用了一种专利结构，可显著改善高频 SFDR/失真性能。这同时提升了中频（IF）欠采样应用中的性能。 流水线中的每个级（末级除外）均由一个低分辨率闪存式ADC、一个开关电容式DAC以及级间残差放大器（MDAC）组成。残差放大器将重建后的DAC输出与闪存式ADC输入之间的差值放大，供流水线中的下一级使用。每个级都采用一位冗余，以便对闪存误差进行数字校正。末级仅由一个闪存式ADC组成。

出厂校准确保了高线性和低失真。

模拟输入工作原理

图 3 显示了 AD9226 的等效模拟输入，其由一个 750 MHz 差分 SHA 组成。SHA 的差分输入结构具有高度灵活性，可轻松将器件配置为差分或单端输入模式。 模拟输入 VINA 和 VINB 可以互换，但需注意：如果将 VINA 和 VINB 引脚的输入信号对调，会导致数据反相（即输出字的补码）。

无论采用差分还是单端输入，当输入信号电压跨度最大（即 2 V 输入跨度）且 VINA 和 VINB 的输入阻抗匹配时，可实现最佳的噪声和直流线性度性能。在 2 V 和 1 V 输入跨度之间，直流线性度性能仅存在轻微下降。

对于高频输入，1 V 输入跨度可能更适合实现更优异的 SFDR 性能。（参见“典型性能特性”。）

ADC 在时钟输入的上升沿对模拟输入进行采样。在时钟低电平期间（即时钟的下降沿与上升沿之间），输入 SHA 处于采样模式；在时钟高电平期间，则处于保持模式。时钟上升沿之前的系统干扰和/或上升沿上的过大时钟抖动可能会导致输入 SHA 获取错误的值，因此应尽量将其降至最低。

当 ADC 由运算放大器驱动，且运算放大器输出端接通电容性负载时，由于其有效输出阻抗，输出电压会短暂下降。随着输出恢复，可能会发生振铃现象。为解决此问题，可在运算放大器与 SHA 输入端之间串联一个电阻，如图 4 所示。 分流电容还起到电荷存储库的作用，可吸收或提供保持电容 C_H 所需的额外电荷，从而进一步减少运算放大器输出端出现的电流瞬变。

该电阻的最佳值取决于多个因素，包括 ADC 采样率、所选运算放大器以及具体应用。在大多数应用中，30 Ω 至 100 Ω 的电阻已足够。

对于对噪声敏感的应用，AD9226极高的带宽可能会产生不利影响，此时添加一个串联电阻和/或并联电容器，通过形成低通滤波器来抑制ADC输入端的宽带噪声。驱动VINA和VINB的源阻抗应保持匹配。若未进行阻抗匹配，将导致AD9226的信噪比（SNR）、总谐波失真（THD）和无杂散动态范围（SFDR）下降。




图 3. 等效输入电路




图 4. 串联电阻将开关电容式 SHA 输入与运算放大器隔离；匹配电阻可提高信噪比性能

输入和基准连接概述

AD9226 的整体输入量程等于
。VREF电位可由AD9226的内部基准或外部电源提供（参见“基准工作”一节）。

在差分应用中，该范围的中点由信号的共模电平决定。在单端应用中，中点是施加在其中一个输入引脚上的直流电位，而信号则施加在相对的输入引脚上。图 5a–5f 展示了各种系统配置。

模拟输入的驱动

AD9226 具有非常灵活的输入结构，可与单端或差分输入接口电路相连。

最佳工作模式、模拟输入范围以及相关的接口电路将由具体应用的性能要求和电源选项共同决定。

差分驱动电路

差分工作要求 VINA 和 VINB 同时由两个相位差为 180° 的等效信号驱动。

差分工作模式（交流或直流耦合输入）在宽频率范围内提供了最佳的总谐波失真（THD）和无噪声信道动态范围（SFDR）性能。对于要求最苛刻的基于频谱的应用（例如，直接中频转换到数字），应考虑采用这种模式。

B牧师




图 5a. 1 V 单端输入，共模电压 = 1 V




图 5b. 1 V 差分输入，共模电压 = 1 V




图 5c. 2 V 差分输入，共模电压 = 2 V




图 5d. 2 V 单端输入，共模电压 = 2 V




图5e. 2 V差分输入，共模电压 = 2.5 V




图 5f. 1 V 差分输入，共模电压 = 2.5 V（推荐用于中频（IF）欠采样）

本数据手册中的差分输入特性测试是采用图 7 所示的配置进行的。

由于并非所有应用都具备经过预处理以适应差分工作的信号，因此通常需要进行单端到差分的转换。在无需直流耦合的系统中，带中心抽头的射频变压器是为 AD9226 生成差分输入的最佳方法。它既能提供 ADC 在差分模式下运行的所有优势，又不会引入额外的噪声或失真。 射频变压器还具有在信号源与ADC之间提供电气隔离的额外优势。通过使AD9226以差分模式工作，可以提升总谐波失真（THD）和无杂散动态范围（SFDR）的性能。当输入频率接近并超过奈奎斯特频率（即 $f_{IN} > F_S/2$）时，差分模式与单端模式之间的性能提升尤为显著。

图 6a 所示电路是向 AD9226 提供差分直流驱动的理想方案。该电路利用 AD8138 将单端信号转换为差分信号。图 6b 展示了其性能表现。

图 7 给出了建议的变压器电路原理图。该电路采用 Minicircuits 公司的 RF 变压器（型号 T1-1T），其阻抗比为 4（匝数比为 2）。原理图假设信号源的源阻抗为 50 Ω。 变压器的中心抽头提供了一种便捷的方式，可将输入信号的电平转换为所需的共模电压。在图7中，变压器的中心抽头连接到一个电阻分压器，该分压器设置在电源电压的中间值。




图 6a. 采用 AD8138 差分运算放大器的直接耦合驱动电路




图 6b。FS = 65 MSPS，f_{IN} = 30 MHz，输入跨度 = 1 V 峰峰值

通过LQFP封装的AD9226器件的CMLEVEL引脚，也可获得相同的中间电源电位。

如图 7 所示，在 AD9226 与变压器次级线圈之间串联了一个电阻 R_S。选择 33 欧姆的阻值，旨在专门优化 ADC 的总谐波失真 (THD) 和信噪比 (SNR) 性能。R_S 与内部电容共同构成一个低通滤波器，用于抑制高频噪声。

也可选择其他匝比的变压器，以优化特定应用的性能。 例如，对于给定的输入信号源或放大器，在降低输出功率水平和信号摆幅的情况下，其失真性能可能会得到改善。通过选择阻抗比更高的变压器（例如，阻抗比为 1:16 的 Minicircuits T16-6T），信号电平会被有效地“升压”，从而进一步降低对信号源的驱动要求。




图 7. 变压器耦合输入

单端驱动电路

AD9226 可配置为使用直流耦合或交流耦合进行单端工作。 无论采用哪种方式，ADC 的输入都必须由不会降低 ADC 性能的运算放大器驱动。由于 ADC 采用单电源供电，因此必须对基于地电平的双极性信号进行电平转换，以符合其输入要求。直流耦合和交流耦合都能提供这一必要功能，但每种方法都会导致不同的接口问题，从而可能影响系统设计和性能。

单端工作要求将 VINA 与输入信号源进行交流或直流耦合，同时 AD9226 的 VINB 需进行偏置

至与输入量程中点相对应的适当电压。AD9226的单端规格是采用图9a所示电路，在1 V和2 V的输入量程下测得的。共模电平为2.5 V。

如果模拟输入超出电源限制，内部寄生二极管将导通。这将导致器件内部产生瞬态电流。图 8 展示了一种简单的输入钳位方法。该方法使用一个串联电阻和两个二极管。图中还显示了一个可选电容器，用于交流耦合应用。可以使用更大的串联电阻来限制流过 D1 和 D2 的故障电流。但这可能会导致整体性能下降。 如果施加的是差分输入信号，也可以为每个输入使用类似的钳位电路。确保输入不被过驱动的更好方法是使用由单个 5 V 电源供电的放大器，例如 AD8138。




图 8. 简单钳位电路

交流耦合与接口问题

对于适合采用交流耦合的应用，可通过耦合电容轻松实现运算放大器输出电平的转换。这种方法的优势在于，可将运算放大器的共模电平对称偏置至其电源中点电平（即 (AVDD/2)）。 相对于电源对称工作的运算放大器通常能提供最佳的交流性能以及最大的输入/输出跨度。各种工作电压限制在+5 V/–5 V范围内和/或指定为5 V单电源工作的高速高性能放大器，均可轻松配置为适应AD9226的2 V或1 V输入跨度。

简易交流接口

图 9a 展示了 SSOP 封装中典型交流耦合单端配置的示例。偏置电压将双极性、以地为参考的输入信号偏移至约 AVDD/2。 电容器 C1 和 C2 分别为 0.1 µF 陶瓷电容器和 10 µF 钽电容器，两者并联以实现较低的截止频率，同时在宽频率范围内保持较低的阻抗。电容器与电阻的组合形成了一个高通网络，其高通 –3 dB 频率由以下方程确定：

$$f_{-3dB} = 1/(2 \times \pi \times R \times (C1 + C2))$$

B牧师

低阻抗的 VREF 输出可用于为固定 VINB 引脚和 VINA 上的信号提供直流偏置电平。图 9b 显示了配置为 2.0 V 的 VREF，因此 ADC 的输入范围为 1.0 V 至 3.0 V。通过改变 VREF 值，可选择其他输入范围。

当输入由参考电压偏置时（图 9b），动态性能可能会略有下降。LQFP 封装的 *CM* LEVEL 引脚提供中电平输出。




图9a. 交流耦合输入配置




图 9b. 另一种交流耦合输入配置




图 10. 总谐波失真 (THD) 与共模电压的关系（2 V 差分输入量程，f_{IN} = 10 MHz）

图10展示了共模电压与总谐波失真（THD）之间的关系。请注意，当参考电压设置为2.0 V（输入量程=2.0 V）时，性能最佳。

直流耦合与接口问题

许多应用要求模拟输入信号与 AD9226 进行直流耦合。可配置运算放大器对输入信号进行缩放和电平转换，使其与所选 ADC 的输入范围兼容。

应综合考虑 AD9226 的选定输入范围与特定运算放大器的头room要求，以防止信号削波。许多新型高性能运算放大器仅规定在 ±5 V 范围内工作，且其输入/输出摆幅能力有限。 此外，由于双电源放大器的输出摆幅可能低于绝对最小值（–0.3 V），因此在某些应用中应考虑对其输出进行钳位（参见图 8）。当需要单端直流耦合时，强烈建议将 AD8138 用于差分配置（图 9a）。

简单的运算放大器缓冲器

在最简单的情况下，输入到 AD9226 的信号电平已根据所选输入范围进行了偏置。必须为 ADC 的 VINA 和 VINB 模拟引脚提供足够低的源阻抗。

基准操作

AD9226 内置了一个带隙基准，提供可通过引脚连接设置的选项，可生成 1 V 或

2 V的输出。通过添加两个外部电阻，用户可生成1 V至2 V之间的参考电压。有关AD9226参考配置的引脚连接选项汇总，请参见图5a-5f。另一种方案是使用外部参考电压，适用于本节后文所述需要更高精度和/或更优漂移性能的设计。

图 11a 显示了 AD9226 内部电压基准的简化模型。一个基准放大器对 1 V 固定基准电压进行缓冲。基准放大器 A1 的输出出现在 VREF 引脚上。VREF 引脚上的电压决定了 ADC 的满量程输入范围。该输入范围等于：

$$满量程输入范围 = VREF$$

VREF 引脚上的电压以及内部参考放大器 A1 的状态，由 SENSE 引脚上的电压决定。 逻辑电路中包含用于监测 SENSE 引脚电压的比较器。如果 SENSE 引脚连接到 AVSS，则开关将连接到内部电阻网络，从而提供 2.0 V 的 VREF。如果 SENSE 引脚通过短路或电阻连接到 VREF 引脚，则开关将连接到 SENSE 引脚。 此连接将提供 1.0 V 的 VREF。外部电阻网络可提供 1.0 V 至 2.0 V 之间的替代 VREF（参见图 12）。另一个比较器控制内部电路，当 SENSE 引脚连接到 AVDD 时，该电路将禁用基准放大器。禁用基准放大器后，VREF 引脚即可由外部电压基准驱动。




图 11a. 等效参考电路




图 11b. CAPT 和 CAPB 的直流耦合

AD9226 内部电路实际使用的参考电压出现在 CAPT 和 CAPB 引脚上。这些引脚上的电压相对于模拟电源呈对称分布。无论使用内部还是外部参考电压，为确保正常工作，都必须添加一个电容网络来对这些引脚进行去耦。

图 11b 显示了推荐的去耦网络。CAPT 和 CAPB 之间参考电压的上升时间约为 10 毫秒，在任何断电工作模式下均应对此进行评估。

使用内部基准

通过设置内部基准，可轻松将 AD9226 配置为 1 V 峰峰值输入量程或 2 V 峰峰值输入量程。

如本数据手册图 12 所示，可通过两个外部增益设置电阻，或使用外部参考电压来实现其他输入跨度。

引脚可编程参考

将 VREF 引脚直接与 SENSE 引脚短接，可将内部参考放大器置于单位增益模式，此时 VREF 输出为 1 V。将 SENSE 引脚直接与 REFCOM 引脚短接，可将内部参考放大器配置为 2.0 倍增益，此时 VREF 输出为 2.0 V。应通过一个 10 µF 钽电容并联一个低电感 0.1 µF 陶瓷电容器并联，如图 11b 所示。

电阻可编程基准

图 12 展示了一个示例，说明如何通过添加两个外部电阻来生成 1.0 V 或 2.0 V 以外的参考电压。使用以下公式：

$$VREF = 1\ V \times (1 + R1/R2)$$

以确定 R1 和 R2 的适当值。这些电阻的阻值应在 2 kΩ 至 10 kΩ 之间。以图示示例为例，R1 为 2.5 kΩ，R2 为 5 kΩ。根据上述公式，VREF 引脚上的参考电压为 1.5 V。这将输入量程设置为 1.5 V 峰峰值。 通过将 VINB 连接至 VREF，也可将中点电压设置为 VREF。或者，如图 12 所示，将 VINB 连接至一个低阻抗的 2.5 V 电源，即可将中点电压设置为 2.5 V。




图 12. 电阻可编程基准电压源（1.5 V 峰峰值输入跨度，差分输入 V_{CM} = 2.5 V）

使用外部基准

AD9226 包含一个内部基准缓冲器 A2（见图 11b），该缓冲器简化了外部基准的驱动要求。外部基准必须能够驱动约 5 kΩ（±20%）的负载。请注意，参考缓冲器的带宽被有意设计得较小，以最大限度地减少参考噪声的影响。因此，在此模式下无法快速改变参考电压。

图 13 展示了一个由外部基准同时驱动 VINB 和 VREF 的示例。在此情况下，共模电压和输入量程均直接取决于 VREF 的值。输入量程及其中心点均等于外部 VREF。因此，有效输入范围从 (VREF + VREF/2) 延伸至 (VREF – VREF/2)。 例如，如果选择 2.048 V 的外部基准 REF191，则输入跨度将扩展至 2.048 V。在此情况下，AD9226 的 1 个 LSB 对应 0.5 mV。 必须使用至少一个 10 µF 的电容器，并联一个 0.1 µF 的低电感陶瓷电容器，将基准输出与地进行去耦。

若要使用外部基准电压，必须将 SENSE 引脚连接至 AVDD。此连接将禁用内部基准电压。




图 13. 使用外部基准

模式控制

时钟稳压器

时钟稳压器是一种可降低 ADC 对时钟占空比波动敏感度的电路。AD9226 通过内置电路将内部占空比恢复至 50%（与输入占空比无关），从而缓解了系统时钟的限制。时钟上升沿（采样沿）的低抖动得以保持，而非关键的下降沿则由芯片内部生成。

在某些情况下可能需要禁用时钟稳压器，尤其是在时钟频率发生变化或完全停止时。一旦时钟频率发生变化，时钟稳压器可能需要超过 100 个时钟周期才能稳定到新的频率。 当稳定器被禁用时，内部切换将直接受时钟状态影响。如果外部时钟为高电平，SHA将处于保持状态；如果时钟脉冲为低电平，SHA将处于跟踪状态。图TPC 16展示了使用时钟稳定器的优势。参见表I和表III。

数据格式选择 (DFS)

AD9226 可设置为二进制或二进制补码数据输出格式。参见表 I 和表 II。

SSOP封装

SSOP模式控制（第22脚）具有两项功能：启用/禁用时钟稳压器，以及确定输出数据格式。该模式引脚的具体功能如表I所示。

表 I. 模式选择（SSOP）

模式	DFS	时钟占空比整形
DNC	二进制	时钟稳定器已禁用
AVDD	二进制	时钟稳压器已启用
GND	二进制补码	时钟稳压器已启用
10 kΩ	二进制补码	时钟稳压器禁用
电阻	接地	

LQFP 封装

LQFP封装的第35引脚决定输出数据格式（DFS）。若将其连接至AVSS，输出字将为纯二进制；若连接至AVDD，输出数据格式将为二进制补码。参见表II。

LQFP封装的第43引脚控制AD9226的时钟稳压器功能。如果该引脚连接到AVSS，则时钟

转换架构中将使用这些沿。当第 43 引脚连接到 AVDD 时，内部占空比将由 ADC 内的时钟稳压器功能决定。参见表 III。

表 II. DFS 引脚控制

DFS 功能	第 35 引脚连接
直二进制补码	AVSS AVDD

表 III. 时钟稳压器引脚

时钟恢复功能	第 43 引脚连接
时钟稳压器启用 时钟稳压器禁用	AVDD AVSS

数字输入与输出

数字输出

表 IV 详细说明了 ADC 输入、OTR 与纯二进制输出之间的关系。

表 IV. 输出数据格式

输入 (V)	条件 (V)	二进制输出模式	二进制 补码模式	OTR
VINA–VINB	< – VREF	0000 0000 0000	1000 0000 0000	1
VINA–VINB	= – VREF	0000 0000 0000	1000 0000 0000	0
VINA–VINB	= 0	1000 0000 0000	0000 0000 0000	0
VINA–VINB	= + VREF – 1 LSB	1111 1111 1111	0111 1111 1111	0
VINA–VINB	≥ + VREF	1111 1111 1111	0111 1111 1111	1

超出范围 (OTR)

当模拟输入电压超出转换器的输入范围时，即处于超出范围状态。OTR 是一个数字输出，会随对应特定采样模拟输入电压的数据输出同时更新。因此，OTR 与数字数据具有相同的流水线延迟（延时）。当模拟输入电压在模拟输入范围内时，OTR 为低电平。 如图 14 所示，当模拟输入电压超出输入范围时，OTR 为高电平。OTR 将保持高电平，直到模拟输入返回输入范围且完成另一次转换。通过对 OTR 与最高有效位（MSB）及其补码进行逻辑与运算，可检测过量程高电平或欠量程低电平状态。 表 V 是图 15 中基于 NAND 门构建的超限/欠限电路的真值表。需要对 AD9226 输入信号进行可编程增益调节的系统可立即检测到超限或欠限状况，从而省去了增益选择的迭代过程。此外，OTR 还可用于数字偏移和增益校准。

表 V. 超出量程真值表

OTR	MSB	模拟输入为
0	0	在范围内
0	1	在范围内
1	0	低于范围
1	1	超量程




图 14. OTR 与输入电压及输出数据的关系




图 15. 超量程或欠量程逻辑

数字输出驱动器注意事项

通过将 DRVDD 分别设置为 5 V 或 3.3 V，可将 AD9226 的输出驱动器配置为与 5 V 或 3.3 V 逻辑系列接口。输出驱动器的设计可提供足够的输出电流，以驱动各种逻辑系列。然而，较大的驱动电流往往会在电源上引起毛刺，并可能影响转换器的性能。 需要ADC驱动大电容负载或大扇出应用时，可能需要外部缓冲器或锁存器。

OEB 功能（三态）

采用 LQFP 封装的 AD9226 具有三态（OEB）功能。若 OEB 引脚保持低电平，则输出数据驱动器被启用；若 OEB 引脚为高电平，则输出数据驱动器进入高阻抗状态。该功能不适用于对总线的快速访问。

时钟输入注意事项

高速、高分辨率的模数转换器（ADC）对时钟输入的质量非常敏感。当采样窗口抖动可能影响 AD9226 的动态性能时，应将时钟输入视为模拟信号。时钟驱动器的电源应与 ADC 输出驱动器的电源分离，以避免数字噪声对时钟信号产生调制。低抖动晶体振荡器是最佳的时钟源。

时钟输入的质量（尤其是上升沿）对于实现器件的最佳抖动性能至关重要。上升沿越快，抖动通常越小。

时钟输入与功耗

AD9226的大部分功耗来自模拟电源。不过，降低时钟频率可减少数字电流。图16显示了功耗与时钟频率之间的关系。




图 16. 功耗与采样率的关系

接地与去耦

模拟和数字接地

正确的接地对于任何高速、高分辨率

系统中至关重要。建议采用多层印刷电路板（PCB）以实现最佳的接地和供电方案。使用接地层和供电层具有显著优势：

1. 将信号及其回流路径所包围的回路面积降至最低。

2. 将接地和电源路径相关的阻抗降至最低。

3. 由电源层、PCB绝缘层和接地层形成的固有分布电容。

设计布局时，必须防止噪声耦合到输入信号上。 数字信号不应与输入信号走线并行，且应远离输入电路布线。尽管 AD9226 具有独立的模拟地和驱动器地引脚，但应将其视为模拟器件。AVSS 和 DRVSS 引脚必须在 AD9226 正下方直接连接在一起。如果对电源和地回流电流进行仔细管理，则在 ADC 下方设置实心地平面是可接受的。




图 17. 模拟电源去耦

模拟和数字驱动器电源去耦

AD9226 设有独立的模拟和数字电源及地引脚，有助于最大限度地减少数字信号对敏感模拟信号的干扰。通常，AVDD（模拟电源）应与 AVSS（模拟地）进行去耦。AVDD 和 AVSS 引脚彼此相邻。 此外，DRVDD（数字电源）应与DRVDD（数字地）进行去耦。去耦电容（尤其是0.1 µF的电容）应尽可能靠近引脚放置。图17展示了这对模拟电源的推荐去耦方案；0.1 µF陶瓷片式电容和10 µF钽电容可在宽频范围内提供足够低的阻抗。




图 18. CML 去耦（LQFP）

偏置去耦

CML和VR是AD9226内部使用的模拟偏置点。如图18所示，必须使用至少0.1 µF的电容对这些引脚进行去耦。CML的直流电平约为AVDD/2。如果将其用于任何外部偏置，则应对其进行缓冲。CML和VR输出仅在LQFP封装中提供。




图19. 数字电源去耦

CML

采用 LQFP 封装的 AD9226 具有一个中间电源参考点。该中间电源点用于 AD9226 的内部架构中，必须通过一个 0.1 µF 的电容器进行去耦。它可源出或吸收高达 300 µA 的负载电流。如果需要更大的电流，应使用高阻抗放大器进行缓冲。

B牧师

VR

VR是LQFP封装上的一个内部偏置点。必须使用0.1 µF电容器将其与地进行去耦。

AD9226 芯片上的数字活动大致分为两类：校正逻辑和输出驱动器。内部校正逻辑会产生相对较小的电流突变，主要发生在时钟跳变期间。输出驱动器在输出位变化时会产生大电流脉冲。这些电流的大小和持续时间取决于输出位的负载：应避免使用大电容负载。

对于图 19 所示的数字去耦方案，0.1 µF 陶瓷片式电容和 10 µF 钽电容是合适的选择。数据引脚上的合理电容性负载应小于每比特 20 pF。涉及更大数字负载的应用应考虑按比例增加数字去耦容量，和/或使用外部缓冲器/锁存器。

完整的去耦方案还应在电源连接器上添加大容量钽电容或电解电容，以将低频纹波降低到可忽略不计的水平。

评估板和典型的台式特性测试设置

AD9226 评估板配置为在同时施加电源、模拟输入信号和时钟输入信号时工作。它提供了三种可选的模拟输入接口，用于表征 AD9226 的交流和直流性能。对于交流表征，它提供了一个变压器耦合输入，其共模输入电压 (CMV) 设置为 AVDD/2。请注意，评估板出厂时配备变压器耦合接口和 2 V 输入量程。 对于差分直流耦合应用，该评估板支持由 AD8138 放大器驱动。若需要单端输入，可通过 S3 连接器进行驱动。各种输入信号选项可通过跳线连接进行选择。请参阅评估板原理图。

AD9226评估板的时钟输入信号可接入CLOCK和AUXCLK两个输入端中的任意一个。如果输入时钟信号的频率与AD9226的目标采样率一致，则应选择CLOCK输入端。输入时钟信号经过交流耦合并进行电平转换，以匹配74VHC02时钟驱动器的开关阈值。 在需要最低抖动和信噪比（SNR）性能的应用中（例如，中频（IF）欠采样特性测试），应选择 AUXCLK 输入。该输入允许用户接入频率为 AD9226 目标采样率 4 倍的时钟输入信号。MC100EL33D 是一款低抖动差分四分频计数器，提供 1× 时钟输出，该输出随后通过 JP7 返回至 CLOCK 输入端。例如，一个 260 MHz 的信号（正弦波）将被分频为 65 MHz 的信号，用于驱动 ADC。 请注意，使用 AUXCLK 接口时必须移除 R1。由于许多射频信号发生器在较高输出频率下相位噪声表现更佳，且正弦波输出信号的压摆率为同等振幅 1× 信号的 4 倍，因此使用该接口通常可获得更低的抖动。

图 20 展示了用于评估 AD9226 交流性能的台式表征实验装置，该装置用于生成数据手册中的许多表征曲线。信号和时钟射频发生器 A 和 B 是高频、“极”低相位噪声的频率源。这些发生器应通过共享相同的 10 MHz REF 信号（位于仪器后面板）进行相位锁定，以实现无窗、相干的 FFT 分析。 此外，应使用 AD9226 评估板上的 AUXCLK 选项以获得最佳信噪比 (SNR) 性能。由于射频发生器的失真和宽带噪声往往是测量 ADC 真实性能的限制因素，因此应在发生器与 AD9226 评估板之间插入一个高 Q 值的无源带通滤波器。




图 20. 评估板连接




图 21. AD9226 评估板




图 22. AD9226 评估板




图 23. AD9226 评估板




图 24. 评估板元件面布局（非按比例绘制）




图 25. 评估板焊接面布局（非按比例绘制）




图 26. 评估板电源层




图 27. 评估板接地平面




图 28. 评估板元器件面（非按比例绘制）





图 29. 评估板焊接面（非按比例绘制）


外形尺寸

尺寸单位为英寸和（毫米）。

28 引脚热缩小型外形 (RS-28)



48 引脚薄型塑料四边扁平封装 (ST-48)



C01027–0–3/01(B)

美国印刷