14 位、210 MSPS TxDAC®
数模转换器

数据手册 **AD9744**

特点

引脚兼容的 TxDAC 产品系列中的高性能成员

出色的无杂散动态范围性能（SFDR 至奈奎斯特频率）

- **在 5 MHz 输出时为 83 dBc**
- **10 MHz 输出时为 80 dBc**
- **20 MHz 输出时为 73 dBc**

5 MHz 输出、125 MSPS 时的信噪比 (SNR)：77 dB

二进制补码或直二进制数据格式差分电流输出：2

mA 至 20 mA功耗：3.3 V 时为 135 mW
断电模式：3.3 V 时为 15 mW
片上 1.2 V 基准电压

CMOS 兼容数字接口

28 引脚 SOIC、28 引脚 TSSOP 和 32 引脚 LFCSP 封装边缘触发锁存器

应用

宽带通信发射通道 直接中频

- **基站 无线本地环路**
- **数字无线电链路**
- **直接数字合成 (DDS) 仪器仪表**

功能模块图




图1.

概述

AD9744[1] 是 TxDAC 系列高性能、低功耗 CMOS 数模转换器 (DAC) 中的第三代产品，具有 14 位分辨率和宽带特性。 TxDAC 系列由引脚兼容的 8 位、10 位、12 位和 14 位 DAC 组成，专为通信系统的发射信号路径进行了优化。所有器件均采用相同的接口选项、小型外形封装和引脚排列，可根据性能、分辨率和成本进行向上或向下的元器件选型。 AD9744 不仅提供卓越的交流和直流性能，还支持高达 210 MSPS 的更新速率。

AD9744 功耗低，非常适合便携式和低功耗应用。通过降低满量程输出电流，其功耗可进一步降至仅 60 mW，但性能会略有下降。此外，关断模式可将待机功耗降低至约 15 mW。分段电流源架构与专有开关技术相结合，可减少杂散成分并提升动态性能。

该器件集成了边沿触发输入锁存器和 1.2 V 温度补偿带隙基准，提供了一套完整的单片 DAC 解决方案。数字输入支持 3 V CMOS 逻辑系列。

产品亮点

1. AD9744是引脚兼容的TxDAC系列中的14位成员，该系列具有出色的INL和DNL性能。
2. 数据输入支持二进制补码或直二进制数据编码。
3. 高速、单端 CMOS 时钟输入支持 210 MSPS 的转换速率。
4. 低功耗：完整的 CMOS DAC 功能在 2.7 V 至 3.6 V 单电源供电下，功耗仅为 135 mW。DAC 的全满量程电流可降低以实现低功耗运行，并提供睡眠模式以应对低功耗空闲期。
5. 片上电压基准：AD9744 集成了一个 1.2 V 温度补偿带隙电压基准。
6. 提供符合行业标准的 28 引脚 SOIC、28 引脚 TSSOP 和 32 引脚 LFCSP 封装。

修订版 C
文档反馈
Analog Devices 提供的信息被认为是准确且可靠的。但是，Analog Devices 对该信息的使用，以及因使用该信息而可能导致的对第三方专利或其他权利的任何侵犯，不承担任何责任。规格如有变更，恕不另行通知。Analog Devices 不会根据其任何专利或专利权，以暗示或其他方式授予任何许可。商标和注册商标均为其各自所有者的财产。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. 电话：781.329.4700 ©2003–2013 Analog Devices, Inc. 保留所有权利。 技术支持
www.analog.com

目录

特性 1
应用 1
功能框图 1
概述 1
产品亮点 1
修订历史 2
规格 3
直流规格 3
动态规格 4
数字规格 5
绝对最大额定值 6
热特性 6
静电放电（ESD）注意事项 6
引脚配置和功能说明 7
典型性能特性 8
术语 12
功能描述 13
参考操作 13

修订历史

12/13—从修订版 B 更新至修订版 C

新增表5；按顺序重新编号 6
在“引脚配置与功能描述”章节的图4和表6中添加了“裸露焊盘”注释 7
将“术语”部分移至新位置 12
更新的轮廓尺寸 30
订购指南的变更 31

4/05——从修订版 A 到修订版 B

格式更新 ..... 通用
通用描述的变更 1
产品亮点部分的修改 1
直流规格的变更 3
动态规格的变更 4
引脚功能描述的变更 7
图 6 和图 9 的变更 9
新增图10；图序按顺序重新编号 9
对图12、图13、图14和图15的修改 10
修改图22的图注 11
插入新图23；按顺序重新编号 11
功能描述的修改 13
参考操作部分的修改 13
新增图 25；按顺序重新编号 13
对“数字输入”部分的修改 15
对图31和图32的修改 16
更新外形尺寸 30
订购指南的变更 31

参考控制放大器 13
DAC传递函数 14
模拟输出 14
数字输入 15
时钟输入 15
DAC时序 16
功耗 16
AD9744的应用 17
使用变压器实现差分耦合 17
使用运算放大器实现差分耦合 17
单端无缓冲电压输出 18
单端、带缓冲的电压输出配置 18
电源与接地注意事项、电源抑制比 18
评估板 20
概述 20
外形尺寸 30
订购指南 31

5/03—Rev. 0 至 Rev. A

新增 32 引脚 LFCSP 封装 ..... 通用
功能修改 1
对产品亮点进行了修改 1
直流规格的修改 2
动态规格的修改 3
对数字规格的修订 4
对绝对最大额定值的修改 5
热特性修订 5
订购指南的修订 5
引脚配置的修改 6
引脚功能描述的修订 6
对图2的修改 7
替换了TPC 1、4、7和8 8
对图3的修改 10
对功能描述的修改 10
添加时钟输入部分 12
新增图7 12
修改了DAC时序部分 12
对睡眠模式操作部分的修改 13
功耗部分的修订 13
将图8至图26重新编号 13
新增图11 13
新增图27至图35 21
更新了外形尺寸 26

技术规格

直流规格

T_{MIN} 至 TMAX，AVDD = 3.3 V，DVDD = 3.3 V，CLKVDD = 3.3 V，I_{OUTFS} = 20 mA，除非另有说明。

表 1。

参数	最小值	典型值	最大	单位
分辨率	14			位
直流精度[1]				
积分线性误差 (INL)	−5	±0.8	+5	LSB
微分非线性（DNL）	−3	±0.5	+3	LSB
模拟输出				
偏移误差	−0.02		+0.02	FSR的百分比
增益误差（无内部参考）	−0.5	±0.1	+0.5	FSR的百分比
增益误差（带内部参考）	−0.5	±0.1	+0.5	FSR的百分比
满量程输出电流[2]	2		20	mA
输出顺应性范围	−1		+1.25	V
输出电阻		100		kΩ
输出电容		5		pF
参考输出				
参考电压	1.14	1.20	1.26	V
参考输出电流[3]		100		nA
参考输入				
输入顺从度范围	0.1		1.25	V
参考输入电阻（外部参考）		7		kΩ
小信号带宽		0.5		MHz
温度系数				
偏移漂移		0		FSR/°C的ppm
增益漂移（无内部参考）		±50		FSR/°C 的 ppm
增益漂移（带内部基准）		±100		FSR/°C 的 ppm
参考电压漂移		±50		ppm/°C
电源				
供电电压				
AVDD	2.7	3.3	3.6	V
DVDD	2.7	3.3	3.6	V
CLKVDD	2.7	3.3	3.6	V
模拟电源电流 (I_{AVDD})		33	36	mA
数字电源电流 (I_{DVDD})[4]		8	9	mA
时钟供电电流 (I_{CLKVDD})		5	6	mA
睡眠模式供电电流 (I_{AVDD})		5	6	mA
功耗[4]		135	145	mW
功耗[5]		145		mW
电源抑制比—AVDD[6]	−1		+1	FSR/V的百分比

电源抑制比——DVDD[6]	−0.04		+0.04	FSR/V的百分比
工作范围	−40		+85	℃

[1] 在 IOUTA 条件下测量，驱动虚拟地。
[2] 标称满量程电流 I_{OUTFS} 为 I_{REF} 电流的 32 倍。
[3] 应使用输入偏置电流小于 100 nA 的外部缓冲放大器来驱动任何外部负载。
[4] 在 f_{CLOCK} = 25 MSPS 和 f_{OUT} = 1 MHz 条件下测量。
[5] 测量条件为：IOUTA 和 IOUTB 端未经过缓冲的电压输出，I_{OUTFS} = 20 mA，R_{LOAD} = 50 Ω，f_{CLOCK} = 100 MSPS，f_{OUT} = 40 MHz。
[6] 电源电压波动为 ±5%。

动态规格

T_{MIN} 至 TMAX，AVDD = 3.3 V，DVDD = 3.3 V，CLKVDD = 3.3 V，I_{OUTFS} = 20 mA，差分变压器耦合输出，50 Ω 双端终止，除非另有说明。

表 2。

参数	最小值	典型值	最大	单位
动态性能				
最大输出更新率 (f_{CLOCK})	210			MSPS
输出稳定时间 (t_{ST})（达到 0.1%）[1]		11		ns
输出传播延迟 (t_{PD})		1		ns
毛刺脉冲		5		pV·s
输出上升时间（10% 至 90%）[1]		2.5		ns
输出下降时间（10% 至 90%）[1]		2.5		ns
输出噪声（I_{OUTFS} = 20 mA）[2]		50		pA/√Hz
输出噪声（I_{OUTFS} = 2 mA）[2]		30		pA/√Hz
噪声谱密度[3]		−155		dBm/Hz
交流线性度				
至奈奎斯特频率的无杂散动态范围				
f_{CLOCK} = 25 MSPS；f_{OUT} = 1.00 MHz				
0 dBFS 输出	77	90		dBc
−6 dBFS 输出		87		dBc
−12 dBFS 输出		82		dBc
−18 dBFS 输出		82		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 1.00 MHz		85		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 2.51 MHz		84		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 10 MHz		80		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 15 MHz		75		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 25 MHz		74		dBc
f_{CLOCK} = 165 MSPS；f_{OUT} = 21 MHz		73		dBc
f_{CLOCK} = 165 MSPS；f_{OUT} = 41 MHz		60		dBc
f_{CLOCK} = 210 MSPS；f_{OUT} = 41 MHz		68		dBc
f_{CLOCK} = 210 MSPS；f_{OUT} = 69 MHz		64		dBc
窗口内的无杂散动态范围				
f_{CLOCK} = 25 MSPS；f_{OUT} = 1.00 MHz；2 MHz 跨度	84	90		dBc
f_{CLOCK} = 50 MSPS；f_{OUT} = 5.02 MHz；2 MHz 量程		90		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 5.03 MHz；2.5 MHz 量程		87		dBc
f_{CLOCK} = 125 MSPS；f_{OUT} = 5.04 MHz；4 MHz 量程		87		dBc
总谐波失真				
f_{CLOCK} = 25 MSPS；f_{OUT} = 1.00 MHz		−86	−77	dBc
f_{CLOCK} = 50 MSPS；f_{OUT} = 2.00 MHz		−77		dBc
f_{CLOCK} = 65 MSPS；f_{OUT} = 2.00 MHz		−77		dBc
f_{CLOCK} = 125 MSPS；f_{OUT} = 2.00 MHz		−77		dBc
信噪比				
f_{CLOCK} = 65 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 20 mA		82		dB
f_{CLOCK} = 65 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 5 mA		88		dB
f_{CLOCK} = 125 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 20 mA		77		dB
f_{CLOCK} = 125 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 5 mA		78		dB
f_{CLOCK} = 165 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 20 mA		70		dB
f_{CLOCK} = 165 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 5 mA		70		dB
f_{CLOCK} = 210 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 20 mA		74		dB
f_{CLOCK} = 210 MSPS；f_{OUT} = 5 MHz；I_{OUTFS} = 5 mA		67		dB

参数	最小值	典型值	最大	单位
多音功率比（8 个音，间隔 400 kHz）				
f_{CLOCK} = 78 MSPS；f_{OUT} = 15.0 MHz 至 18.2 MHz				
0 dBFS 输出		66		dBc
−6 dBFS 输出		68		dBc
−12 dBFS 输出		62		dBc
−18 dBFS 输出		61		dBc

[1] 测量条件为单端输出，负载为 50 Ω。
[2] 输出噪声是在满量程输出设置为 20 mA 且无转换活动的情况下测得的。该值仅反映热噪声。
[3] 噪声谱密度是指将平均噪声功率归一化至1 Hz带宽的值，此时DAC正在进行转换并产生输出音调。

数字规格

T_{MIN} 至 TMAX，AVDD = 3.3 V，DVDD = 3.3 V，CLKVDD = 3.3 V，I_{OUTFS} = 20 mA，除非另有说明。

表 3.

参数	最小值	典型值	最大	单位
数字输入[1]				
逻辑1电压	2.1	3		V
逻辑0电压		0	0.9	V
逻辑1电流	−10		+10	µA
逻辑 0 电流	−10		+10	µA
输入电容		5		pF
输入建立时间 (t_S)	2.0			ns
输入保持时间 (t_H)	1.5			ns
锁存脉冲宽度 (t_{LPW})	1.5			ns
时钟输入[2]				
输入电压范围	0		3	V
共模电压	0.75	1.5	2.25	V
差分电压	0.5	1.5		V

[1] 包括 SOIC/TSSOP 封装上的 CLOCK 引脚以及 LFCSP 封装上的 CLK+ 引脚（在单端时钟输入模式下）。
[2] 适用于配置为差分或 PECL 时钟输入模式时的 CLK+ 和 CLK– 输入。




图2. 时序图

绝对最大额定值

表 4.

参数	相对于	最小值	最大	单位
AVDD	ACOM	–0.3	+3.9	V
DVDD	DCOM	–0.3	+3.9	V
CLKVDD	CLKCOM	–0.3	+3.9	V
ACOM	DCOM	–0.3	+0.3	V
ACOM	CLKCOM	–0.3	+0.3	V
DCOM	CLKCOM	–0.3	+0.3	V
AVDD	DVDD	–3.9	+3.9	V
AVDD	CLKVDD	–3.9	+3.9	V
DVDD	CLKVDD	–3.9	+3.9	V
时钟，睡眠	DCOM	–0.3	DVDD + 0.3	V
数字输入，MODE	DCOM	–0.3	DVDD + 0.3	V
IOUTA、IOUTB	ACOM	–1.0	AVDD + 0.3	V
REFIO、REFLO、FS ADJ	ACOM	–0.3	AVDD + 0.3	V
CLK+、CLK–、CMODE	CLKCOM	–0.3	CLKVDD + 0.3	V
结温度			150	℃
存储温度		–65	+150	℃
引线温度 (10 秒)			300	℃

超过“绝对最大额定值”中列出的应力值可能会对器件造成永久性损坏。此处仅为应力额定值；并不意味着器件在这些条件下或本规范“工作条件”部分所列条件之外的任何其他条件下能够正常工作。长期处于绝对最大额定值条件下可能会影响器件的可靠性。

热特性

根据EIA/JESD51-7标准，在静止空气中对4层电路板进行了热阻测量。

表 5. 热阻

封装类型	θJA	单位
28 引脚 300 密尔 SOIC	55.9	℃/W
28引脚 TSSOP	67.7	℃/W
32引脚 LFCSP	32.5	℃/W

静电放电（ESD）注意事项



ESD (electrostatic discharge) sensitive device. Charged devices and circuit boards can discharge without detection. Although this product features patented or proprietary protection circuitry, damage may occur on devices subjected to high energy ESD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

引脚配置和功能说明





图3. 28 引脚SOIC 和TSSOP



注

1. 将裸露焊盘通过导热方式连接至铜接地平面，以提升电气和热性能。

图4. 32 引脚LFCSP

表 6. 引脚功能说明

SOIC/TSSOP 引脚编号	LFCSP 引脚编号	助记符	描述
1	27	DB13	最高有效位（MSB）。
2 至 13	28 至 32，1、2、4 至 8	DB12 至 DB1	数据位 12 至 1。
14	9	DB0	最低有效数据位（LSB）。
15	25	SLEEP	断电控制输入。高电平有效。内置有源下拉电路；若不使用，可保持未终端连接。
16	不适用	REFLO	使用内部 1.2 V 基准电压时的基准地。在内部和外部基准工作模式下均应连接至 ACOM。
17	23	REFIO	基准输入/输出。使用外部基准时用作基准输入。使用内部基准时用作 1.2 V 基准电压输出。使用内部基准电压时，需连接一个 0.1 µF 电容至 ACOM。
18	24	FS ADJ	满量程电流输出调整。
19	不适用	NC	无内部连接。
20	19、22	ACOM	模拟公共端。
21	20	IOUTB	互补型DAC电流输出。当所有数据位均为0时，输出满量程电流。
22	21	IOUTA	DAC电流输出。当所有数据位均为1时，输出满量程电流。
23	不适用	保留	保留。请勿连接至公共端或电源。
24	17、18	AVDD	模拟电源电压（3.3 V）。
25	16	MODE	选择输入数据格式。连接至 DCOM 时为直二进制，连接至 DVDD 时为二进制补码。
不适用	15	CMODE	时钟模式选择。连接至CLKCOM用于单端时钟接收器（驱动CLK+，CLK–悬空）。连接至 CLKVDD用于差分接收器。PECL接收器时悬空（片上终端）。
26	10, 26	DCOM	数字公共端。
27	3	DVDD	数字电源电压（3.3 V）。
28	不适用	时钟	时钟输入。数据在时钟的上升沿被锁存。

不适用	12	CLK+	差分时钟输入。
不适用	13	CLK–	差分时钟输入。
不适用	11	CLKVDD	时钟供电电压（3.3 V）。
不适用	14	CLKCOM	时钟公共端。
不适用	EPAD	EPAD	裸露焊盘。将裸露焊盘通过导热方式连接到铜接地平面，以增强电气和热性能。

典型性能特征




图5. 0 dBFS 条件下SFDR 与 f_{OUT} 的关系




图8. 165 MSPS 时SFDR 与 f_{OUT} 的关系




图6. 65 MSPS 下的SFDR 与 f_{OUT} 关系图




图9. 210 MSPS 下的SFDR 与 f_{OUT} 关系图




图7. 125 MSPS 下的SFDR 与 f_{OUT} 关系图




图10. 65 MSPS 且0 dBFS 条件下SFDR 与 f_{OUT} 及 I_{OUTFS} 的关系




图11. 单音SFDR与A_{OUT}的关系（f_{OUT} = fCLOCK/11）




图14. 当f_{OUT} = fCLOCK/7时，双音互调失真与A_{OUT}的关系




图12. 单音SFDR与A_{OUT}的关系（f_{OUT} = fCLOCK/5）




图15. 典型的INL




图13. 当f_{OUT} = 5 MHz且I_{OUTFS}为0 dBFS时，信噪比(SNR)与fCLOCK及I_{OUTFS}的关系




图16. 典型的DNL




图17. 165 MSPS、0 dBFS条件下的SFDR与温度关系曲线




图18. 单音SFDR




图19. 双音SFDR




图20. 四音SFDR




图21. 双载波UMTS 频谱，
fCLOCK = 122.88 MSPS （ACLR = 64 dB）LFCSP封装




图22. 单载波UMTS 频谱，fCLOCK = 61.44 MSPS
(ACLR = 74 dB) LFCSP 封装




图23. 简化框图（SOIC/TSSOP 封装）

术语

线性误差（也称为积分非线性或 INL）：定义为实际模拟输出与理想输出之间的最大偏差，该偏差由从零点到满量程所画的一条直线确定。

差分非线性（或 DNL）

DNL 是模拟值变化的度量，以满量程为基准进行归一化，与数字输入代码的 1 LSB 变化相关。

单调性

当数字输入增加时，如果输出随之增加或保持恒定，则该 DAC 具有单调性。

偏移误差

输出电流与理想零值的偏差称为偏移误差。对于 IOUTA，当所有输入均为 0 时，预期输出为 0 mA；对于 IOUTB，当所有输入均设为 1 时，预期输出为 0 mA。

增益误差

实际输出量程与理想输出量程之间的差值。实际量程由所有输入均为1时的输出值减去所有输入均为0时的输出值确定。

输出合规范围

电流输出DAC输出端的允许电压范围。超出最大合规限值进行操作可能会导致输出级饱和或击穿，从而导致性能非线性。

温度漂移

其定义为环境温度（25°C）下的值与$TM_{IN或TMAX温度}$下值之间的最大变化量。对于偏移和增益漂移，其漂移量以满量程范围（FSR）的ppm。对于参考漂移，其漂移量以每°C的ppm为单位报告。

电源抑制比

当电源电压从标称值变化到规定的最小值和最大值时，满量程输出的最大变化量。

建立时间

输出从开始过渡起，达到并保持在最终值周围的指定误差带内所需的时间。

毛刺脉冲

DAC中的非对称开关时间会产生不受欢迎的输出瞬态，这些瞬态通过毛刺脉冲进行量化。其规格定义为毛刺的净面积，单位为pV·s。

无杂散动态范围

在指定带宽内，输出信号的有效值振幅与峰值杂散信号之间的差值（单位：dB）。

总谐波失真（THD）

THD 是前六个谐波分量均方根和与所测输入信号均方根值之比。其以百分比或分贝（dB）表示。

多音功率比

包含多个等幅载波的无杂散动态范围。其测量值为：在移除某一载波的频段内，该载波的均方根振幅与峰值杂散信号之间的差值。




图24. 基本交流特性测试设置（SOIC/TSSOP封装）

功能描述

图 23 显示了 AD9744 的简化框图。AD9744 由 DAC、数字控制逻辑和满量程输出电流控制部分组成。 DAC 包含一个 PMOS 电流源阵列，能够提供高达 20 mA 的满量程电流 (I_{OUTFS})。该阵列被划分为 31 个等大的电流源，共同构成最高有效位 (MSB) 的五位。接下来的四位（即中间位）由 15 个等大的电流源组成，其值分别为 MSB 电流源值的 1/16。 剩余的低有效位（LSB）是中间位电流源的二进制加权分数。采用电流源而非 R-2R 梯形网络来实现中间位和低有效位，可提升其在多音或低振幅信号下的动态性能，并有助于保持 DAC 的高输出阻抗（即 >100 kΩ）。

所有这些电流源均通过 PMOS 差分电流开关切换至两个输出节点中的一个，即 IOUTA 或 IOUTB。这些开关基于 AD9764 系列首创的架构，并经过进一步优化以减少开关瞬态引起的失真。该开关架构还减少了各种时序误差，并提供了匹配的互补

将信号驱动至差分电流开关的输入端。

AD9744 的模拟和数字部分具有独立的电源输入，即 AVDD 和 DVDD，它们可以在 2.7 V 至 3.6 V 的范围内独立工作。 数字部分最高工作速率可达 210 MSPS，由沿触发锁存器和段解码逻辑电路组成。模拟部分包括 PMOS 电流源、相关的差分开关、1.2 V 带隙电压基准和基准控制放大器。

DAC的全量程输出电流由参考控制放大器调节，可通过连接至全量程调整
(FS ADJ) 引脚连接的外部电阻 RSET 进行设置。该外部电阻与参考控制放大器和电压参考 V_{REFIO}，设定参考电流 I_{REF}，该电流会通过适当的缩放系数复制到分段电流源中。满量程电流 I_{OUTFS} 为 I_{REF} 的 32 倍。

基准操作

AD9744 内置一个 1.2 V 带隙基准。该内部基准无法禁用，但可通过外部基准轻松覆盖，且不会影响性能。图 25 显示了带隙基准的等效电路。REFIO 端子根据使用内部基准还是外部基准的不同，分别充当输出或输入。要使用内部基准，只需使用
0.1 µF 电容器将 REFIO 引脚与 ACOM 进行去耦，并将 REFLO 通过小于 5 Ω 的电阻连接至 ACOM。此时，REFIO 引脚上将出现内部基准电压。如果需要将 REFIO 引脚上的电压用于电路中的其他位置，则需使用具有输入偏置

应使用小于 100 nA 的电流。图 26 展示了内部基准电压的使用示例。




图25. 内部基准的等效电路




图26. 内部参考配置

如图27所示，可将外部基准电压施加至REFIO引脚。该外部基准电压既可提供固定基准电压以提高精度和漂移性能，也可提供可变基准电压用于增益控制。请注意，由于内部基准已被覆盖，且REFIO的输入阻抗相对较高，可最大限度地减少对外部基准电压的负载，因此无需0.1 µF补偿电容。




图27. 外部基准配置

参考控制放大器

AD9744 内置一个控制放大器，用于调节满量程输出电流 I_{OUTFS}。如图 26 所示，该控制放大器配置为 V-I 转换器，因此其电流输出 I_{REF} 由 V_{REFIO} 与外部电阻 R_{SET} 的比值决定，如公式 4 所示。I_{REF} 经适当的比例系数复制到分段电流源，以设定 I_{OUTFS}，如公式 3 所示。

通过将 IREF 设置在 62.5 μA 至 625 μA 之间，控制放大器可在 2 mA 至 20 mA 的范围内实现 IOUTFS 的宽调节范围（10:1）。IOUTFS 的宽调节范围提供了多项优势。首先，这直接关系到 AD9744 的功耗，该功耗与 IOUTFS 成正比（参见“功耗”一节）。其次，这与 20 dB 的调节范围有关，这对系统增益控制非常有用。

参考控制放大器的小信号带宽约为 500 kHz，可用于低频小信号乘法应用。

DAC 传递函数

AD9744 中的两个 DAC 均提供互补的电流输出 IOUTA 和 IOUTB。当所有位均为高电平（即 DAC CODE = 16383）时，IOUTA 提供接近满量程的电流输出 IOUTFS，而互补输出 IOUTB 则不提供电流。IOUTA和IOUTB上的电流输出是输入代码和IOUTFS的函数，可表示为

$$IOUTA = \left(DAC\ 代码 / 16384\right) \times I_{OUTFS} \quad (1)$$

$$IOUTB = \left(16383 - DAC\ CODE\right)/16384 \times \quad _{IOUTFS} \quad (2)$$

其中 *DAC 代码* = 0 至 16383（即十进制表示）。

如前所述，IOUTFS 是参考电流 IREF 的函数，该电流通常由参考电压 VREFIO 和外部电阻 RSET 设定。其表达式为

$$_{IOUTFS} = 32 \times _{IREF} \quad (3)$$

其中

$$_{IREF} = _{VREFIO} / _{RSET} \quad (4)$$

两个电流输出通常驱动一个电阻性负载
直接连接或通过变压器连接。如果需要直流耦合，IOUTA和IOUTB应直接连接到匹配的电阻性负载RLOAD，该负载与模拟公共端ACOM相连。请注意，RLOAD可能代表IOUTA或IOUTB所看到的等效负载电阻，例如在双端50 Ω或75 Ω电缆中的情况。出现在 IOUTA 和 IOUTB 节点上的单端电压输出仅仅是

$$V_{OUTA} = \text{IOUTA} \times R_{LOAD} \quad V_{OUTB} \quad (5)$$

$$= IOUTB \times R_{LOAD} \quad (6)$$

请注意，VOUTA 和 VOUTB 的满量程值不应超过规定的输出顺从度范围，以保持规定的失真和线性度性能。

$$V_{DIFF} = (IOUTA - IOUTB) \times R_{LOAD} \quad (7)$$

代入 IOUTA、IOUTB、IREF 和 VDIFF 的数值后，可表示为

$$V_{DIFF} = \left[\left(2 \times DAC\ CODE - 16383\right)/16384\right] \quad (8)$$

$$\left(32 \times _{RLOAD} / _{RSET}\right) \times _{VREFIO}$$

方程 7 和方程 8 突显了 AD9744 差分工作模式的一些优势。首先，差分工作有助于抵消与 IOUTA 和 IOUTB 相关的共模误差源，例如噪声、失真和直流偏移。其次，差分模式下与编码相关的电流及其产生的电压 VDIFF 是单端电压输出（即 VOUTA 或 VOUTB）值的两倍，从而为负载提供两倍的信号功率。

请注意，由于 RLOAD 和 RSET 之间存在比例关系（如公式 8 所示），通过为 RLOAD 和 RSET 选择温度跟踪电阻，可以改善 AD9744 单端输出（VOUTA 和 VOUTB）或差分输出（VDIFF）的增益漂移温度性能。

模拟输出

每个DAC中的互补电流输出IOUTA和IOUTB可配置为单端或差分工作模式。如“DAC传递函数”一节所述，IOUTA和IOUTB可通过负载电阻RLOAD转换为互补单端电压输出VOUTA和VOUTB，计算公式为

方程 5 至方程 8。VOUTA 与 VOUTB 之间存在的差分电压 VDIFF 也可以通过变压器或差分放大器转换为单端电压

配置。AD9744 的交流性能最佳，其规格采用差分变压器耦合输出，此时 IOUTA 和 IOUTB 上的电压摆幅限制在 ±0.5 V 以内。

当 AD9744 配置为差分工作模式时，其失真和噪声性能可得到提升。该

通过变压器或差分放大器的共模抑制能力，可以显著降低 IOUTA 和 IOUTB 的共模误差源。这些共模误差源包括偶次谐波失真产物和噪声。失真性能的提升将更加

随着重建波形的频率成分增加和/或其振幅减小，这一效应会变得显著。这是由于各种动态共模失真机制、数字串扰和噪声之间存在一阶抵消作用。

通过变压器进行差分-单端转换，还能使传输到负载的重建信号功率增加一倍（假设源端

终端）。由于 IOUTA 和 IOUTB 的输出电流是互补的，因此在差分处理时它们会相加。正确选择的变压器将使 AD9744 能够为不同的负载提供所需的功率和电压电平。

IOUTA 和 IOUTB 的输出阻抗由 PMOS 开关的等效并联组合决定

与电流源相关，通常为 100 kΩ 并联 5 pF。它还略微取决于输出电压（即 VOUTA 和 VOUTB），这是由于 PMOS
器件的特性，该值也会略微受输出V DIFF =[(2 × DAC CODE −16383)/16384](8)

虚拟地，将获得最佳的直流线性度。请注意，AD9744的INL/DNL规格

是在通过运算放大器将 IOUTA 维持在虚拟地电平的条件下测得的。

IOUTA 和 IOUTB 还具有负向和正向电压顺从度范围，必须遵守这些范围才能实现最佳性能。–1 V 的负向输出顺从度范围由 CMOS 工艺的击穿极限决定。超出此最大极限进行工作可能会导致输出级击穿，并影响 AD9744 的可靠性。

正向输出顺应性范围在一定程度上取决于满量程输出电流 I_{OUTFS}。当 I_{OUTFS} = 20 mA 时，其值为标称值 1.2 V；而当 I_{OUTFS} = 2 mA 时，该值会略微降至 1 V。当 IOUTA 和 IOUTB 上的最大满量程信号不超过 0.5 V 时，单端或差分输出可实现最佳失真性能。

数字输入

AD9744的数字部分由14个输入位通道和一个时钟输入组成。 14 位并行数据输入遵循标准的正二进制编码，其中 DB13 是最显著位 (MSB)，DB0 是最不显著位 (LSB)。当所有数据位均为逻辑 1 时，IOUTA 产生满量程输出电流。IOUTB 产生互补输出，满量程电流根据输入代码在两个输出端之间分配。




图28. 等效数字输入

该数字接口采用沿触发式主/从锁存器实现。DAC 输出在时钟的上升沿更新，设计支持高达 210 MSPS 的时钟频率。 时钟可在满足指定锁存器脉冲宽度的任何占空比下工作。只要满足规定的最小时间要求，建立时间和保持时间也可在时钟周期内进行调整，尽管这些过渡沿的位置可能会影响数字穿透和失真性能。通常，当输入数据在占空比为50%的时钟的下降沿发生跳变时，可获得最佳性能。

时钟输入

SOIC/TSSOP 封装

28 引脚封装选项具有单端时钟输入 (CLOCK)，该输入必须驱动至轨到轨 CMOS 电平。DAC 输出的质量与时钟质量直接相关，抖动是一个关键问题。时钟中的任何噪声或抖动都会直接反映在 DAC 输出上。如果 CLOCK 输入具有陡峭的上升沿，则可实现最佳性能，因为 DAC 锁存器是正沿触发的。

LFCSP 封装

LFCSP封装提供可配置时钟输入，支持单端和差分两种工作模式。模式选择由CMODE输入控制，具体总结如表7所示。将CMODE连接至CLKCOM可选择单端时钟输入模式。在此模式下，CLK+输入需以轨到轨摆幅驱动，而CLK–输入保持悬空。 若将 CMODE 连接至 CLKVDD，则选择差分接收器模式。在此模式下，两个输入均为高阻抗。将 CMODE 悬空可选择最后一种模式。该模式同样为差分模式，但会激活正发射极耦合逻辑（PECL）的内部终端。这三种时钟输入模式之间在性能上没有显著差异。

表 7. 时钟模式选择

CMODE 引脚	时钟输入模式
CLKCOM	单端
CLKVDD	差分
浮点	PECL

如前所述，单端输入模式的工作方式与 28 引脚封装中的 CLOCK 输入相同。

在差分输入模式下，时钟输入作为高阻抗差分对工作。 CLK+ 和 CLK– 输入的共模电平可在 0.75 V 至 2.25 V 之间变化，差分电压可低至 0.5 V p-p。由于差分输入的高增益带宽会将正弦波在内部转换为单端方波，因此该模式可用于通过差分正弦波驱动时钟。

最后一种时钟模式允许在使用 PECL 逻辑将 DAC 时钟分布在电路板上时，减少外部元件数量。内部终端配置如图 29 所示。这些终端电阻未经过修整，其值可变化达 ±20%。不过，电阻之间的匹配度通常应优于 ±1%。




图29. PECL 模式下的时钟终端

DAC 时序

输入时钟与数据时序关系

DAC 的动态性能取决于时钟沿的位置与输入数据变化时间之间的关系。AD9744 采用上升沿触发方式，因此当数据跳变接近该沿时，其动态性能会受到影响。通常，应用 AD9744 时的目标是使数据跳变接近时钟的下降沿。随着采样率的提高，这一点变得尤为重要。 图 30 展示了不同采样率下 SFDR 与时钟位置的关系 。请注意，在较低的采样率下，时钟位置的容差较大；而在较高的采样率下，则必须更加谨慎。




图30. fOUT = 20 MHz 和50 MHz 时SFDR 与时钟布局的关系

睡眠模式工作

AD9744 具有关断功能，可在 2.7 V 至 3.6 V 的指定供电电压范围和温度范围内关闭输出电流，并将供电电流降低至 6 mA 以下。通过向 SLEEP 引脚施加逻辑电平 1，即可激活此模式。 SLEEP 引脚的逻辑阈值等于 0.5 Ω × AVDD。该数字输入还包含一个有源下拉电路，可确保当该输入未连接时，AD9744 仍保持启用状态。AD9744 进入休眠模式所需时间小于 50 ns，恢复工作状态所需时间约为 5 µs。

功耗

AD9744 的功耗（PD）取决于以下几个因素：

- 电源电压（AVDD、CLKVDD 和 DVDD）
- 满量程输出电流 IOUTFS
- 更新率 fCLOCK
- 重建的数字输入波形

功耗与模拟供电电流 IAVDD 和数字供电电流 IDVDD 成正比。如图 31 所示，IAVDD 与 IOUTFS 成正比，且不受 fCLOCK 影响。相反，IDVDD 既取决于数字输入波形，也取决于 fCLOCK 和数字供电电压 DVDD。 图 32 展示了在 DVDD = 3.3 V 条件下，不同更新率下 IDVDD 随满量程正弦波输出比 (fOUT/fCLOCK) 的变化情况。




图31. IAVDD 与 IOUTFS 的对比




图32. DVDD = 3.3 V 时 IDVDD 与比值的关系




图33. I_{CLKVDD} 与 f_{CLOCK} 及时钟模式的关系

AD9744的应用

输出配置

以下各节介绍了 AD9744 的一些典型输出配置。除非另有说明，否则假定 I_{OUTFS} 设置为标称值 20 mA。对于需要最佳动态性能的应用，建议采用差分输出配置。 差分输出配置可采用射频变压器或差分运算放大器配置。变压器配置可提供最佳的高频性能，建议用于允许交流耦合的任何应用。差分运算放大器配置适用于需要直流耦合、双极性输出、信号增益和/或在所选运算放大器带宽内进行电平转换的应用。

单端输出适用于需要单极性电压输出的应用。若将 IOUTA 和/或 IOUTB 连接到适当规格的负载电阻 R_{LOAD}（以 ACOM 为基准），则会产生正单极性输出电压。该配置可能更适合需要直流耦合、以地为基准的输出电压的单电源系统。 此外，放大器还可以配置为I-V转换器，从而将IOUTA或IOUTB转换为负单极电压。由于IOUTA或IOUTB被维持在虚拟地电平，因此该配置可提供最佳的直流线性度。

使用变压器的差分耦合

如图 34 所示，可使用射频变压器实现差分信号到单端信号的转换。对于频谱成分位于变压器通带内的输出信号，差分耦合变压器的输出可提供最佳的失真性能。 诸如 Mini-Circuits T1−1T 之类的射频变压器，在宽频带范围内对共模失真（即偶次谐波）和噪声具有出色的抑制能力。它还提供电气隔离，并能向负载提供两倍的功率。也可使用具有不同阻抗比的变压器用于阻抗匹配。请注意，该变压器仅提供交流耦合。




图34. 使用变压器的差分输出

变压器初级侧的中点必须连接到 ACOM，以提供 IOUTA 和 IOUTB 所需的直流电流路径。出现在 IOUTA 和 IOUTB 上的互补电压（即 V_{OUTA} 和 V_{OUTB}）会以 ACOM 为中心对称摆动，并应保持配合AD9744的指定输出顺应性范围使用。当变压器的输出通过无源重建滤波器或电缆连接至负载RLOAD时，可在电路中插入一个差分电阻RDIFF。 RDIFF由变压器的阻抗比决定，可提供适当的源端终端匹配，从而实现较低的驻波比（VSWR）。请注意，约一半的信号功率将在RDIFF上耗散。

使用运算放大器进行差分耦合

运算放大器也可用于实现差分到单端信号的转换，如图 35 所示。AD9744 配置了两个相等的 25 Ω 负载电阻 R_{LOAD}。 IOUTA 和 IOUTB 两端产生的差分电压通过差分运放配置转换为单端信号。可在 IOUTA 和 IOUTB 两端并联一个可选电容器，在低通滤波器中形成实极。添加该电容器还能防止 DAC 的高摆率输出导致运算放大器输入过载，从而改善运算放大器的失真性能。




图35. 采用运算放大器的直流差分耦合

该配置的共模抑制比通常由电阻匹配决定。在此电路中，采用 AD8047 的差分运算放大器电路经过配置，可提供额外的信号增益。 由于运算放大器的输出电压约为 ±1 V，因此必须采用双电源供电。应选择一款既能保持 AD9744 的差分性能，又能满足其他系统级目标（如成本或功耗）的高速放大器。在优化该电路时，应综合考虑运算放大器的差分增益、增益设定电阻值以及满量程输出摆幅能力。

图36所示的差分电路提供了单电源系统所需的电平转换。在此情况下，AVDD（既是AD9744的正模拟电源，也是运算放大器的正模拟电源）还被用于将AD9744的差分输出电平转换至电源中点（即AVDD/2）。AD8041是适用于此应用的运算放大器。




图36. 单电源直流差分耦合电路

单端无缓冲电压输出

图37展示了AD9744的配置示例：针对双端50 Ω电缆，其单极输出范围约为0 V至0.5 V，因为20 mA的标称满量程电流I_{OUTFS}流经等效R_{LOAD}（25 Ω）。在此情况下，RLOAD代表IOUTA或IOUTB所看到的等效负载电阻。 未使用的输出（IOUTA 或 IOUTB）可直接连接至 ACOM，或通过匹配的 R_{LOAD} 进行连接。只要符合正向容差范围，即可选择不同的 I_{OUTFS} 和 R_{LOAD} 值。在此模式下还需考虑积分非线性（INL），相关内容已在“模拟输出”一节中讨论。为了获得最佳的 INL 性能，建议采用单端缓冲电压输出配置。




图37. 0 V 至0.5 V 无缓冲电压输出

单端、带缓冲的电压输出配置

图 38 展示了一种带缓冲的单端输出配置，其中运算放大器 U1 对 AD9744 的输出电流进行 I-V 转换。U1 将 IOUTA（或 IOUTB）维持在虚拟地电平，从而最大限度地减小了非线性输出阻抗对 DAC 的 INL 性能的影响，如“模拟输出”一节所述。尽管这种单端配置通常能提供最佳的直流线性度性能，但其交流
在较高的DAC更新速率下，失真性能可能会受到U1的压摆率能力的限制。U1提供负
单极性输出电压，其满量程输出电压即为RFB与I_{OUTFS}的乘积。应通过调整IOUTFS和/或RFB，将满量程输出设置在U1的电压输出摆幅能力范围内。由于U1需要吸收的信号电流减少，降低I_{OUTFS}可能改善交流失真性能。




图38. 单极缓冲电压输出

电源与接地注意事项、电源抑制比

许多应用需要在非理想的工作条件下实现高速和高性能。在这些应用电路中，印刷电路板的实现和构建

板设计与电路设计同样重要。在器件选型、布局、布线以及电源旁路和接地方面，必须采用正确的射频技术，以确保最佳性能。图 43 至图 46 展示了 AD9744 评估板上实施的推荐印刷电路板接地、电源和信号层布局。

一个可能对系统性能产生可测影响的因素是DAC输出抑制直流波动或叠加在模拟或数字直流供电系统上的交流噪声的能力。这被称为电源抑制比（PSRR）。对于电源的直流波动，DAC的最终性能直接对应于与DAC满量程电流I_{OUTFS}相关的增益误差。 在由开关电源生成电源分配的应用中，直流电源上的交流噪声很常见。通常，开关电源噪声会出现在数十 kHz 到几 MHz 的频谱范围内。图 39 显示了 AD9744 AVDD 电源在此频率范围内的 PSRR 与频率的关系曲线。




图39. 电源抑制比(PSRR) 与频率的关系

请注意，图39中的比值是按输出安培数/输入伏特计算的。模拟电源上的噪声会调制内部开关，从而影响输出电流。因此，AVDD上的电压噪声将以非线性方式叠加到所需的IOUT上。由于这些开关的尺寸相对不同

，PSRR 很大程度上取决于代码。这可能会产生混频效应，将低频电源噪声调制为更高频率。 当满量程电流流向差分DAC的任一输出端时，该输出端的PSRR将达到最差情况。因此，图39中的PSRR测量结果代表了一种最坏情况：数字输入保持静态，且20 mA的满量程输出电流流向正在测量的DAC输出端。

以下示例用于说明电源噪声对模拟电源的影响。假设一个开关频率为 250 kHz 的开关稳压器产生 10 mV 的噪声，为简化起见（忽略谐波），将所有噪声都集中在 250 kHz 频率上。要计算其中有多少不需要的噪声会以电流噪声的形式叠加在 DAC 的满量程电流 I_{OUTFS}，必须确定 PSRR（单位为 dB）时，需参照图 39 中的 250 kHz 数据。要计算给定 R_{LOAD} 下的 PSRR（此时 PSRR 的单位将从 A/V 转换为 V/V），需将图 39 中的曲线按缩放因子 $20\ \Omega \log (R_{LOAD})$ 进行调整。 例如，如果 R_{LOAD} 为 50 Ω，则 PSRR 会降低 34 dB（即 DAC 在 250 kHz 时的 PSRR，在图 39 中为 85 dB，将变为 51 dB $_{VOUT/VIN}$）。

在任何高速、高分辨率系统中，正确的接地和去耦都应是首要目标。该 AD9744 设有独立的模拟和数字电源及接地引脚，以优化系统中模拟和数字接地电流的管理。通常，模拟电源 AVDD 应尽可能靠近芯片与模拟公共端 ACOM 进行去耦。同样，数字电源 DVDD 也应尽可能靠近芯片与 DCOM 进行去耦。

对于那些需要使用单一 3.3 V 电源同时为模拟和数字电路供电的应用，可采用图 40 所示的电路生成干净的模拟电源。该电路由一个差分 LC 滤波器组成，其电源线和回流线是分开的。通过使用低 ESR 类型的电解电容和钽电容，可以降低噪声。




图40. 用于单3.3 V 应用的差分LC 滤波器

评估板

概述

TxDAC 系列评估板可轻松设置和测试任何采用 SOIC 和 LFCSP 封装的 TxDAC 产品。得益于对布局和电路设计的精心考量，以及专用的原型制作区域，用户可在任何需要高分辨率、高速转换的应用中轻松、有效地评估 AD9744。

该评估板为用户提供了灵活操作 AD9744 的多种配置选项。可选的输出配置包括变压器耦合、电阻终端，以及单端和差分输出。数字输入设计为可由各种字生成器驱动，并提供板载选项以添加电阻网络实现正确的负载终端。此外，还提供了使用内部或外部基准电压驱动 AD9744，以及启用断电功能的选项。




图41. SOIC 评估板——电源和数字输入




图42. SOIC 评估板——输出信号调理




图43. SOIC 评估板——一次侧




图44. SOIC 评估板——次级侧




图45. SOIC 评估板——接地平面




图46. SOIC 评估板——电源层




图47. SOIC 评估板组件——一次侧




图48. SOIC 评估板组件——次级侧




图49. LFCSP 评估板原理图——电源和数字输入




图50. LFCSP 评估板原理图——输出信号调理




图51. LFCSP 评估板原理图——时钟输入




图52. LFCSP 评估板布局——初级侧




图53. LFCSP 评估板布局——次级侧




图54. LFCSP 评估板布局——接地平面




图55. LFCSP 评估板布局——电源层




图56. LFCSP 评估板布局组装——一次侧




图57. LFCSP 评估板布局组装——次级侧

外形尺寸




图58. 28 引脚薄壁热缩小型外形封装[TSSOP] (RU-28)
尺寸单位为毫米




图59. 28 引脚标准小外形封装[SOIC_W] 宽体(RW-28)
尺寸以毫米和（英寸）为单位




图60. 32 引脚引线框架芯片级封装[LFCSP_WQ] 5 毫米×5 毫米
基体，超超薄四边形
(CP-32-7)
所示尺寸单位为毫米

订购指南

型号[1]	温度范围	封装描述	封装选项
AD9744AR	–40°C 至 +85°C	28 引脚、300 密耳 SOIC_W	RW-28
AD9744ARZ	–40°C 至 +85°C	28 引脚、300 mil SOIC_W	RW-28
AD9744ARZRL	–40°C 至 +85°C	28 引脚、300 mil SOIC_W	RW-28
AD9744ARU	–40°C 至 +85°C	28 引脚 TSSOP	RU-28
AD9744ARURL7	–40°C 至 +85°C	28 引脚 TSSOP	RU-28
AD9744ARUZ	–40°C 至 +85°C	28 引脚 TSSOP	RU-28
AD9744ARUZRL7	–40°C 至 +85°C	28 引脚 TSSOP	RU-28
AD9744ACPZ	–40°C 至 +85°C	32 引脚 LFCSP_WQ	CP-32-7
AD9744ACPZRL7	–40°C 至 +85°C	32引脚 LFCSP_WQ	CP-32-7
AD9744-EBZ		评估板（SOIC）	
AD9744ACP-PCBZ		评估板 (LFCSP)	

[1] Z = 符合 RoHS 标准的部件。

注

©2003–2013 Analog Devices, Inc. 保留所有权利。商标和注册商标均为其各自所有者的财产。

D02913-0-12/13(C)