
ADS868x 16 位、500 kSPS、4 通道和 8 通道、单电源、具有双极输入范围的 SAR ADC

1 特点

- 带集成模拟前端的16位模数转换器
- 带自动和手动扫描功能的4通道、8通道多路复用器
- 独立于通道的可编程输入
  量程：
  - 双极性：±10.24 V、±5.12 V、±2.56 V
  - 单极：10.24 V、5.12 V
- 5 V 模拟电源：1.65 V 至 5 V I/O 电源
- 恒定电阻输入阻抗：1 MΩ
- 输入过压保护：最高 ±20 V
- 片上 4.096 V 参考电压，漂移低
- 卓越性能：
  - 500 kSPS 总吞吐量
  - DNL：±0.5 LSB；INL：±0.75 LSB
  - 增益误差和偏移量低漂移
  - 信噪比（SNR）：92 dB；总谐波失真（THD）：–102 dB
  - 低功耗：65 mW
- AUX 输入 → 直接连接至 ADC 输入
- 兼容 SPI™ 的接口，支持菊花链
- 工业温度范围：–40°C 至 125°C
- TSSOP-38封装（9.7 mm × 4.4 mm）

简化框图



2 应用

- 电力自动化
- 保护继电器
- PLC模拟输入模块

3 产品描述

ADS8684 和 ADS8688 分别是 4 通道和 8 通道的集成数据采集系统，基于 16 位逐次逼近 (SAR) 模数转换器

转换器 (ADC)，工作吞吐量为
500-kSPS。这些器件为每个输入通道都集成了模拟前端电路，过压保护范围高达 ±20 V，具有 4 通道或 8 通道

多路复用器，支持自动和手动扫描
模式，以及一个具有低温度漂移的片上 4.096 V 基准电压。这些器件采用单路 5 V 模拟电源供电，每个输入通道均可

支持 ±10.24 V 的真正双极输入范围，
±5.12 V 和 ±2.56 V，以及 0 V 至 10.24 V 和 0 V 至 5.12 V 的单极性输入范围。所有输入范围的模拟前端增益均经过精确微调，以确保高直流精度。该

输入范围选择可通过软件编程实现，且
各通道可独立设置。无论选择何种输入范围，器件均提供 1 MΩ 的恒定电阻性输入阻抗。


ADS8684 和 ADS8688 提供了一个简单的 SPI-
与数字主机兼容的串行接口，并支持多台设备的菊花链连接。数字电源的工作电压范围为 1.65 V 至 5.25 V，可直接与各种主机控制器连接。

器件信息(1)

零件编号	封装	封装尺寸（标称）
ADS868x	TSSOP (38)	9.70 毫米 × 4.40 毫米

(1) 有关所有可用的封装，请参阅数据表末尾的可订购附录。

增益误差与温度的关系



本数据表末尾的"重要通知"涉及供货情况、保修、变更、在安全关键型应用中的使用、知识产权事宜及其他重要免责声明。生产数据。

目录

1 特点 1
2 应用 1
3 描述 1
4 修订历史 2
5 设备对比表 4
6 引脚配置与功能 4
7 技术规格 6
7.1 绝对最大额定值 6
7.2 静电放电（ESD）额定值 6
7.3 推荐工作条件 6
7.4 热学信息 6
7.5 电气特性 7
7.6 时序要求：串行接口 11
7.7 典型特性 12
8 详细说明 21
8.1 概述 21
8.2 功能框图 21
8.3 功能描述 22
8.4 设备工作模式 32
8.5 寄存器映射表 45
9 应用与实现 52
9.1 应用信息 52
9.2 典型应用 52
10 电源建议 57
11 布局 57
11.1 布局指南 57
11.2 版式示例 58
12 设备与文档支持 59
12.1 文档支持 59
12.2 相关链接 59
12.3 商标 59
12.4 静电放电注意事项 59
12.5 术语表 59
13 机械、包装及订购信息 59

4 修订历史

注：先前修订版的页码可能与当前版本的页码不同。

从修订版 B（2014 年 8 月）到修订版 C 的变更 **页码**

- 修改了“功能”第三条下的“单极”子项目 1
- 为第1页的方框图添加了标题 1
- 从“设备比较”表格中删除了脚注 4
- 将静电放电（ESD）额定值表更新至现行标准 6
- 更正了“热学信息”表中的封装名称 6
- 修改了“*电气特性*”表中辅助通道、SINAD和SFDR的典型规格 9
- 修改了“时序要求”表和图1中的t_{DZ_CSDO}符号 11
- 已从“*概述*”部分的第二句中删除“*夹具*”一词 21
- 修改了“*模拟输入*”部分第二段中的电压范围数值 22
- 在“*可编程增益放大器 (PGA)*”部分中，将 *Range_CHn[2:0]* 修改为 *Range_CHn[3:0]* 25
- 在表 3 中添加了“*第 3 位*”列 25
- 在“*数据采集示例*”部分的“*事件 3*”第二句中，将 *SDO* 改为 *SDI* 34
- 修改了“*选定模式*”部分 *中的*“*继续运行*”内容 37
- 修改了“*帧中止条件*”部分 38
- 修改了“*待机模式*”部分：对待机模式的描述进行了补充说明 38
- 修改了“*关机*模式”部分的第二段：对 PWR_DN 模式的描述进行了补充说明 40
- 修改了“*重置时自动启用通道*”部分的前两段 41
- 修改了“*手动选择通道 n*”部分的第一段 42

版权所有 © 2014–2015，德州仪器公司

从修订版 A（2014 年 7 月）到修订版 B 的变更 **页**

- 对产品预览数据表进行了修改，并发布至生产数据 1

- 修改了"重置程序寄存器"部分的第二段：对RST模式的描述进行了澄清 44
- 修改了"*程序寄存器说明*"部分 45

从原始版本（2014年7月）到修订版A的变更 **页**


- 对产品预览数据表进行了修改 1

版权所有 © 2014–2015，德州仪器公司

5 设备对比表

产品	分辨率（位）	通道数	采样率（kSPS）
ADS8684	16	4，单端	500
ADS8688	16	8，单端	500

6 引脚配置与功能



引脚功能

引脚			I/O	描述
编号	名称			
	ADS8684	ADS8688		
1	SDI		数字输入	用于串行通信的数据输入。
2	$\overline{\text{RST/PD}}$		数字输入	低电平有效逻辑输入。 具有重置或使设备进入断电状态的双重功能。
3	DAISY		数字输入	在菊花链模式下进行串行通信时，将数据输入串联起来。
4	$\overline{\text{REFSEL}}$		数字输入	低电平有效逻辑输入，用于启用内部基准。当为低电平时，内部基准被启用； REFIO 将变为输出，并包含 V_{REF} 电压。当电平为高时，内部基准电压被禁用； REFIO 变为输入端，用于施加外部 V_{REF} 电压。
5	REFIO		模拟输入、输出	内部基准输出和外部基准输入引脚。需与第 6 引脚上的 REFGND 进行去耦。
6	REFGND		电源	参考地引脚；与模拟地平面短接。通过第5引脚的REFIO和第7引脚的REFCAP进行去耦。
7	REFCAP		模拟输出	ADC参考电平去耦电容引脚。通过第6引脚上的REFGND进行去耦。
8	AGND		电源	模拟地引脚。与第9引脚上的AVDD进行去耦。
9	AVDD		电源	模拟电源引脚。与第8引脚上的AGND进行去耦。
10	AUX_IN		模拟输入	辅助输入通道：正输入。与第11引脚上的AUX_GND进行去耦。
11	AUX_GND		模拟输入	辅助输入通道：负输入。与第 10 引脚上的 AUX_IN 进行去耦。

引脚功能（续）

引脚			I/O	描述
编号	名称			
	ADS8684	ADS8688		
12	常闭	AIN_6P	模拟输入	模拟输入通道 6：正输入。需与第 13 引脚上的 AIN_6GND 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
13	未连接	AIN_6GND	模拟输入	模拟输入通道 6：负输入。与第 12 引脚上的 AIN_6P 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
14	未连接	AIN_7P	模拟输入	模拟输入通道 7：正输入。与引脚 15 上的 AIN_7GND 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
15	未连接	AIN_7GND	模拟输入	模拟输入通道 7：负输入。与第 14 引脚上的 AIN_7P 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
16	AIN_0P		模拟输入	模拟输入通道 0：正输入。与第 17 引脚上的 AIN_0GND 进行去耦。
17	AIN_0GND		模拟输入	模拟输入通道 0：负输入。与第 16 引脚上的 AIN_0P 进行去耦。
18	AIN_1P		模拟输入	模拟输入通道 1：正输入。与第 19 引脚上的 AIN_1GND 进行去耦。
19	AIN_1GND		模拟输入	模拟输入通道 1：负输入。与第 18 引脚上的 AIN_1P 进行去耦。
20	AIN2_GND		模拟输入	模拟输入通道 2：正输入。与第 21 引脚上的 AIN_2GND 进行去耦。
21	AIN_2P		模拟输入	模拟输入通道 2：负输入。与第 20 引脚上的 AIN_2P 进行去耦。
22	AIN_3GND		模拟输入	模拟输入通道 3：正输入。与第 23 引脚上的 AIN_3GND 进行去耦。
23	AIN_3P		模拟输入	模拟输入通道 3：负输入。与第 22 引脚上的 AIN_3P 进行去耦。
24	未连接	AIN_4GND	模拟输入	模拟输入通道 4：正输入。与第 25 引脚上的 AIN_4GND 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
25	未连接	AIN_4P	模拟输入	模拟输入通道 4：负输入。与第 24 引脚上的 AIN_4P 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
26	未连接	AIN_5GND	模拟输入	模拟输入通道 5：正输入。与第 27 引脚上的 AIN_5GND 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
27	未连接	AIN_5P	模拟输入	模拟输入通道 5：负输入。与第 26 引脚上的 AIN_5P 进行去耦。 ADS8684无需连接：该引脚可保持悬空或连接至AGND。
28	AGND		电源	模拟地引脚
29	AGND		电源	模拟接地引脚
30	AVDD		电源	模拟电源引脚。需与第31引脚上的AGND进行去耦。
31	AGND		电源	模拟地引脚。与第30引脚上的AVDD进行去耦。
32	AGND		电源	模拟接地引脚
33	DGND		电源	数字接地引脚。与第 34 引脚上的 DVDD 进行去耦。
34	DVDD		电源	数字电源引脚。与第33引脚上的DGND进行去耦。
35	DNC		请勿连接	请勿将此引脚连接至任何节点；必须保持悬空。
36	SDO		数字输出	串行通信的数据输出
37	SCLK		数字输入	串行通信时钟输入
38	$\overline{CS}$		数字输入	低电平有效逻辑输入；芯片选择信号

版权所有 © 2014–2015，德州仪器公司

7 规格

7.1 绝对最大额定值

在工作自由空气温度范围内（除非另有说明）(1)

	MIN	MAX	单位
AIN_nP 至 AIN_nGND(2)	–20	20	V
AIN_nP 至 AIN_nGND(3)	–11	11	V
AIN_nGND 至 GND	–0.3	0.3	V
AUX_IN 至 GND	–0.3	AVDD + 0.3	V
AVDD 至 GND 或 DVDD 至 GND	–0.3	7	V
REFCAP 至 REFGND 或 REFIO 至 REFGND	–0.3	5.7	V
GND 至 REFGND	–0.3	0.3	V
数字输入引脚至GND	–0.3	DVDD + 0.3	V
数字输出引脚接地	–0.3	DVDD + 0.3	V
工作温度，T_A	–40	125	°C
存储温度，T_{stg}	–65	150	°C

(1) 超过*"绝对最大额定值"*中列出的应力值可能会对器件造成永久性损坏。这些仅为应力额定值，并不意味着器件在这些条件下或*"推荐工作条件"*中未列出的任何其他条件下能够正常工作。长期处于绝对最大额定值条件下可能会影响器件的可靠性。
(2) AVDD = 5 V 或提供 < 30 kΩ 的低阻抗。
(3) AVDD = 悬空，且阻抗 > 30 kΩ。

7.2 ESD 额定值

			数值	单位
$V_{(ESD)}$ 静电放电	人体模型（HBM），符合 ANSI/ESDA/JEDEC JS-001(1) 标准	模拟输入引脚 (AIN_nP; AIN_nGND)	±6000	V
		所有其他引脚	±2000	
	带电器件模型（CDM），符合 JEDEC 规范 JESD22-C101(2)		±500	

(1) JEDEC 文档 JEP155 指出，500 V HBM 允许采用标准的 ESD 控制流程进行安全制造。
(2) JEDEC 文档 JEP157 指出，250 V CDM 允许在标准 ESD 控制流程下安全制造。

7.3 推荐工作条件

在工作自由空气温度范围内（除非另有说明）

		MIN	NOM	MAX	单位
AVDD	模拟电源电压	4.75	5	5.25	V
DVDD	数字供电电压	1.65	3.3	AVDD	V

7.4 热设计参数

热设计参数(1)		ADS8684、ADS8688 DBT (TSSOP) 38 引脚	单位
RθJA	结-环境热阻	68.8	°C/W
RθJC(顶部)	结至外壳（顶部）热阻	19.9	
RθJB	结至电路板热阻	30.4	
ψJT	结至顶面表征参数	1.3	
ψJB	结-基板特性参数	29.8	
RθJC(bot)	结至外壳（底部）热阻	不适用	

版权所有 © 2014–2015，德州仪器公司

(1) 有关传统和新型热指标的更多信息，请参阅应用报告《*IC封装热指标*》（SPRA953）。

版权所有 © 2014–2015，德州仪器公司

7.5 电气特性

最低和最高规格适用于 T_A = –40°C 至 125°C。典型规格适用于 T_A = 25°C。除非另有说明，否则 AVDD = 5 V、DVDD = 3 V、V_{REF} = 4.096 V（内部）以及 f_{SAMPLE} = 500 kSPS。

参数		测试条件	最小值	TYP	MAX	单位	测试(1) 电平
模拟输入							
	满量程输入范围(2) (AIN_nP 至 AIN_nGND)	输入范围 = ±2.5 × V_{REF}	–2.5 × V_{REF}		2.5 × V_{REF}	V	A
		输入范围 = ±1.25 × V_{REF}	–1.25 × V_{REF}		1.25 × V_{REF}	V	A
		输入范围 = ±0.625 × V_{REF}	–0.625 × V_{REF}		0.625 × V_{REF}	V	A
		输入范围 = 2.5 × V_{REF}	0		2.5 × V_{REF}	V	A
		输入范围 = 1.25 × V_{REF}	0		1.25 × V_{REF}	V	A
AIN_nP	工作输入范围，正输入	输入范围 = ±2.5 × V_{REF}	–2.5 × V_{REF}		2.5 × V_{REF}	V	A
		输入范围 = ±1.25 × V_{REF}	–1.25 × V_{REF}		1.25 × V_{REF}	V	A
		输入范围 = ±0.625 × V_{REF}	–0.625 × V_{REF}		0.625 × V_{REF}	V	A
		输入范围 = 2.5 × V_{REF}	0		2.5 × V_{REF}	V	A
		输入范围 = 1.25 × V_{REF}	0		1.25 × V_{REF}	V	A
AIN_nGND	工作输入范围，负输入	所有输入范围	–0.1	0	0.1	V	B
z_I	输入阻抗	在 T_A = 25°C 时 所有输入量程	0.85	1	1.15	MΩ	B
	输入阻抗漂移	所有输入量程		7	25	ppm/°C	B
$I_{lkg(in)}$	输入漏电流	当 AIN_nP 引脚上的电压 = V_{IN} 时，输入范围 = ±2.5 × V_{REF}		$\frac{V_{IN} - 2.25}{R_{IN}}$		μA	A
		当 AIN_nP 引脚电压为 V_{IN} 时，输入范围为 ±1.25 × V_{REF}		$\frac{V_{IN} - 2.00}{R_{IN}}$		μA	A
		当 AIN_nP 引脚电压为 V_{IN} 时，输入范围为 ±0.625 × V_{REF}		$\frac{V_{IN} - 1.60}{R_{IN}}$		μA	A
		当 AIN_nP 引脚电压 = V_{IN} 时，输入范围 = 2.5 × V_{REF}		$\frac{V_{IN} - 2.50}{R_{IN}}$		μA	A
		当 AIN_nP 引脚电压 = V_{IN} 时，输入范围 = 1.25 × V_{REF}		$\frac{V_{IN} - 2.50}{R_{IN}}$		μA	A
输入过压保护							
V_{OVP}	过压保护电压	AVDD = 5 V 或提供低阻抗 < 30 kΩ，所有输入范围	–20		20	V	B
		AVDD = 浮地，阻抗 > 30 kΩ，所有输入量程	–11		11	V	B

(1) 测试电平：**(A)** 在最终测试中测得。过温限值由特性分析与仿真设定。**(B)** 限值由特性分析与仿真设定，适用于整个温度范围。**(C)** 仅供参考的典型值，由设计仿真提供。
(2) 理想输入量程，不包括增益或偏移误差。

电气特性（续）

最小和最大规格值适用于 T_A= –40°C 至 125°C。典型规格值适用于 T_A= 25°C。除非另有说明，否则 AVDD = 5 V、DVDD = 3 V、V_{REF}= 4.096 V（内部）且 f_{SAMPLE}= 500 kSPS。

参数		测试条件	最小值	典型	最大	单位	测试(1) 级别
系统性能							
	分辨率		16			Bits	A
NMC	无缺码		16			位	A
DNL	差分非线性		–0.99	±0.5	1.5	LSB (3)	A
INL	积分非线性(4)		–2	±0.75	2	LSB	A
E_G	增益误差	在 T_A = 25°C 时，所有输入范围		±0.02	±0.05	%FSR(5)	A
	增益误差匹配（通道间）	在 T_A = 25°C 时，所有输入量程		±0.02	±0.05	%FSR	A
	增益误差温度漂移	所有输入量程		±1	±4	ppm/°C	B
E_O	偏移误差	当 T_A = 25°C 时，输入范围 = ±2.5 × V_{REF}		±0.5	±0.75	mV	A
		当 T_A = 25°C 时，输入范围 = ±1.25 × V_{REF}		±0.5	±1	mV	A
		当 T_A = 25°C 时，输入范围 = ±0.625 × V_{REF}		±0.5	±1.5	mV	A
		当 T_A = 25°C 时，输入范围 = 0 至 2.5 × V_{REF}		±0.5	±2	mV	A
		当 T_A = 25°C 时，输入范围 = 0 至 1.25 × V_{REF}		±0.5	±2	mV	A
	偏移误差匹配（通道间）	当 T_A = 25°C 时，输入范围 = ±2.5 × V_{REF}		±0.5	±0.75	mV	A
		当 T_A = 25°C 时，输入范围 = ±1.25 × V_{REF}		±0.5	±1	mV	A
		当 T_A = 25°C 时，输入范围 = ±0.625 × V_{REF}		±0.5	±1.5	mV	A
		当 T_A = 25°C 时，输入范围 = 0 至 2.5 × V_{REF}		±0.5	±2	mV	A
		当 T_A = 25°C 时，输入范围 = 0 至 1.25 × V_{REF}		±0.5	±2	mV	A
	偏移误差温度漂移	所有输入量程		±1	±3	ppm/°C	B
采样动态							
tCONV	转换时间				850	纳秒	A
tACQ	采集时间		1150			纳秒	A
f_S	无延迟时的最大吞吐率				500	kSPS	A

(3) LSB = 最低有效位。
(4) 此参数为端点 INL，而非最佳拟合 INL。
(5) FSR = 满量程范围。

版权所有 © 2014–2015，德州仪器公司

电气特性（续）

除非另有说明，否则最低和最高规格均在 T_A = –40°C 至 125°C 条件下有效。典型规格在 T_A = 25°C 条件下有效。AVDD = 5 V、DVDD = 3 V、V_{REF} = 4.096 V（内部）和 f_{SAMPLE} = 500 kSPS，除非另有说明。

参数		测试条件	最小值	典型	最大	单位	测试(1) LEVEL
动态特性							
信噪比	信噪比 (V_{IN} – 0.5 dBFS，1 kHz 时)	输入范围 = ±2.5 × V_{REF}	90	92		dB	A
		输入范围 = ±1.25 × V_{REF}	89	91		dB	A
		输入范围 = ±0.625 × V_{REF}	87.5	89		dB	A
		输入范围 = 2.5 × V_{REF}	88.5	90.5		dB	A
		输入范围 = 1.25 × V_{REF}	87.5	89		dB	A
THD	总谐波失真(6) (V_{IN} – 0.5 dBFS，1 kHz)	所有输入范围		–102		dB	B
SINAD	信噪比 (V_{IN} – 0.5 dBFS，1 kHz)	输入范围 = ±2.5 × V_{REF}	89	91.5		dB	A
		输入范围 = ±1.25 × V_{REF}	88.5	91		dB	A
		输入范围 = ±0.625 × V_{REF}	87	89		dB	A
		输入范围 = 2.5 × V_{REF}	87.5	90.5		dB	A
		输入范围 = 1.25 × V_{REF}	87	89		dB	A
SFDR	无杂散动态范围（V_{IN} – 0.5 dBFS，1 kHz）	所有输入量程		103		dB	B
	串扰隔离(7)	攻击通道输入被过驱动至最大输入电压的2倍		110		dB	B
	串扰记忆(8)	Aggressor通道输入被过驱动至最大输入电压的2倍		90		dB	B
带宽 (–3 dB)	小信号带宽，–3 dB	在 T_A = 25°C 时，所有输入范围		15		kHz	B
BW (–0.1 dB)	小信号带宽，–0.1 dB	在 T_A = 25°C 时，所有输入范围		2.5		kHz	B
辅助通道							
	分辨率		16			位	A
$V_{(AUX_IN)}$	AUX_IN 电压范围	(AUX_IN – AUX_GND)	0		VREF	V	A
	工作输入范围	AUX_IN	0		VREF	V	A
		AUX_GND		0		V	A
C_I	输入电容	采样期间		75		pF	C
		转换期间		5		pF	C
Ilkg(in)	输入漏电流			100		nA	A
DNL	差分非线性		–0.99	±0.6	1.5	LSB	A
INL	积分非线性		–4	±1.5	4	LSB	A
EG(AUX)	增益误差	在 T_A = 25°C 时		±0.02	±0.2	% FSR	A
EO(AUX)	偏移误差	在 T_A = 25°C 时	–10		10	mV	A
信噪比	信噪比	$V_{(AUX_IN)}$ = –0.5 dBFS（1 kHz时）	87	89		dB	A
THD	总谐波失真(6)	$V_{(AUX_IN)}$ = –0.5 dBFS（1 kHz时）		–102		dB	B
SINAD	信噪比 + 失真	$V_{(AUX_IN)}$ = –0.5 dBFS（1 kHz时）	86	88.5		dB	A
SFDR	无杂散动态范围	$V_{(AUX_IN)}$ = –0.5 dBFS（1 kHz时）		103		dB	B

(6) 根据输入频率的前九个谐波计算得出。

(7) 隔离串扰的测量方法是：向多路复用序列中未选中的通道施加最高 10 kHz 的满量程正弦信号，并测量其对任何选定通道输出的影响。

(8) 存储串扰的测量方法是：向多路复用序列中选定的一个通道施加最高 10 kHz 的满量程正弦信号，并测量其对下一个选定通道输出的影响，此过程针对所有输入通道的组合进行。

版权所有 © 2014–2015，德州仪器公司

电气特性（续）

最低和最高规格适用于 T_A= –40°C 至 125°C。典型规格适用于 T_A= 25°C。除非另有说明，否则 AVDD = 5 V、DVDD = 3 V、V_{REF}= 4.096 V（内部）以及 f_{SAMPLE}= 500 kSPS。

参数			测试条件	最小值	典型	最大	单位	测试(1) LEVEL
内部参考输出								
$V_{(REFIO_INT)}$ (9)	REFIO 引脚上的电压（配置为输出）		在 T_A = 25°C 时	4.095	4.096	4.097	V	A
	内部参考温度漂移				6	10	ppm/°C	B
$C_{(OUT_REFIO)}$	REFIO 上的去耦电容			10	22		µF	B
$V_{(REFCAP)}$	ADC的参考电压（位于REFCAP引脚）		在 T_A = 25°C 时	4.095	4.096	4.097	V	A
	参考缓冲器输出阻抗				0.5	1	Ω	B
	参考缓冲器温度漂移				0.6	1.5	ppm/°C	B
$C_{(OUT_REFCAP)}$	REFCAP上的去耦电容			10	22		µF	B
	导通时间		$C_{(OUT_REFCAP)}$ = 22 µF，$C_{(OUT_REFIO)}$ = 22 µF		15		ms	B
外部参考输入								
V_{REFIO_EXT}	外部参考电压接在 REFIO（配置为输入）			4.046	4.096	4.146	V	C
电源要求								
AVDD	模拟电源电压		模拟电源	4.75	5	5.25	V	B
DVDD	数字电源电压		数字电源电压范围	1.65	3.3	AVDD	V	B
			满足指定性能要求的数字电源范围	2.7	3.3	5.25	V	B
I_{AVDD_DYN}	模拟电源电流	动态，AVDD	针对 ADS8688；AVDD = 5 V，f_S = 最大值，且内部参考		13	16	mA	A
			对于 ADS8684；AVDD = 5 V，f_S = 最大值，且内部基准		8.5	11.5	mA	A
I_{AVDD_STC}		静态	对于 ADS8688；AVDD = 5 V，器件未进行转换且内部基准		10	12	mA	A
			对于 ADS8684；AVDD = 5 V，器件未进行转换且内部基准		5.5	8.5	mA	A
I_{STDBY}		关断	当 AVDD = 5 V 时，器件处于 STDBY 模式，且内部基准		3	4.5	mA	A
I_{PWR_DN}		动态，DVDD	当 AVDD = 5 V 时，器件处于 PWR_DN 状态		3	20	µA	B
I_{DVDD_DYN}	数字供电电流		当 DVDD = 3.3 V 时，输出 = 0000h		0.5		mA	A
数字输入（CMOS）								
V_{IH}	数字输入逻辑电平 DVDD > 2.1 V			0.7 × DVDD		DVDD + 0.3	V	A
V_{IL}				–0.3		0.3 × DVDD	V	A
V_{IH}	数字输入逻辑电平 DVDD ≤ 2.1 V			0.8 × DVDD		DVDD + 0.3	V	A
V_{IL}				–0.3		0.2 × DVDD	V	A
	输入漏电流				100		nA	A
	输入引脚电容				5		pF	C
数字输出（CMOS）								
V_{OH}	数字输出逻辑电平		I_O = 500 µA 源极	0.8 × DVDD		DVDD	V	A
V_{OL}			I_O = 500 µA 吸流	0		0.2 × DVDD	V	A
	悬空状态漏电流		仅适用于SDO		1		µA	A
	内部引脚电容				5		pF	C
温度范围								
T_A	工作环境温度			–40		125	°C	B

版权所有 © 2014–2015，德州仪器公司

(9) 不包括因焊料位移效应导致的电压变化。

7.6 时序要求：串行接口

最小和最大规格适用于 T_A = –40°C 至 125°C。典型规格适用于 T_A = 25°C。

除非另有说明，否则 AVDD = 5 V，DVDD = 3 V，V_{REF} = 4.096 V（内部），SDO 负载 = 20 pF，且 f_{SAMPLE} = 500 kSPS。

		MIN	典型值	最大	单位
时序规格					
f_S	采样频率（f_{CLK} = 最大值）			500	kSPS
t_S	ADC周期（f_{CLK} = 最大值）	2			µs
fSCLK	串行时钟频率（f_S = 最大值）			17	MHz
tSCLK	串行时钟周期（f_S = max）	59			ns
tCONV	转换时间			850	纳秒
tDZ_CSDO	延迟时间：$\overline{CS}$ 电平下降至数据使能			10	ns
tD_CKCS	延迟时间：最后一个 SCLK 边沿转为低电平到 $\overline{CS}$ 边沿转为高电平	10			ns
tDZ_CSDO	延迟时间：从 $\overline{CS}$ 上升沿到 SDO 进入三态	10			ns
时序要求					
tACQ	捕获时间	1150			纳秒
tPH_CK	时钟高电平时间	0.4		0.6	tSCLK
tPL_CK	时钟低电平时间	0.4		0.6	tSCLK
tPH_CS	$\overline{CS}$高电平时间	30			纳秒
tSU_CSCK	建立时间：$\overline{CS}$ 边沿转为 SCLK 边沿	30			ns
tHT_CKDO	保持时间：从 SCLK 下降沿到 SDO 上的（前一帧）数据有效	10			ns
tSU_DOCK	建立时间：从SDO数据有效到SCLK边沿下降	25			ns
tSU_DICK	建立时间：从 SDI 数据有效到 SCLK 下降沿	5			ns
tHT_CKDI	保持时间：从 SCLK 下降沿到 SDI 上（前一帧）数据有效	5			ns
tSU_DSYCK	建立时间：从DAISY数据有效到SCLK边沿下降	5			ns
tHT_CKDSY	保持时间：SCLK 下降沿至 DAISY 上（前一帧）数据有效	5			ns




图1. 串行接口时序图

版权所有 © 2014–2015，德州仪器公司

7.7 典型特性

除非另有说明，否则在 T_A = 25°C、AVDD = 5 V、DVDD = 3 V、内部基准电压 V_{REF} = 4.096 V 以及 f_{SAMPLE} = 500 kSPS 的条件下。





图 2. 输入 I-V 特性曲线



输入范围 = ±2.5 × V_{REF}

图 3. 输入电流与温度的关系






图 4. 输入阻抗随温度的变化




样本数 = 1160

图 5. 输入阻抗的典型分布



均值 = 32767.8，标准差 = 0.58，输入 = 0 V，量程 = ±2.5 × V_{REF}

图 6. 中等量程输入（±2.5 × V_{REF}）的直流直方图




均值 = 32768.1，标准差 = 0.63，输入 = 0 V，范围 = ±1.25 × V_{REF}

图 7. 中量程输入（±1.25 × V_{REF}）的直流直方图


典型特性（续）

除非另有说明，否则在 T_A= 25°C、AVDD = 5 V、DVDD = 3 V、内部基准电压 V_{REF}= 4.096 V 以及 f_{SAMPLE}= 500 kSPS 的条件下。




均值 = 32767.9，标准差 = 0.76，输入 = 0 V，量程 = ±0.625 × V_{REF}

图 8. 中等量程输入（±0.625 × V_{REF}）的直流直方图




均值 = 32767.75，标准差 = 0.65，输入 = 1.25 × V_{REF}，量程 = 2.5 × V_{REF}

图 9. 中等量程输入的直流直方图（2.5 × V_{REF} ）




均值 = 32768.90，标准差 = 0.75，输入 = 0.625 × V_{REF}，量程 = 1.25 × V_{REF}

图 10. 中等量级输入（1.25 × V_{REF}）的直流直方图




所有输入范围

图11. 所有编码的典型DNL



所有输入范围

图12. DNL与温度的关系



量程 = ±2.5 × V_{REF}

图 13. 所有编码的典型 INL

版权所有 © 2014–2015，德州仪器公司

典型特性（续）

除非另有说明，否则 T_A = 25°C、AVDD = 5 V、DVDD = 3 V、内部基准电压 V_{REF} = 4.096 V 且 f_{SAMPLE} = 500 kSPS。




图 14. 所有编码的典型 INL




图 15. 所有编码的典型 INL




图 16. 所有代码的典型 INL




图 17. 所有编码的典型 INL




图 18. INL 与温度的关系（±2.5 × V_{REF}）





图 19. INL 与温度的关系（±1.25 × V_{REF}）


典型特性（续）

除非另有说明，否则在 T_A = 25°C、AVDD = 5 V、DVDD = 3 V、内部基准电压 V_{REF} = 4.096 V 以及 f_{SAMPLE} = 500 kSPS 的条件下。




量程 = ±0.625 × V_{REF}

图 20. INL 与温度的关系（±0.625 × V_{REF}）



量程 = 2.5 × V_{REF}

图 21. INL 与温度的关系（2.5 × V_{REF}）



量程 = 1.25 × V_{REF}

图 22. INL 与温度的关系（1.25 × V_{REF}）






图23. 不同输入范围内的偏移误差与温度关系



范围 = ±2.5 × V_{REF}

图 24. 偏移漂移的典型直方图



量程 = ±2.5 × V_{REF}

图 25. 各通道的偏移误差与温度关系曲线

版权所有 © 2014–2015，德州仪器公司

典型特性（续）

除非另有说明，否则 T_A = 25°C，AVDD = 5 V，DVDD = 3 V，内部基准电压 V_{REF} = 4.096 V，且 f_{SAMPLE} = 500 kSPS。






图 26. 不同输入量程下的增益误差与温度关系



量程 = ±2.5 × V_{REF}

图 27. 增益误差漂移的典型直方图



量程 = ±2.5 × V_{REF}

图28. 各通道的增益误差与温度关系






图 29. 各通道的增益误差与外部电阻 (R_{EXT}) 的关系



采样点数 = 64k，f_{IN} = 1 kHz，信噪比 (SNR) = 92.3 dB，无失真动态范围 (SINAD) = 91.9 dB，总谐波失真 (THD) = 101 dB，无杂散动态范围 (SFDR) = 104 dB

图 30. 典型 FFT 图 (±2.5 × V_{REF})




采样点数 = 64k，f_{IN} = 1 kHz，信噪比 (SNR) = 91.4 dB，信号对噪声幅度比 (SINAD) = 91.2 dB，总谐波失真 (THD) = 105 dB，无杂散动态范围 (SFDR) = 107 dB

图 31. 典型 FFT 曲线图（±1.25 × V_{REF} ）


版权所有 © 2014–2015，德州仪器公司

典型特性（续）

除非另有说明，否则 T_A = 25°C，AVDD = 5 V，DVDD = 3 V，内部参考电压 V_{REF} = 4.096 V，且 f_{SAMPLE} = 500 kSPS。




采样点数 = 64k，f_{IN} = 1 kHz，信噪比 (SNR) = 89.6 dB，无失真动态范围 (SINAD) = 89.5 dB，总谐波失真 (THD) = 106 dB，无杂散动态范围 (SFDR) = 107 dB



采样点数 = 64k，f_{IN} = 1 kHz，信噪比 (SNR) = 90.93 dB，无失真信噪比 (SINAD) = 90.48 dB，总谐波失真 (THD) = 100 dB，无杂散动态范围 (SFDR) = 102 dB

图 32. 典型 FFT 图（±0.625 × V_{REF}）



采样点数 = 64k，f_{IN} = 1 kHz，信噪比 (SNR) = 89.55 dB，无失真动态范围 (SINAD) = 89.4 dB，总谐波失真 (THD) = 104 dB，无杂散动态范围 (SFDR) = 107 dB

图 33. 典型 FFT 图（2.5 × V_{REF}）





图 34. 典型的 FFT 图（1.25 × V_{REF}）



f_{IN} = 1 kHz

图 35. 信噪比与输入频率的关系





图 36. 信噪比与温度的关系

图 37. SINAD 与输入频率的关系

版权所有 © 2014–2015，德州仪器公司

典型特性（续）

除非另有说明，否则 T_A = 25°C、AVDD = 5 V、DVDD = 3 V、内部基准电压 V_{REF} = 4.096 V 以及 f_{SAMPLE} = 500 kSPS。



f_{IN} = 1 kHz

图38. SINAD与温度的关系





图39. 总谐波失真与输入频率的关系



f_{IN} = 1 kHz

图 40. 总谐波失真与温度的关系




图 41. 存储器串扰与频率的关系





图 42. 隔离串扰与频率的关系




输入 = 2 × 最大输入电压

图 43. 超量程输入时的存储器串扰与频率关系

典型特性（续）

除非另有说明，否则 T_A = 25°C，AVDD = 5 V，DVDD = 3 V，内部基准电压 V_{REF} = 4.096 V，且 f_{SAMPLE} = 500 kSPS。



输入 = 2 × 最大输入电压

图 44. 超量程输入的隔离串扰与频率关系




图45. ADS8688的AVDD电流与温度关系曲线（f_S= 500 kSPS）




图46. ADS8688的AVDD电流与温度关系曲线（采样期间）




图 47. ADS8684 的 AVDD 电流与温度关系曲线（f_S = 500 kSPS）




图 48. ADS8684 的 AVDD 电流与温度关系（采样期间）




图 49. AVDD 电流与温度的关系（待机模式）

版权所有 © 2014–2015，德州仪器公司

典型特性（续）

除非另有说明，否则 T_A = 25°C，AVDD = 5 V，DVDD = 3 V，内部基准电压 V_{REF} = 4.096 V，且 f_{SAMPLE} = 500 kSPS。




图 50. AVDD 电流与温度的关系（断电状态）


8 详细说明

8.1 概述

ADS8684 和 ADS8688 是 16 位数据采集系统，分别具有 4 通道和 8 通道模拟输入。每个模拟输入通道由一个过压保护电路、一个可编程增益放大器 (PGA) 以及一个二阶抗混叠滤波器组成，该滤波器在将输入信号送入 4 通道或 8 通道模拟多路复用器 (MUX) 之前对输入信号进行预处理。 多路复用器的输出通过基于逐次逼近寄存器（SAR）架构的 16 位模数转换器（ADC）进行数字化。该系统所有通道的总吞吐量最高可达 500 kSPS。 这些器件具有 4.096 V 内部基准电压、快速稳态缓冲器以及支持菊花链 (DAISY) 功能的简单 SPI 兼容串行接口。

这些器件采用单路 5 V 模拟电源供电，可处理高达 $\pm 2.5 \times V_{REF}$ 。无论采样频率或所选输入量程如何，这些器件均提供恒定的 1 MΩ 电阻性输入阻抗。通过将具有高输入阻抗的多通道精密模拟前端电路与单 5 V 电源供电的精密 ADC 集成在一起，该方案简化了最终应用，无需外部高压双极电源和复杂的驱动电路。

8.2 功能框图




版权所有 © 2014–2015，德州仪器公司

8.3 功能描述

8.3.1 模拟输入

ADS8684 和 ADS8688 分别具有 4 个或 8 个模拟输入通道，其中正输入 AIN_nP *（n = 0 至 3 或 7）*为单端模拟输入，负输入 AIN_nGND 连接到 GND。 图 51 显示了每个模拟输入通道的简化电路原理图，包括输入过压保护电路、PGA、低通滤波器 (LPF)、高速 ADC 驱动器和模拟多路复用器。



注：ADS8684：n = 0 至 3。ADS8688：n = 0 至 7。

图 51. 各模拟输入通道的前端电路原理图

根据程序寄存器的配置，这些器件可支持多种单极或双极、单端输入电压范围。 如*"范围选择寄存器"*一节所述，每个模拟通道的输入电压范围可配置为双极性 ±2.5 × V_{REF}、±1.25 × V_{REF}和 ±0.625 × V_{REF}，或单极性 0 至 2.5 × V_{REF}和 0 至 1.25 × V_{REF}。 当内部或外部参考电压设置为 4.096 V 时，该器件的输入范围可配置为双极性范围 ±10.24 V、±5.12 V 和 ±2.56 V，或单极性范围 0 V 至 10.24 V 和 0 V 至 5.12 V， ±10.24 V、±5.12 V、±2.56 V、±1.28 V 和 ±0.64 V，或单极范围 0 V 至 10.24 V、 0 V 至 5.12 V、0 V 至 2.56 V 以及 0 V 至 1.28 V。这些输入量程中的任意一个均可分配给该器件的任意模拟输入通道。例如，±2.5 × V_{REF} 量程可分配给 AIN_1P，
±1.25 × V_{REF} 量程可分配给 AIN_2P，0 V 至 2.5 × V_{REF} 量程可分配给 AIN_3P，以此类推。

器件会采样所选模拟输入通道与 AIN_nGND 引脚之间的电压差 (AIN_nP – AIN_nGND)。对于所有模拟输入通道，器件允许 AIN_nGND 引脚具有 ±0.1 V 的范围。 在模块化系统中，当传感器或信号调理模块与板载 ADC 距离较远，且传感器或信号调理器的地电位可能与 ADC 地电位存在差异时，此功能非常有用。在这种情况下，TI 建议从器件的 AIN_nGND 引脚引出独立导线，连接至传感器或信号调理器的地。

8.3.2 模拟输入阻抗

器件中的每个模拟输入通道均呈现 1 MΩ 的恒定电阻性阻抗。该输入阻抗与 ADC 采样频率、输入信号频率或量程均无关。此类高阻抗输入的主要优势在于，无需使用低输出阻抗的驱动放大器即可轻松驱动 ADC 输入端。 由于该 ADC 不需要任何高压前端驱动器，因此系统中无需使用双极性高压电源。在大多数应用中，信号源或传感器输出可直接连接到 ADC 输入端，这大大简化了信号链的设计。

为了保持系统的直流精度，建议将 AIN_nP 输入引脚上的外部源阻抗与 AIN_nGND 引脚上的等效电阻进行匹配。这种匹配有助于抵消外部电阻引起的任何额外偏移误差。

版权所有 © 2014–2015，德州仪器公司

特性描述（续）

8.3.3 输入过压保护电路

ADS8684 和 ADS8688 分别在其四个或八个模拟输入通道上各配备了一个内部过压保护电路。请将这些保护电路用作保护器件的二级保护方案。德州仪器强烈建议使用外部保护器件来防范浪涌、静电放电 (ESD) 和电气快速瞬变 (EFT) 情况。 图 52 显示了内部过压保护 (OVP) 电路的概念性框图。




图 52. 输入过压保护电路原理图

如图 52 所示，1 MΩ 输入电阻与 PGA 增益设置电阻（R_{FB}和 R_{DC}）的组合限制了流入输入引脚的电流。每个输入引脚上均添加了一对反并联二极管（D1 和 D2），用于保护内部电路并设定过压保护阈值。

表1说明了器件上电时的各种工作条件。表1表明，当器件的AVDD引脚连接到正确的供电电压（AVDD = 5 V）或提供小于30 kΩ的低阻抗时，内部过压保护电路可承受模拟输入引脚上高达±20 V的电压。

表 1. 当 AVDD = 5 V 或提供 < 30 kΩ 的低阻抗时的输入过压保护限值(1)

输入条件（V_{OVP}= ±20 V）		测试条件	ADC 输出	备注
$\|V_{IN}\| < \|V_{RANGE}\|$	在工作范围内	所有输入量程	有效	设备按数据手册规格正常工作
$\|V_{RANGE}\| < \|V_{IN}\| < \|V_{OVP}\|$	超出工作范围，但在过压范围内	所有输入范围	饱和	ADC 输出已饱和，但器件具有内部保护（不建议长时间处于此状态）
$\|V_{IN}\| > \|V_{OVP}\|$	超出过压范围	所有输入范围	饱和	此使用条件可能会对器件造成不可逆的损坏

(1) GND = 0，AIN_nGND = 0 V，$|V_{RANGE}|$ 是任何所选输入范围的最大输入电压，而 $|V_{OVP}|$ 是内部过压保护 (OVP) 电路的击穿电压。假设 R_S 约等于 0。

表 1 中给出的结果基于以下假设：模拟输入引脚由极低阻抗源驱动（R_S 约为 0）。然而，如果驱动输入的源阻抗较高，流经保护二极管的电流会进一步减小，从而增加 OVP 电压范围。请注意，较高的源阻抗会导致增益误差，并影响整体系统的噪声性能。

版权所有 © 2014–2015，德州仪器公司

图 53 显示了器件上电时内部过压保护电路的电压-电流响应曲线。 根据该电流-电压（I-V）响应曲线，流入器件输入引脚的电流受 1 MΩ 输入阻抗的限制。然而，当电压超过 ±20 V 时，内部节点电压会超过内部晶体管的击穿电压，从而确定了输入引脚的过压保护限值。

当器件未通电且 AVDD 处于悬空状态（阻抗 > 30 kΩ）时，该过压保护电路同样能为器件提供保护。当在 ADC 完全通电之前施加输入信号时，可能会出现这种情况。此情况下的过压保护限值如表 2 所示。

表 2. 当 AVDD 处于悬空且阻抗 > 30 kΩ 时的输入过压保护限值(1)

输入条件（V_{OVP}= ±11 V ）		测试条件	ADC 输出	备注
$\|V_{IN}\| < \|V_{OVP}\|$	在过压范围内	所有输入范围	无效	器件无法工作，但受到OVP电路的内部保护。
$\|V_{IN}\| > \|V_{OVP}\|$	超出过电压范围	所有输入范围	无效	此使用条件可能会对器件造成不可逆的损坏。

(1) AVDD = 悬空，GND = 0，AIN_nGND = 0 V，$|V_{RANGE}|$ 是任何所选输入范围的最大输入电压，$|V_{OVP}|$ 是内部过压保护 (OVP) 电路的击穿电压。假设 R_S 约为 0。

图 54 显示了器件未通电时内部过压保护电路的电压-电流响应曲线。根据该 I-V 响应曲线，流入器件输入引脚的电流受 1 MΩ 输入阻抗的限制。然而，当电压超出 ±11 V 范围时，内部节点电压会超过内部晶体管的击穿电压，从而确定了输入引脚的过压保护限值。




图53. 输入过压保护（OVP）电路的I-V曲线（AVDD = 5 V ）




图 54. 输入过压保护 (OVP) 电路的 I-V 曲线（AVDD = 悬空 ）

8.3.4 可编程增益放大器（PGA）

这些器件在每个独立的模拟输入通道上均配备了一个可编程增益放大器（PGA），该放大器将原始的单端输入信号转换为全差分信号，以驱动内部的 16 位 ADC。PGA 还会在输入信号送入 ADC 之前调整其共模电平，以确保最大限度地利用 ADC 输入动态范围。 根据输入信号的量程，可通过设置程序寄存器中的 *Range_CHn*[3:0] *（n = 0 至 3 或 7）*位来相应调整 PGA 增益。*Range_CHn*[3:0] 位的默认值或上电状态为 000，对应输入信号量程为 ±2.5 × V_{REF}。 表 3 列出了针对不同模拟输入电压范围的 *Range_CHn*[3:0] 位各种配置。

PGA采用了一组匹配度极高的电阻网络来实现多种增益配置。所有通道中这些电阻与放大器之间的匹配均经过精确微调，以确保在所有通道和输入范围内保持较低的整体增益误差。

表 3. 输入范围选择位配置

模拟输入范围	*Range_CHn*[3:0]			
	第 3 位	第 2 位	第 1 位	第 0 位
±2.5 × V_{REF}	0	0	0	0
±1.25 × V_{REF}	0	0	0	1
±0.625 × V_{REF}	0	0	1	0
0 至 2.5 × V_{REF}	0	1	0	1
0 至 1.25 × V_{REF}	0	1	1	0

8.3.5 二阶低通滤波器（LPF）

为了抑制PGA前端放大器和增益电阻的噪声，ADS8684和ADS8688的每个模拟输入通道都在PGA输出端配备了一个二阶抗混叠低通滤波器（LPF）。该模拟抗混叠滤波器的幅值响应和相位响应分别如图55和图56所示。 为了获得最佳性能，抗混叠滤波器的–3 dB截止频率通常设置为 15 kHz。该滤波器的性能在ADC支持的所有输入量程范围内均保持一致。




图55. 二阶低通滤波器振幅响应




图 56. 二阶低通滤波器（LPF）相位响应

8.3.6 ADC驱动器

为了满足 16 位 SAR ADC 在最大采样率（500 kSPS）下的性能要求，ADC 输入端的采样保持电容必须在采集时间窗口内成功完成充放电。ADC 输入端的这一驱动要求需要使用高带宽、低噪声且稳定的放大器缓冲器。 此类输入驱动器已集成在器件每个模拟输入通道的前端信号路径中。在多路复用器从一个通道切换到另一个通道的过程中，无论各通道的输入电平如何，快速集成驱动器都能确保多路复用器输出在ADC的采样时间内稳定至16位精度。

版权所有 © 2014–2015，德州仪器公司

8.3.7 多路复用器 (MUX)

ADS8684和ADS8688分别集成了4通道和8通道模拟多路复用器。对于每个模拟输入通道，正向模拟输入AIN_nP与负向接地输入AIN_nGND之间的电压差，在输入多路复用器之前会由模拟前端电路进行处理。多路复用器的输出由ADC直接采样。 如"*通道序列*模式"一节所述，器件中的多路复用器可通过手动或自动扫描模式扫描这些模拟输入。在手动模式（MAN_Ch_n）下，每次采样均通过写入寄存器来选择通道；在自动扫描模式（AUTO_RST）下，当前通道采样完成后，每次 CS 信号的下降沿都会自动递增通道编号。 可通过寄存器设置选择模拟输入进行自动扫描（参见"*自动扫描序列控制寄存器*"一节）。器件仅会按升序自动扫描所选的模拟输入。

ADS8684 和 ADS8688 的最大总吞吐量规定为所有通道总计 500 kSPS。每通道的吞吐量取决于多路复用器扫描序列中选定的通道数量。 例如，如果只选择了两个通道，则每通道的吞吐量为 250 kSPS；但如果选择了四个通道（如 ADS8684），则每通道的吞吐量为 125 kSPS，以此类推。

有关在各个模拟通道之间切换自动扫描模式和手动模式的命令寄存器设置，请参阅表 6。

8.3.8 参考

ADS8684 和 ADS8688 既可使用内部电压基准工作，也可通过内部缓冲器使用外部电压基准工作。内部或外部基准的选择由外部 REFSEL 引脚决定。这些器件内置了缓冲放大器，用于驱动内部 ADC 核心的实际基准输入，从而最大限度地提高性能。

8.3.8.1 内部参考电压

这些器件具有一个内部 4.096 V（标称值）参考电压。要选择内部参考电压，REFSEL 引脚必须拉低或连接至 AGND。当使用内部参考电压时，REFIO（第 5 引脚）将成为输出引脚，输出内部参考电压值。 TI 建议在 REFIO 引脚与 REFGND（第 6 引脚）之间连接一个 10 µF（最小）的去耦电容，如图 57 所示。该电容必须尽可能靠近 REFIO 引脚放置。内部带隙电路的输出阻抗与该电容共同构成一个低通滤波器，以限制参考电压的噪声带宽。 若使用较小容值的电容，将导致系统中参考电压的噪声水平升高，从而降低信噪比（SNR）和无失真动态范围（SINAD）的性能。请勿使用 REFIO 引脚驱动外部交流或直流负载，因为 REFIO 的电流输出能力有限。若在 REFIO 引脚后接一个合适的运算放大器缓冲器（如 OPA320），则可将其用作电流源。




图 57. 使用内部 4.096 V 基准电压时的器件连接

该器件的内部基准电压在出厂时经过微调，初始精度最高可达±1 mV。图58中的直方图显示了从3300多个量产器件中采集的内部电压基准输出分布情况。




图 58. 室温下内部基准电压精度直方图

如果芯片受到任何机械或热应力，内部基准的初始精度规格可能会降低。在将器件焊接到 PCB 时对其加热以及随后的任何回流焊，都是导致 V_{REF} 值发生偏移的主要原因。 热滞后主要由芯片应力的变化引起，因此与封装、芯片粘接材料、模塑化合物以及器件本身的布局有关。

为了说明这种效应，按照应用报告 *AN-2029*《*处理与工艺建议*》（SNOA550）中的说明，使用无铅焊膏并遵循制造商建议的回流曲线对 80 个器件进行了焊接。 在回流工艺前后分别测量了内部电压基准输出，图 59 显示了典型的值偏移。尽管所有测试样机的输出电压均出现正向偏移，但也有可能出现负向偏移。 请注意，图59中的直方图显示的是经历单次回流工艺时的典型偏移。多次回流（这在双面贴装表面贴装元件的PCB上很常见）会导致输出电压产生额外的偏移。如果PCB需要经历多次回流，请在第二次回流时焊接ADS8684和ADS8688，以最大限度地减少器件承受的热应力。




图 59. 焊料热位移分布直方图

版权所有 © 2014–2015，德州仪器公司

内部基准电压还经过温度补偿，可在–40°C至125°C的宽工业温度范围内提供优异的温度漂移性能。 图 60 显示了在不同 AVDD 供电电压值下，内部参考电压随温度的变化情况。参考电压随温度漂移的典型规定值为 6 ppm/°C（图 61），最大规定温度漂移值为 10 ppm/°C。





图 60. 内部基准输出 (REFIO) 随电源电压和温度的变化



AVDD = 5 V，器件数量 = 30，ΔT = –40°C 至 125°C

图 61. 内部基准温度漂移直方图

8.3.8.2 外部参考

对于需要更优参考电压或为多个器件提供公共参考电压的应用，ADS8684 和 ADS8688 提供了使用外部参考电压配合内部缓冲器来驱动 ADC 参考引脚的功能。要选择外部参考模式，可将 REFSEL 引脚拉高，或将其连接至 DVDD 电源。 在此模式下，必须在 REFIO（第 5 引脚）上施加 4.096 V 的外部参考电压，该引脚此时作为输入引脚使用。由于内部缓冲器经过优化设计，能够处理 REFCAP 引脚上的动态负载（该引脚内部连接至 ADC 参考输入），因此此模式下可使用任何低功耗、低漂移或小型外部参考源。 外部基准电压的输出必须经过适当滤波，以最大限度地减少基准噪声对系统性能的影响。图 62 显示了此模式的典型连接图。




图 62. 使用外部 4.096 V 基准电压时的器件连接

内部基准缓冲器的输出出现在 REFCAP 引脚上。REFCAP（第 7 引脚）与 REFGND（第 6 引脚）之间必须连接一个容量不小于 10 µF 的电容。为对高频信号进行去耦，请在 REFCAP 引脚附近尽可能靠近的位置再连接一个 1 µF 的电容。 由于该缓冲器的输出电流能力有限，请勿使用内部缓冲器驱动外部交流或直流负载。

在 –40°C 至 125°C 的整个工作温度范围内，内部缓冲器输出的性能非常稳定。 图 63 显示了在不同 AVDD 供电电压下，REFCAP 输出随温度的变化情况。参考缓冲器的典型温度漂移规格值为 1 ppm/°C（图 64），最大规格温度漂移值为 1.5 ppm/°C。





图 63. 参考缓冲器输出（REFCAP）随电源电压和温度的变化



AVDD = 5 V，器件数量 = 30，ΔT = –40°C 至 125°C

图 64. 参考缓冲器温度漂移直方图

8.3.9 辅助通道

这些器件包含一个单端辅助输入通道（AUX_IN 和 AUX_GND）。由于该通道不包含其他模拟输入通道所具备的前端模拟信号调理电路，因此 AUX 通道可通过多路复用器直接连接到内部的高精度 16 位 ADC。 由于没有前端可编程增益放大器（PGA），AUX通道支持0 V至V_{REF}的单极性输入范围。AUX_IN引脚上的输入信号可在0 V至V_{REF}之间变化，而AUX_GND引脚必须连接至GND。

当开始进行转换时，这些引脚之间的电压会直接通过内部采样电容（典型值为 75 pF）进行采样。给采样电容充电所需的输入电流由多个因素决定，包括采样率、输入频率和源阻抗。 对于使用低阻抗信号源的低速应用，AUX通道的输入端可直接驱动。当吞吐量、输入频率或源阻抗增加时，必须在输入端使用驱动放大器，以使AUX通道获得良好的交流性能。关于驱动放大器的一些关键要求，将在*"AUX通道的输入驱动器"*一节中进行讨论。

ADS8684 和 ADS8688 中的 AUX 通道提供真正的 16 位性能，且无缺码现象。图 65 至图 68 展示了 AUX 通道的一些典型性能特性。

版权所有 © 2014–2015，德州仪器公司






图 65. 中等量程输入的直流直方图（AUX 通道）




AUX通道

图 66. 偏移量和增益与温度的关系（AUX 通道）



f_{IN} = 1 kHz，信噪比 (SNR) = 88.2 dB，无失真信噪比 (SINAD) = 88.1 dB，总谐波失真 (THD) = –102 dB，
SFDR = 102 dB，采样点数 = 64k

图 67. 典型 FFT 图（AUX 通道）



f_{IN} = 1 kHz

图68. 信噪比（SNR）、信号对噪声幅度比（SINAD）和总谐波失真（THD）与温度的关系（AUX通道）

8.3.9.1 *AUX通道的输入驱动器*

对于在高吞吐量和高输入频率下使用 AUX 输入通道的应用，需要采用低输出阻抗的驱动放大器，以满足内部 16 位 ADC 的交流性能要求。下面将讨论输入驱动放大器的一些关键规格：

- *小信号带宽。*输入驱动放大器的小信号带宽必须远高于 AUX 输入的带宽，以确保输入信号不会因放大器的带宽限制而产生衰减。 在典型的数据采集系统中，高分辨率ADC的输入端通常会使用截止频率较低的抗混叠滤波器。驱动该抗混叠滤波器的放大器必须具有较低的闭环输出阻抗以确保系统稳定性，这意味着放大器需要更高的增益带宽。更高的微小信号带宽还能最大限度地减少高输入频率下的谐波失真。通常，放大器的带宽要求可根据公式1进行计算。

$$GBW \geq 4 \times f_{-3dB} \quad (1)$$

其中：

- f_{-3dB} 是 RC 滤波器的 3 dB 带宽。

- *失真。*为了达到AUX通道的失真性能，输入驱动器的失真必须比内部ADC的指定失真低至少10 dB，如公式2所示。

$$THD_{AMP} \leq THD_{ADC} \quad (2)$$

- *噪声。*必须慎重选择低噪声的前端放大器，以防止系统信噪比（SNR）性能下降。根据经验法则，为确保数据采集系统的噪声性能不受前端电路限制，应将前端电路的总噪声贡献控制在ADC输入相关噪声的20%以下。 如公式3所解释，输入驱动电路产生的噪声受输入抗混叠滤波器低截止频率的带宽限制。

$$N_G \sqrt{\left(\frac{V_{1/f_AMP_PP}}{6.6}\right)^2 + e_{n_RMS}^2 \cdot f_{-3dB}} \leq \frac{1}{5} \cdot \frac{VFSR}{2\sqrt{2}} \cdot 10^{\frac{\text{信噪比 dB}}{20}}$$

其中：

- V_{1/f_AMP_PP} 是峰峰值闪烁噪声，
- e_{n_RMS} 是放大器的宽带噪声密度，单位为 nV/√Hz，
- N_G 是前端电路的噪声增益，在缓冲器配置中该值等于1。 (3)

8.3.10 ADC 传递函数

ADS8684 和 ADS8688 是一系列多通道器件，所有输入通道均支持单端、双极性和单极性输入范围。无论双极性还是单极性输入范围，这些器件的输出均为纯二进制格式。所有模拟通道的输出码格式均相同。

图 69 显示了每个 ADC 通道在所有输入范围下的理想传递特性。每个输入信号的满量程范围 (FSR) 等于正满量程 (PFS) 输入电压与负满量程 (NFS) 输入电压之间的差值。 由于 ADC 的分辨率为 16 位，因此 LSB 大小等于 FSR / 2^{16} = FSR / 65536。当参考电压 V_{REF} = 4.096 V 时，不同输入量程对应的 LSB 值如表 4 所示。




图 69. 16 位 ADC 传递函数（直二进制格式）表 4. 不同输入范围下的 ADC LSB 值（V_{REF} =

输入范围	正满量程	负满量程	满量程范围	LSB（μV）
±2.5 × V_{REF}	10.24 V	–10.24 V	20.48 V	312.50
±1.25 × V_{REF}	5.12 V	–5.12 V	10.24 V	156.25
±0.625 × V_{REF}	2.56 V	–2.56 V	5.12 V	78.125
0 至 2.5 × V_{REF}	10.24 V	0 V	10.24 V	156.25
0 至 1.25 × V_{REF}	5.12 V	0 V	5.12 V	78.125

版权所有 © 2014–2015，德州仪器公司

8.4 器件工作模式

8.4.1 器件接口

8.4.1.1 数字引脚说明

图 70 展示了 ADS8684 和 ADS8688 的数字数据接口。




图 70. 数字接口的引脚配置

图 70 中所示的信号总结如下：

8.4.1.1.1 CS（输入）

CS 表示一个低电平有效的芯片选择信号。CS 还用作控制信号，在下降沿触发转换。每个数据帧均以 CS 信号的下降沿开始。特定帧中待转换的模拟输入通道是在上一帧中选定的。在 CS 信号的下降沿，器件对选定通道的输入信号进行采样，并使用内部时钟启动转换。 在此转换过程中，可输入下一数据帧的器件设置。当 CS 信号为高电平时，ADC 被视为处于空闲状态。

8.4.1.1.2 SCLK（输入）

该引脚表示数据接口的外部时钟输入。对器件的所有同步访问均以 SCLK 信号的下降沿为基准进行定时。

8.4.1.1.3 SDI（输入）

SDI 是串行数据输入线。主处理器使用 SDI 对内部设备寄存器进行编程，以配置设备。在每个数据帧的开始，CS 信号变为低电平，设备会在接下来的 16 个 SCLK 周期内，在 SCLK 信号的每个下降沿读取 SDI 线上的数据。 在特定数据帧中对设备配置所做的任何更改，都会在 CS 信号的下一个下降沿应用到设备上。

8.4.1.1.4 SDO（输出）

SDO 是串行数据输出线。设备通过 SDO 输出转换数据。数据输出帧的大小取决于 SDO 格式的寄存器设置；参见表 13。CS 处于低电平时，SDO 引脚将从高阻态释放。在前 15 个 SCLK 下降沿期间，SDO 保持低电平。 输出数据流的最高有效位（MSB）在第 16 个 SCLK 下降沿通过 SDO 输出，随后每个下降沿输出后续的数据位。整个数据帧输出完毕后，SDO 线变为低电平，当 CS 变为高电平时，SDO 线进入高阻态。

版权所有 © 2014–2015，德州仪器公司

器件工作模式（续）

8.4.1.1.5 DAISY（输入）

DAISY 是一个串行输入引脚。当多个设备以菊花链模式连接时（如图 73 所示），链中第一个设备的 DAISY 引脚连接到 GND。后续每个设备的 DAISY 引脚连接到前一个设备的 SDO 输出引脚，而链中最后一个设备的 SDO 输出连接到主处理器的 SDI。 如果应用程序使用独立设备，则 DAISY 引脚应连接至 GND。

8.4.1.1.6 $\overline{\text{RST/PD}}$（输入）

RST/PD 是一个双功能引脚。图 71 显示了该引脚的时序，表 5 说明了该引脚的使用方法。




图 71. RST/PD 引脚时序表 5. RST/PD 引脚功

能

条件	器件模式
40 ns < $t_{PL_RST_PD}$ ≤ 100 ns	器件处于 RST 模式，不会进入 PWR_DN 模式。
100 ns < $t_{PL_RST_PD}$ < 400 ns	器件处于 RST 模式，可能会进入 PWR_DN 模式，也可能不会进入。注意：不建议使用此设置。
$t_{PL_RST_PD}$ ≥ 400 ns	器件进入 PWR_DN 模式，程序寄存器被重置为默认值。

通过将 RST/PD 引脚拉至逻辑低电平至少 400 ns，可将器件置于断电 (PWR_DN) 模式。RST/PD 引脚与时钟异步；因此，无论其他引脚（包括模拟输入通道）的状态如何，RST/PD 均可随时触发。 当器件处于关断模式时，数字输入引脚（RST/PD 引脚除外）上的任何活动都将被忽略。

通过将 RST/PD 引脚拉至逻辑低电平（持续时间不超过 100 ns），可将器件中的程序寄存器重置为默认值（RST）。该输入与时钟异步。当 RST/PD 引脚被拉回逻辑高电平时，器件将进入正常模式。 必须对程序寄存器执行一次有效的写操作才能配置器件，随后执行适当的命令（AUTO_RST 或 MAN）以启动转换。

当 RST/PD 引脚被拉回逻辑高电平时，器件将以默认状态唤醒，此时编程寄存器将重置为默认值。

版权所有 © 2014–2015，德州仪器公司

8.4.1.2 数据采集示例

本节提供了一个示例，说明主处理器如何使用器件接口来配置器件内部寄存器，以及如何进行转换和采集数据以对特定输入通道进行采样。图 72 所示的时序图提供了更多详细信息。




图 72. 使用串行接口的器件工作时序图

图 72 中显示了四个事件。这些事件的描述如下：

- ***事件 1：*** 主机通过 CS 信号的下降沿发起一个数据转换帧。在 CS 下降沿的瞬间，ADC 对模拟输入信号进行采样，并使用内部振荡器时钟执行转换。在此帧中进行转换的模拟输入通道是在前一个数据帧中选定的。 在此数据帧期间，可通过 SDI 和 SCLK 输入设置设备下一次转换所需的内部寄存器参数。应在此时刻启动 SCLK，并在接下来的 16 个 SCLK 周期内，每当 SCLK 出现下降沿时，将 SDI 线上的数据锁存至设备中。此时，SDO 线变为低电平，因为在前 16 个 SCLK 周期内，设备不会通过 SDO 线输出内部转换数据。
- ***事件 2：*** 在前 16 个 SCLK 周期内，器件完成内部转换过程，转换器内的数据现已准备就绪。但是，在 SCLK 输入端出现第 16 个下降沿之前，器件不会在 SDO 线上输出数据位。 由于 ADC 转换时间是固定的（最大值见“*电气*特性”表），第 16 个 SCLK 下降沿必须出现在内部转换结束后，否则设备输出的数据将不正确。因此，SCLK 频率不能超过“*时序要求：串行*接口”表中规定的最大值。
- ***事件 3：*** 在 SCLK 信号的第 16 个下降沿，设备从 SDI 线上读取输入字的最低有效位（LSB）。在剩余的数据帧期间，设备不会从 SDI 线上读取任何数据。 在同一沿上，转换数据的最高有效位（MSB）将输出到 SDO 线上，主机处理器可在随后的 SCLK 信号下降沿上读取该位。对于 16 位输出数据，最低有效位（LSB）可在第 32 个SCLK 下降沿上读取。在随后的 SCLK 下降沿上，SDO 线将输出 0，直至启动下一次转换。
- ***事件 4：*** 当接收到来自设备的内部数据时，主机通过将 CS 信号设为高电平来终止数据帧。如事件 1 所述，SDO 输出将进入高阻抗 (Hi-Z) 状态，直至下一个数据帧被启动。

8.4.1.3 主机到设备连接拓扑

ADS8684和ADS8688的数字接口为主控器与器件之间交换数据或命令提供了极大的灵活性。图70展示了主控器与独立器件之间的典型连接方式。然而，某些应用需要多个模数转换器（ADC），但主控器的接口能力有限。本节将介绍两种可用于满足此类应用需求的连接拓扑。

版权所有 © 2014–2015，德州仪器公司

8.4.1.3.1 菊花链拓扑

图 73 展示了一个典型的菊花链模式下多设备连接示意图。所有设备的 CS、SCLK 和 SDI 输入端均相互连接，并分别由主控制器上的单个 $\overline{CS}$、SCLK 和 SDO 引脚进行控制。 链中第一个 ADC 的 $DAISY_1$ 输入引脚连接到 DGND，SDO_1 输出引脚连接到 ADC_2的 $DAISY_2$ 输入引脚，依此类推。 链中第 N 个ADC 的 SDO_N 引脚连接到主机控制器的 SDI 引脚。设备进入菊花链模式无需任何特殊的硬件或软件配置。




图 73. 菊花链连接原理图

图 74 显示了三个设备以菊花链模式连接时的典型时序图。




图 74. 三台设备以菊花链模式连接的时序图

在 CS 信号的下降沿，所有器件均在其各自选定的通道上采样输入信号，并进入转换阶段。在前 16 个 SCLK 周期内，可通过 SDI 线（该线在链中的所有器件中共享）输入下一次转换的内部寄存器设置。在此期间，所有器件的 SDO 输出均保持低电平。 转换结束时，链路中的每个 ADC将其自身的转换结果加载到内部16位移位寄存器中。在第16个SCLK下降沿，链路中的每个ADC通过其自身的SDO输出引脚输出最高有效位（MSB）。 在随后的每个 SCLK 下降沿，每个 ADC 的内部移位寄存器都会锁存其 DAISY 引脚上的数据，并通过其 SDO 引脚移出下一位数据。因此，数字主机将先接收 ADC_N的数据，随后接收 $ADC_{N–1}$的数据，依此类推（按最高有效位优先的方式）。 总共需要至少 16 × N 个 SCLK 下降沿才能捕获链中所有 N 个器件的输出。 本例中，菊花链连接使用了三个器件，因此需要 3 × 16 = 48 个 SCLK 周期来捕获链中所有器件的输出，再加上 16 个 SCLK 周期用于输入下一次转换的寄存器设置，整个数据帧共计需要 64 个 SCLK 周期。 请注意，随着菊花链配置中连接的器件数量增加，系统的整体吞吐量会成比例地降低。

版权所有 © 2014–2015，德州仪器公司

关于图 73 所示的菊花链配置，必须注意以下几点：

- 所有设备的 SDI 引脚相互连接，因此每个设备均采用相同的内部配置。若需控制具有独特配置的设备，可通过消耗额外的主控制器资源来控制其 SDI 输入，从而克服这一限制。
- 如果菊花链中连接的设备数量超过四个，则主控制器共享输出线（CS、SDO 和 SCLK）上的负载会增加。这种负载增加可能会导致数字时序错误。在将共享数字线输入到其他设备之前，可在主控制器的共享输出线上使用数字缓冲器，从而克服这一限制。

8.4.1.3.2 星型拓扑

图 75 展示了一个采用星型拓扑连接多个设备的典型连接图。所有设备的 SDI 和 SCLK 输入端相互连接，并分别由主机控制器的一个 SDO 和 SCLK 引脚控制。同样，所有设备的 SDO 输出端相互连接，并连接到主机控制器的 SDI 输入引脚。每个设备的 CS 输入引脚由主机控制器提供的独立 CS 控制线分别控制。




图 75. 星型拓扑连接原理图

星型拓扑中典型数据帧的时序图与独立设备运行时的时序图相同，如图72所示。特定设备的数据帧从CS信号的下降沿开始，并在CS信号变为高电平时结束。 由于在此拓扑结构中，主控制器为每个设备提供独立的 CS 控制信号，因此用户可以按任意顺序选择设备，并通过将该特定设备的 CS 信号拉低来启动转换。如图 72 所示，当每个数据帧结束时 CS 变为高电平，该设备的 SDO 输出将进入 Hi-Z 状态。 因此，星型拓扑中的共享 SDO 线仅由当前处于活动数据帧状态（CS 为低电平）的设备控制。为避免多个设备同时驱动 SDO 线所导致的冲突，请确保主机控制器在任何特定时刻仅将一个设备的 CS 信号拉低。

德州仪器建议在星型拓扑中最多连接四个设备。超过此数量，主控制器共享输出线（SDO 和 SCLK）上的负载可能会增加。这种负载可能会导致数字时序错误。可在将信号输入到其他设备之前，在主控制器的共享输出线上使用数字缓冲器，从而克服这一限制。

版权所有 © 2014–2015，德州仪器公司

8.4.2 器件工作模式

ADS8684 和 ADS8688 支持多种可通过软件编程设置的工作模式。上电后，器件进入空闲模式，在收到用户命令之前不会执行任何功能。 表 6 列出了进入器件不同模式的所有命令。上电后，程序寄存器将以默认值唤醒，在执行任何转换之前需要进行适当的配置设置。图 76 中的示意图说明了如何将器件从一种工作模式切换到另一种工作模式。




图76. 状态转换图

8.4.2.1 *在所选模式下继续运行（NO_OP）*

在器件运行期间将 SDI 线持续保持为低电平（相当于将所有 16 位写为 0），可使器件继续以上次选定的模式（STDBY、PWR_DN、AUTO_RST 或 MAN_Ch_n）运行。在此模式下，器件将遵循程序寄存器中已配置的设置。

如果设备正在对程序寄存器执行任何读或写操作（PROG 模式）时发生 NO_OP 情况，则设备将保留程序寄存器的当前设置。设备将返回 IDLE 模式，并等待用户输入正确的命令以执行程序寄存器的读或写配置。

版权所有 © 2014–2015，德州仪器公司

8.4.2.2 帧中止条件（FRAME_ABORT）

如“数据采集示例”一节所述，设备数字接口的设计使得每个数据帧均以 CS 信号的下降沿开始。在前 16 个 SCLK 周期内，设备从 SDI 线上读取 16 位命令字。设备会在接收到命令的最后一位后才执行该命令，该位在第 16 个 SCLK 下降沿被锁存。 在此操作过程中，CS 信号必须保持低电平。如果数据传输完成前 CS 信号因任何原因变为高电平，设备将进入“无效”（INVALID）状态，并等待写入正确的命令。此状态称为 FRAME_ABORT 状态。当设备处于此“无效”模式时，对设备进行的任何读取操作都会在 SDO 线上返回无效数据。

8.4.2.3 待机模式 (STDBY)

该器件支持低功耗待机模式（STDBY），在此模式下仅部分电路断电。内部基准源和缓冲器不会断电，因此器件在退出 STDBY 模式时可在 20 µs 内快速上电。当器件退出 STDBY 模式时，程序寄存器不会重置为默认值。

要进入 STDBY 模式，请如图 77 所示，向命令寄存器执行有效的写操作，并使用 8200h 作为 STDBY 命令。该命令执行后，设备将在此次写操作后的下一个 CS 上升沿进入 STDBY 模式。 如果在随后的数据帧期间未执行有效的转换命令（AUTO_RST 或 MAN_Ch_n），且 SDI 保持低电平（参见“在所选模式下继续运行”一节），则设备将保持在 STDBY 模式。 当设备处于 STDBY 模式时，可使用 16 个 SCLK 周期更新程序寄存器设置（如“程序寄存器读/写操作”一节所述）。但是，如果提供 32 个完整的 SCLK 周期，则设备将在 SDO 线上返回无效数据，因为在 STDBY 模式下没有正在进行的转换。在此模式下，程序寄存器读取操作可以正常进行。





图 77. 进入并保持 STDBY 模式的时序

要退出 STDBY 模式，必须执行有效的 16 位写入命令以进入自动 (AUTO_RST) 或手动 (MAN_CH_n) 扫描模式，如图 78 所示。器件将在下一个 CS 上升沿开始退出 STDBY 模式。 在接下来的 CS 下降沿，器件将在 MAN_CH_n 命令所选通道或 AUTO_RST 模式序列的第一个通道上采样模拟输入。为确保正确采样输入信号，请在退出 STDBY 模式后将 CS 信号的最小宽度保持在 20 µs，以便在采样前让器件内部电路完全上电并正确偏置。 如图 72 所示，可在同一数据帧内读取所选通道的数据输出。



版权所有 © 2014–2015，德州仪器公司

8.4.2.4 断电模式 (PWR_DN)

该器件支持硬件和软件关断模式（PWR_DN），在此模式下，所有内部电路（包括内部基准和缓冲器）均被关断。如果器件处于内部基准模式（REFSEL = 0），则从 PWR_DN 模式退出后，器件需要至少 15 毫秒的时间才能上电并转换所选的模拟输入通道。 器件的硬件断电模式在*“RST/PD（输入）”*一节中进行了说明。硬件断电模式与软件断电模式的主要区别在于：当器件从硬件断电模式唤醒时，程序寄存器将重置为默认值；而当器件从软件断电模式唤醒时，程序寄存器的先前设置将被保留。

要通过软件进入 PWR_DN 模式，请如图 79 所示，对命令寄存器执行有效的写操作，并使用软件 PWR_DN 命令 8300h。该命令执行后，设备将在此次写操作后的下一个 CS 上升沿进入 PWR_DN 模式。 如果在随后的数据帧期间未执行有效的转换命令（AUTO_RST 或 MAN_Ch_n），且 SDI 保持低电平（参见*“在所选模式下继续运行”*一节），则设备将保持在 PWR_DN 模式。 当器件处于 PWR_DN 模式时，可使用 16 个 SCLK 周期更新程序寄存器设置（如*“程序寄存器读/写*操作”一节所述）。但是，如果提供 32 个完整的 SCLK 周期，则器件将在 SDO 线上返回无效数据，因为在 PWR_DN 模式下没有正在进行的转换。在此模式下，程序寄存器读取操作可以正常进行。




图 79. 进入并保持 PWR_DN 模式的时序

如图 80 所示，要退出 PWR_DN 模式，必须执行一个有效的 16 位写入命令。设备将在下一个 CS 上升沿退出 PWR_DN 模式。 在内部参考模式（REFSEL = 0）下工作时，设备需要 15 毫秒来为参考和其他内部电路通电，并稳定到所需的精度，然后才能为所选输入通道输出有效的转换数据。




图 80. 退出 PWR_DN 模式时序图

8.4.2.5 带复位的自动通道启用 (AUTO_RST)

如图 81 所示，可以通过在命令寄存器中写入包含复位（AUTO_RST，A000h）命令的有效自动通道序列，将设备编程为自动扫描所有模拟通道上的输入信号。如图 81 所示，CS 信号可以在 AUTO_RST 命令之后或读取帧的输出数据之后立即拉高。 但是，为了准确采集和转换下一个数据帧中第一个选定通道上的输入信号，该命令帧必须是一个完整的、包含 32 个 SCLK 周期的帧。

自动扫描的通道顺序可通过程序寄存器中的“自动扫描”排序控制寄存器（01h 至 02h）进行配置；请参阅“*程序寄存器映射*”一节。 在此模式下，器件将从最低通道开始，按升序连续循环扫描所选通道，并对程序寄存器中选定的所有通道进行转换。序列完成后，器件将返回程序寄存器中的最低计数通道并重复该序列。自动扫描序列中每个通道的输入电压范围可通过设置程序寄存器中的范围选择寄存器来配置。




图 81. 进入 AUTO_RST 模式

如果在后续数据帧期间未执行其他有效命令且 SDI 保持低电平（参见“*在所选模式下继续运行（NO_OP）*”一节），则设备将保持在 AUTO_RST 模式。如果在该工作模式下的任何时候再次执行 AUTO_RST 命令，则扫描通道的顺序将被重置。 设备将返回程序寄存器中自动扫描序列的计数最小的通道，并重复该序列。图 82 中的时序图通过一个示例展示了这种行为，该示例中自动序列中选定了通道 0 至 3。有关在 AUTO_RST 模式和 MAN_Ch_n 模式之间切换的信息，请参阅“*通道序列*模式”一节。




图 82. AUTO_RST 模式下的设备操作示例

版权所有 © 2014–2015，德州仪器公司

8.4.2.6 手动通道 n 选择 (MAN_Ch_n)

可通过将设备编程为手动通道 *n* 扫描模式（MAN_Ch_n）来转换特定的模拟输入通道。此编程操作需将有效的手动通道 *n* 选择命令（MAN_Ch_n）写入命令寄存器，如图 83 所示。如图 83 所示，CS 信号可在 MAN_Ch_n 命令执行后或读取帧的输出数据后立即拉高。 但是，为了准确采集和转换下一个通道的输入信号，命令帧必须是一个完整的、包含 32 个 SCLK 周期的帧。有关在 MAN_Ch_n 模式下选择单个通道的命令列表，请参阅表 6。




图 83. 进入 *MAN_Ch_n* 扫描模

执行手动通道 *n* 选择命令（MAN_Ch_n）后，设备将在该写入操作之后的下一个数据帧的 CS 下降沿对所选通道的模拟输入进行采样。 在 MAN_Ch_n 模式下，每个通道的输入电压范围可通过设置程序寄存器中的范围选择寄存器来配置。如果在后续数据帧期间未执行其他有效命令且 SDI 保持低电平（参见“*在所选模式下继续运行 (NO_OP)*”一节），则设备将继续采样同一通道上的模拟输入。 图 84 中的时序图通过一个示例说明了这种行为，该示例中在手动排序模式下选定了通道 1。有关在 MAN_Ch_n 模式和 AUTO_RST 模式之间切换的信息，请参阅“*通道排序*模式”一节。




图 84. 设备在 MAN_Ch_n 模式下的工作状态

8.4.2.7 通道序列模式

该器件提供两种信道序列模式：AUTO_RST 和 MAN_Ch_n。

在 AUTO_RST 模式下，每个后续帧的通道号都会自动递增。如“*自动扫描序列控制寄存器*”一节所述，可通过寄存器设置选择要进行自动扫描的模拟输入通道。设备仅按升序自动扫描所选的模拟输入通道。 在此工作模式下，未选中的模拟输入通道也可进入断电状态，以优化功耗。在自动扫描过程中，可随时通过 AUTO_RST 命令重置自动模式序列。接收到重置命令后，当前进行的自动模式序列将被重置，并从序列中选定的最低通道重新开始。

在 MAN_Ch_n 模式下，每个数据转换帧期间都会选择相同的输入通道。表 6 列出了在 MAN_Ch_n 模式下用于选择单个模拟通道的输入命令字。如果在某个数据帧期间选择了特定的输入通道，则在下一个数据帧期间将对同一通道上的模拟输入进行采样。图 85 显示了从 AUTO_RST 模式切换到 MAN_Ch_n 模式的 SDI 命令序列。




图 85. 从 AUTO_RST 模式切换至 MAN_Ch_n 模式（通道 0 和 5 被选为自动序列）

图 86 展示了从 MAN_Ch_n 模式切换至 AUTO_RST 模式的 SDI 命令序列。请注意，每个 SDI 命令均在下一个 CS 下降沿执行。在任何通道序列模式下，均可随时发出 RST 命令，此后设备将在下一个数据帧中进入默认上电状态。




图 86. 从 MAN_Ch_n 模式切换到 AUTO_RST 模式（通道 0 和 5 被选为自动序列）

版权所有 © 2014–2015，德州仪器公司

8.4.2.8 重置程序寄存器 (RST)

这些器件支持硬件和软件复位（RST）模式，在此模式下，所有程序寄存器都会被复位为默认值。*如"RST/PD（输入）"*一节所述，可通过硬件引脚将器件置于RST模式。

如图 87 所示，在任何数据帧期间，通过对命令寄存器执行有效写入操作并使用 8500h 的 RST 命令，即可将设备程序寄存器重置为默认值。 如果在随后的数据帧期间未执行有效的转换命令（AUTO_RST 或 MAN_Ch_n），且 SDI 保持低电平（参见*"在所选模式下继续运行（NO_OP）"*一节），则设备将保持在 RST 模式。当设备处于 RST 模式时，可以使用 16 个 SCLK 周期更新程序寄存器的设置（*如"程序寄存器读/写*操作"一节所述）。 但是，如果提供 32 个完整的 SCLK 周期，则设备将在 SDO 线上返回无效数据，因为 RST 模式下没有正在进行的转换。在此模式下，可以正常读取程序寄存器的值。必须执行有效的 AUTO_RST 或 MAN_CH_n 通道选择命令，才能使用默认的程序寄存器设置在特定模拟通道上启动转换。




图 87. 复位程序寄存器 (RST) 时序图

8.5 寄存器映射

ADS8684 和 ADS8688 的内部寄存器分为两类：命令寄存器和程序寄存器。

命令寄存器用于选择通道排序模式（AUTO_RST 或 MAN_Ch_n）、将器件配置为待机 (STDBY) 或断电 (PWR_DN) 模式，以及将程序寄存器重置 (RST) 为其默认值。

程序寄存器用于选择 AUTO_RST 模式下的通道序列、选择 SDO 输出格式，以及控制各个通道的输入范围设置。

8.5.1 命令寄存器描述

命令寄存器是一个 16 位、只写寄存器，用于设置 ADS8684 和 ADS8688 的工作模式。 该寄存器中的设置用于选择通道序列模式（AUTO_RST 或 MAN_Ch_n）、将器件配置为待机 (STDBY) 或断电 (PWR_DN) 模式，并将程序寄存器重置 (RST) 为默认值。 该寄存器的所有命令设置均列于表 6 中。上电或复位期间，命令寄存器的默认内容均为 0，器件会等待写入命令后才进入任何工作模式。请参阅图 1，了解将 16 位命令写入器件的典型时序图。当 CS 信号变高时，器件将在该数据帧结束时执行该命令。

表 6. 命令寄存器映射

寄存器	MSB 字节								LSB 字节	命令 (十六进制)	下一帧的操作
	B15	B14	B13	B12	B11	B10	B9	B8	B[7:0]		
继续操作 (NO_OP)	0	0	0	0	0	0	0	0	0000 0000	0000h	继续以前的运行模式
待机 (STDBY)	1	0	0	0	0	0	1	0	0000 0000	8200h	设备进入待机模式
断电 (PWR_DN)	1	0	0	0	0	0	1	1	0000 0000	8300h	设备已断电
重置程序寄存器 (RST)	1	0	0	0	0	1	0	1	0000 0000	8500h	将程序寄存器重置为默认值
带复位的自动通道序列 (AUTO_RST)	1	0	1	0	0	0	0	0	0000 0000	A000h	复位后启用自动模式
手动通道 0 选择 (MAN_Ch_0)	1	1	0	0	0	0	0	0	0000 0000	C000h	已选择通道 0 输入
手动选择通道 1 (MAN_Ch_1)	1	1	0	0	0	1	0	0	0000 0000	C400h	已选择通道 1 输入
手动选择第2通道 (MAN_Ch_2)	1	1	0	0	1	0	0	0	0000 0000	C800h	已选择通道 2 输入
手动选择第3通道 (MAN_Ch_3)	1	1	0	0	1	1	0	0	0000 0000	CC00h	已选择第3通道输入
手动选择第4通道 (MAN_Ch_4)(1)	1	1	0	1	0	0	0	0	0000 0000	D000h	已选择第4通道输入
手动选择第5频道 (MAN_Ch_5)	1	1	0	1	0	1	0	0	0000 0000	D400h	已选择第5通道输入
手动选择第6通道 (MAN_Ch_6)	1	1	0	1	1	0	0	0	0000 0000	D800h	已选择第6通道输入
手动选择第7通道 (MAN_Ch_7)	1	1	0	1	1	1	0	0	0000 0000	DC00h	已选择第7通道输入
手动辅助通道选择 (MAN_AUX)	1	1	1	0	0	0	0	0	0000 0000	E000h	已选择辅助通道输入

(1) 阴影部分表示未包含在该器件 4 通道版本中的位或寄存器。

8.5.2 程序寄存器说明

程序寄存器是一个 16 位寄存器，用于设置 ADS8684 和 ADS8688 的工作模式。该寄存器中的设置用于选择 AUTO_RST 模式下的通道顺序、在菊花链模式下配置设备 ID、选择 SDO 输出格式，以及控制各通道的输入范围设置。 该寄存器的所有程序设置均列于表9中。上电或复位期间，器件中的各个程序寄存器将以默认值启动，器件会等待写入命令后，才会进入任何工作模式。

版权所有 © 2014–2015，德州仪器公司

8.5.2.1 编程寄存器的读/写操作

编程寄存器是一个 16 位读/写寄存器。对编程寄存器进行任何读或写操作时，CS 下降沿之后必须至少有 24 个 SCLK 时钟周期。当 CS 变低时，SDO 线也会变低。 器件通过 SDI 接收命令（如表 7 和表 8 所示），其中前七位（第 15-9 位）表示寄存器地址，第八位（第 8 位）表示写入或读取指令。

对于写入周期，SDI上的后续八位（第7至0位）即为目标寄存器的目标数据。在接下来的八个SCLK周期内，器件将输出这8位数据并写入寄存器。通过读取这些数据，可验证是否已将正确数据写入器件。图88给出了编程寄存器写入周期的典型时序图。

表 7. 写入周期命令字

引脚	寄存器地址（第15-9位）	WR/$\overline{RD}$ (第8位)	数据 (第7-0位)
SDI	ADDR[6:0]	1	DIN[7:0]




图 88. 程序寄存器写入周期时序图

对于读取周期，SDI上的后续八位（第7至0位）为*无关*位，且SDO保持低电平。从第16个SCLK的下降沿开始，在接下来的八个时钟周期内，SDO以最高有效位优先的方式输出被寻址寄存器的8位数据。图89给出了程序寄存器读取周期的典型时序图。

表 8. 读取周期命令字

引脚	寄存器地址（第15-9位）	WR/$\overline{RD}$ (第8位)	数据 (第7-0位)
SDI	ADDR[6:0]	0	XXXXX
SDO	0000 000	0	DOUT[7:0]




图 89. 程序寄存器读取时序图

8.5.2.2 程序寄存器映射表

本节对每个程序寄存器进行了逐位说明。

表 9. 程序寄存器映射表

寄存器	寄存器地址位 [15:9]	默认值(1)	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第2位	第1位	BIT 0
自动扫描序列控制										
AUTO_SEQ_EN	01h	FFh	CH7_EN(2)	CH6_EN	CH5_EN	CH4_EN	CH3_EN	CH2_EN	CH1_EN	CH0_EN
通道断电	02h	00h	CH7_PD	CH6_PD	CH5_PD	CH4_PD	CH3_PD	CH2_PD	CH1_PD	CH0_PD
设备功能选择控制										
功能选择	03h	00h	DEV[1:0]		0	0	0	SDO [2:0]		
量程选择寄存器										
通道 0 输入范围	05h	00h	0	0	0	0	范围选择通道 0 [3:0]			
通道 1 输入范围	06h	00h	0	0	0	0	范围选择通道 1 [3:0]			
通道 2 输入范围	07h	00h	0	0	0	0	范围选择通道 2 [3:0]			
通道 3 输入范围	08h	00h	0	0	0	0	范围选择通道 3 [3:0]			
通道 4 输入范围	09h	00h	0	0	0	0	范围选择通道 4 [3:0]			
通道5输入范围	0Ah	00h	0	0	0	0	范围选择通道 5 [3:0]			
通道 6 输入范围	0Bh	00h	0	0	0	0	范围选择通道 6 [3:0]			
通道 7 输入范围	0Ch	00h	0	0	0	0	范围选择通道 7 [3:0]			
命令读回（只读）										
命令读回	3Fh	00h	COMMAND_WORD [7:0]							

(1) 在通电时或使用寄存器设置方法重置设备时，所有寄存器都会被重置为默认值。

(2) 阴影部分表示未包含在该器件 4 通道版本中的位或寄存器。对这些位或寄存器中的任何一个进行写操作，均不会影响器件的行为。对这些位或寄存器中的任何一个进行读操作，SDO 线将输出全 1。

版权所有 © 2014–2015，德州仪器公司

8.5.2.3 程序寄存器说明

8.5.2.3.1 自动扫描序列控制寄存器

在 AUTO_RST 模式下，器件会按升序自动扫描预选通道，每次转换都会选择一个新通道。每个单独的通道均可选择性地纳入自动通道序列。对于未选入自动序列的通道，可单独关闭其模拟前端电路的电源。

8.5.2.3.1.1 自动扫描序列使能寄存器（地址 = 01h）

该寄存器用于在 AUTO_RST 模式下选择参与序列扫描的各个通道。该寄存器的默认值为 FFh，这意味着在默认情况下所有通道均包含在自动扫描序列中。如果自动序列中未包含任何通道（即该寄存器的值为 00h），则默认选择通道 0 进行转换。

图 90. AUTO_SEQ_EN 寄存器

7	6	5	4	3	2	1	0
CH7_EN(1)	CH6_EN	CH5_EN	CH4_EN	CH3_EN	CH2_EN	CH1_EN	CH0_EN
R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h

图例：R/W = 读/写；-n = 复位后的值

(1) 阴影部分表示未包含在该器件 4 通道版本中的位或寄存器。对这些位或寄存器中的任何一个进行写操作，均不会影响器件的行为。对这些位或寄存器中的任何一个进行读操作，SDO 线将输出全 1。

表 10. AUTO_SEQ_EN 字段说明

位	字段	类型	复位	描述
7	CH7_EN	读/写	1h	启用第 7 通道。 0 = 在 AUTO_RST 模式下，未选择第 7 通道进行序列控制 1 = 在 AUTO_RST 模式下，通道 7 被选中用于序列控制
6	CH6_EN	读/写	1h	通道 6 启用。 0 = 在 AUTO_RST 模式下，未选择通道 6 进行序列控制 1 = 在 AUTO_RST 模式下，通道 6 被选中进行序列控制
5	CH5_EN	读/写	1h	通道 5 启用。 0 = 在 AUTO_RST 模式下，未选择通道 5 进行序列控制 1 = 在 AUTO_RST 模式下，通道 5 被选中用于序列控制
4	CH4_EN	读/写	1h	通道 4 启用。 0 = 在 AUTO_RST 模式下，未选择通道 4 进行序列控制 1 = 在 AUTO_RST 模式下，通道 4 被选中用于序列控制
3	CH3_EN	读/写	1h	通道 3 启用。 0 = 在 AUTO_RST 模式下，未选择通道 3 进行序列控制 1 = 在 AUTO_RST 模式下，通道 3 被选中用于序列控制
2	CH2_EN	读/写	1h	通道 2 启用。 0 = 在 AUTO_RST 模式下，未选择通道 2 进行序列控制 1 = 在 AUTO_RST 模式下，通道 2 被选中进行序列控制
1	CH1_EN	读/写	1h	通道 1 启用。 0 = 在 AUTO_RST 模式下，未选择通道 1 进行序列控制 1 = 在 AUTO_RST 模式下，通道 1 被选中进行测序
0	CH0_EN	读/写	1h	通道 0 启用。 0 = 在 AUTO_RST 模式下，未选择通道 0 进行序列控制 1 = 在 AUTO_RST 模式下，通道 0 被选中用于序列控制

版权所有 © 2014–2015，德州仪器公司

8.5.2.3.1.2 通道断电寄存器（地址 = 02h）

该寄存器用于对在 AUTO_RST 模式下未被选中进行序列化的各个通道进行断电。该寄存器的默认值为 00h，这意味着在默认情况下所有通道均处于通电状态。 如果所有通道均处于断电状态（即该寄存器的值为 FFh），则所有通道的模拟前端电路均断电，ADC 的输出将包含无效数据。如果器件处于 MAN-Ch_n 模式且所选通道处于断电状态，则器件将产生无效输出，这也会触发误报。

图 91. 通道断电寄存器

7	6	5	4	3	2	1	0
CH7_PD(1)	CH6_PD	CH5_PD	CH4_PD	CH3_PD	CH2_PD	CH1_PD	CH0_PD
读/写-0h	R/W-0h	读/写-0h	读/写-0h	读/写-0h	R/W-0h	R/W-0h	R/W-0h

图例：R/W = 读/写；-n = 复位后的值

(1) 阴影部分表示未包含在该器件 4 通道版本中的位或寄存器。对这些位或寄存器中的任何一个进行写操作均不会影响器件的行为。对这些位或寄存器中的任何一个进行读操作，SDO 线将输出全 1。

表 11. 通道关断寄存器字段说明

位	字段	类型	重置	描述
7	CH7_PD	读/写	0h	第 7 通道关机。 0 = 第 7 通道的模拟前端已通电，且第 7 通道可被纳入 AUTO_RST 序列 1 = 第7通道的模拟前端已断电，第7通道不能被纳入AUTO_RST序列
6	CH6_PD	读/写	0h	通道 6 断电。 0 = 第 6 通道的模拟前端已通电，且第 6 通道可被纳入 AUTO_RST 序列 1 = 第 6 通道的模拟前端已断电，第 6 通道不能被纳入 AUTO_RST 序列
5	CH5_PD	读/写	0h	通道 5 断电。 0 = 第 5 通道的模拟前端已通电，且第 5 通道可被纳入 AUTO_RST 序列 1 = 第 5 通道的模拟前端已断电，第 5 通道不能被纳入 AUTO_RST 序列
4	CH4_PD	读/写	0h	通道 4 断电。 0 = 通道 4 的模拟前端已通电，且通道 4 可被纳入 AUTO_RST 序列 1 = 第4通道的模拟前端已断电，第4通道不能被纳入AUTO_RST序列
3	CH3_PD	读/写	0h	通道 3 断电。 0 = 通道 3 的模拟前端已通电，且通道 3 可被纳入 AUTO_RST 序列 1 = 通道 3 的模拟前端已断电，且通道 3 不能被纳入 AUTO_RST 序列
2	CH2_PD	读/写	0h	通道 2 断电。 0 = 通道 2 的模拟前端已通电，且通道 2 可被纳入 AUTO_RST 序列 1 = 通道 2 上的模拟前端已断电，且通道 2 不能被纳入 AUTO_RST 序列
1	CH1_PD	读/写	0h	通道 1 断电。 0 = 通道 1 的模拟前端已通电，且通道 1 可被纳入 AUTO_RST 序列 1 = 通道 1 的模拟前端已断电，且通道 1 不能被纳入 AUTO_RST 序列
0	CH0_PD	读/写	0h	通道 0 断电。 0 = 通道 0 的模拟前端已通电，且通道 0 可被纳入 AUTO_RST 序列 1 = 通道 0 上的模拟前端已断电，且通道 0 不能被纳入 AUTO_RST 序列

版权所有 © 2014–2015，德州仪器公司

8.5.2.3.2 设备特性选择控制寄存器（地址 = 03h）

该寄存器中的位可用于配置菊花链操作的设备 ID，以及配置 SDO 上的输出位格式。

图 92. 功能选择寄存器

7	6	5	4	3	2	1	0
DEV[1:0]		0	0	0	SDO[2:0]		
读/写-0h		读-0h	读-0h	读-0h	读/写-0h		

图例：R/W = 读/写；R = 只读；-n = 复位后的值

表 12. 功能选择寄存器字段说明

位	字段	类型	复位	描述
7-6	DEV[1:0]	读/写	0h	设备 ID 位。 00 = 菊花链模式下设备 0 的 ID01 = 菊花链模式下设备 1 的 ID 10 = 菊花链模式下设备 2 的 ID 11 = 菊花链模式下设备 3 的 ID
5	0	R	0h	必须始终设置为 0
4	0	R	0h	必须始终设置为 0
3	0	R	0h	必须始终设置为 0
2-0	SDO[2:0]	读/写	0h	SDO 数据格式位（参见表 13）。

表 13. SDO 数据格式程序寄存器位说明

SDO 格式 SDO[2:0]	输出位流的起始	输出格式			
		位 24-9	位 8-5	第 4-3 位	第 2-0 位
000	第16个SCLK的下降沿，无延迟	所选通道的转换结果（MSB在前）	SDO拉低		
001	第 16 个 SCLK 下降沿，无延迟	所选通道的转换结果（最高位在前）	通道地址(1)	SDO拉低	
010	第 16 个 SCLK 下降沿，无延迟	所选通道的转换结果（最高位在前）	通道地址(1)	设备地址(1)	SDO拉低
011	第 16 个 SCLK 下降沿，无延迟	所选通道的转换结果（最高位在前）	通道地址(1)	设备地址(1)	输入范围(1)

(1) 表 14 列出了这些通道地址、设备地址和输入范围的位描述。

表 14. SDO 数据的位描述

位	位描述
24-9	该通道的 16 位转换结果，采用最高位在前（MSB-first）格式表示。
8-5	4 位的通道地址。0000 = 通道 0 0001 = 通道 1 0010 = 通道 2 0011 = 通道 3 0100 = 通道 4（仅适用于 ADS8688） 0101 = 通道 5（仅适用于 ADS8688） 0110 = 通道 6（仅适用于 ADS8688） 0111 = 通道 7（仅适用于 ADS8688）
4-3	两个位的设备地址（主要在菊花链模式下有用）。
2-0	输入电压范围的三个最低有效位（参见“*范围选择寄存器*”部分）。

8.5.2.3.3 范围选择寄存器（地址 05h-0Ch）

地址 05h 对应通道 0，地址 06h 对应通道 1，地址 07h 对应通道 2，地址 08h 对应通道 3，地址 09h 对应通道 4，地址 0Ah 对应通道 5，地址 0Bh 对应通道 6，地址 0Ch 对应通道 7。

这些寄存器允许为所有单独通道选择输入范围（对于 ADS8684，n = 0 至 3；对于 ADS8688，n = 0 至 7）。这些寄存器的默认值为 00h。

图 93. 通道 *n* 输入范围寄存器

7	6	5	4	3	2	1	0
0	0	0	0	*Range_CHn*[3:0]			
R-0h	R-0h	R-0h	R-0h	R/W-0h			

图例：R/W = 读/写；R = 只读；-n = 复位后的值

表 15. 通道 *n* 输入范围寄存器字段说明

位	字段	类型	复位	描述
7-4	0	R	0h	必须始终设置为 0
3-0	*Range_CHn*[3:0]	读/写	0h	通道 n 的输入范围选择位（对于 ADS8684，n = 0 至 3；对于 ADS8688，n = 0 至 7）。 0000 = 输入范围设置为 ±2.5 x V_{REF} 0001 = 输入范围 设置为 ±1.25 x V_{REF} 0010 = 输入范围设置为 ±0.625 x V_{REF} 0101 = 输入范围设置为 0 至 2.5 x V_{REF} 0110 = 输入范围设置为 0 至 1.25 x V_{REF}

8.5.2.3.4 命令读回寄存器（地址 = 3Fh）

该寄存器允许读取设备的运行模式。 执行此命令时，设备将输出在上一个数据帧中执行的命令字。命令寄存器的输出从第 16 个下降沿开始以 MSB 优先格式出现在 SDO 上。与命令寄存器相关的所有信息都包含在前 8 位中，最后 8 位为 0（参见表 6），因此，在第 24 个 SCLK 周期后，可以停止命令读回操作。

图 94. 命令读回寄存器

7	6	5	4	3	2	1	0
命令字[15:8]							
R-0h							

图例：R = 只读；-n = 复位后的值

表 16. 命令读回寄存器字段说明

位	字段	类型	复位	描述
7-0	COMMAND_WORD[15:8]	R	0h	在上一个数据帧中执行的命令。

版权所有 © 2014–2015，德州仪器公司

9 应用与实现

注

以下“应用”部分中的信息不属于 TI 器件规格的一部分，TI 不保证其准确性或完整性。TI 客户有责任确定器件是否适合其用途。客户应验证并测试其设计实现，以确认系统功能。

9.1 应用信息

ADS8684和ADS8688器件是基于16位SAR型模数转换器（ADC）的完全集成式数据采集系统。这些器件为每个输入通道集成了模拟前端，并集成了带缓冲器的精密参考源。因此，该器件系列无需任何额外的外部电路来驱动ADC的参考源或模拟输入引脚。

9.2 典型应用

9.2.1 用于电力自动化的相位补偿型 8 通道多路复用数据采集系统




图95. 用于电力自动化的8通道多路复用数据采集系统

9.2.1.1 设计要求

在现代电力系统中，准确测量电网各区域的电气参数至关重要。这些测量数据有助于确定电网的运行状态和运行质量。此类精确测量还有助于诊断电力网络中的潜在问题，从而在不造成重大服务影响的情况下迅速解决这些问题。关键电气参数包括振幅、频率和相位，这些参数对于计算功率因数、电能质量以及电力系统的其他参数至关重要。

典型应用（续）

电力网络母线上的电气信号的相位角是电力系统工程师特别关注的对象。 本设计的主要目标是准确测量多通道数据采集系统中模拟输入信号的相位及其相位差。当多个输入通道以顺序方式采样（如在多路复用ADC中）时，通道之间会引入额外的相位延迟。因此，相位测量结果将不够准确。不过，这种额外的相位延迟是恒定的，可在应用软件中进行补偿。

关键设计要求如下：

- 单端正弦输入信号，幅度为 ±10 V，典型频率为 f_{IN}= 50 Hz。
- 设计一个基于 16 位 SAR ADC 的 8 通道多路复用数据采集系统。
- 设计一种软件算法，以补偿各通道之间的额外相位差。

9.2.1.2 详细设计步骤

该设计的应用电路和系统原理图如图 95 所示。该设计包含了一个用于电力自动化应用的多通道数据采集系统的完整软硬件实现。

系统硬件采用 ADS8688，这是一款 16 位、500 kSPS、8 通道、多路复用输入的 SAR 模数转换器（ADC），每个通道均集成了高精度参考源和模拟前端电路。该 ADC 仅需单路 5 V 电源即可支持高达 ±10.24 V 的双极性输入范围，并凭借 SAR 架构实现了极低的数据输出延迟。 该器件提供的集成度使 ADS8684 和 ADS8688 成为此类应用的理想选择，因为集成的信号调理功能有助于最大限度地减少系统元器件数量，并避免了生成高压供电轨的必要性。 该器件提供的整体系统级直流精度（增益和偏移误差）以及低温度漂移，有助于系统设计人员在无需校准的情况下实现所需的系统精度。在大多数应用中，建议在ADC前端使用无源RC滤波器或多级滤波器，以降低输入信号的噪声。

本设计中实现的软件算法采用离散傅里叶变换（DFT）方法，用于计算和跟踪输入信号频率、获取单个信号的确切相位角、计算相位差并实施相位补偿。整个算法包括四个步骤：

- 计算由于输入通道多路复用而由 ADC 引入的理论相位差。
- 利用频率跟踪和DFT技术估算输入信号的频率。
- 基于估计的频率，计算系统中所有信号的相位角。
- 利用第一步计算出的额外多路复用器（MUX）相位延迟的理论值，对所有通道的相位差进行补偿。

9.2.1.3 应用曲线

该设计的性能总结如表 17 和图 96 所示。在此示例中，将多个振幅为 ±10 V 的正弦输入信号施加到 ADC 的输入端。所有信号的初始相位角相同，但输入频率在 45 Hz 至 55 Hz 之间变化。表 17 最后一列中的相位误差反映了该设计的测量精度。

表 17. 理论与实测相位差

输入测试条件	理论相位误差(1)	测量相位误差(2)	补偿后的相位误差(3)
相位差（连续通道）	0.036°	0.036145°	0.000145°
相位差 （最远通道，通道0至通道7）	0.252°	0.249964°	0.002036°

(1) 多路复用产生的理论相位差根据以下公式计算：$\Delta\varphi = (f_{IN} / f_{ADC}) \times N \times 360°$，其中 N = 多路复用器序列中两个通道之间的整数间隔；f_{IN} = 输入信号频率；f_{ADC} = 500 kSPS，即 ADC 的最大吞吐量。

(2) 测得的相位值（补偿前）包括因复用 ADC 输入而产生的任意两个通道之间的相位差。

(3) 该算法从测得的相位中减去理论相位差，以补偿由多路复用器输入引起的相位差。

版权所有 © 2014–2015，德州仪器公司




图 96. 相邻通道之间的测量相位差与理论相位差

有关分步设计流程、电路原理图、物料清单、PCB 文件、仿真结果和测试结果，请参阅《*用于电力自动化的相位补偿型 8 通道多路复用数据采集系统参考设计*》（TIDU427）。

9.2.2 用于可编程逻辑控制器（PLC）的 16 位、8 通道集成模拟输入模块




图 97. 适用于 PLC 的 16 位、8 通道集成模拟输入模块

9.2.2.1 设计要求

该参考设计为单电源工业控制模拟输入模块提供了一套完整的解决方案。 该设计适用于过程控制终端设备，例如可编程逻辑控制器 (PLC)、分布式控制系统 (DCS) 和数据采集系统 (DAS) 模块，这些设备必须将标准工业电流输入以及高达 ±10 V 的双极或单极输入电压范围进行数字化处理。在工业环境中，模拟电压和电流范围通常包括 ±2.5 V、±5 V、±10 V、 0 V 至 5 V、0 V 至 10 V、4 mA 至 20 mA 以及 0 mA 至 20 mA。该参考设计可测量所有标准工业电压和电流输入。模块提供八个通道，每个通道均可通过软件配置设置为电流或电压输入。

关键设计要求如下：

- 最多八个用户可编程输入通道：
  - 电压输入（典型 Z_{IN}为 1 MΩ）：±10 V、±5 V、±2.5 V、0 V 至 10 V 以及 0 V 至 5 V。
  - 电流输入（Z_{IN}为 300 Ω）：0 mA 至 20 mA、4 mA 至 20 mA 以及 ±20 mA。
- 带 SPI 接口的 16 位 SAR 模数转换器。
- 在 25°C 时，整个电压和电流输入范围内的精度均≤0.2%。
- 板载隔离式 Fly-Buck™ 电源，带浪涌电流保护。
- 纤薄外形尺寸 96 × 50.8 × 10 毫米（长 × 宽 × 高）。
- 基于 LabView 的图形用户界面（GUI），用于信号链分析和功能测试。
- 设计符合IEC61000-4标准中关于静电放电（ESD）、电快瞬变（EFT）和浪涌的要求。

9.2.2.2 详细设计流程

该设计的应用电路和系统图如图 97 所示。

该模块具有八个模拟输入通道，每个通道均可通过软件配置设置为电流或电压输入。该设计采用 ADS8688（16 位、8 通道、单电源 SAR ADC），该器件具有片上 PGA 和基准电压源。片上 PGA 提供高输入阻抗（典型值为 1 MΩ），并可过滤噪声干扰。 片上 4.096 V 超低漂移电压基准用作 ADC 核心的参考电压。

数字隔离通过 ISO7141CC 和 ISO1541D 实现。主微控制器与 TCA6408A（一款基于 I²C 总线的 8 位 I²C I/O 扩展器）进行通信。 ISO1541D 是一款双向 I²C 隔离器，用于隔离 TCA6408A 的 I²C 总线。TCA6408A 控制低 $R_{(ON)}$ 光耦开关（TLP3123），该光耦开关用于在电压-电流输入模式之间切换。输入通道的配置由微控制器固件完成。

采用飞降压（fly-buck）拓扑结构、配备外部变压器（LM5017）的低成本、恒定导通时间、同步降压稳压器，用于生成隔离电源。LM5017具有宽输入电压范围，使其非常适合接入24 V工业电源。该变压器可承受高达100 V的电压，从而更轻松地实现对输入电源的可靠瞬态保护。 该飞降压电源将输入电压隔离并降压至 6 V。随后，该电源将该电压提供给 TPS70950（低压差稳压器），以生成 5 V 电压，为 ADS8688 及其他电路供电。 LM5017 还具备多项其他安全与可靠性功能，例如欠压锁定 (UVLO)、热关断和峰值电流限制保护。

输入模拟信号受到保护，可抵御工业环境中常见的高电压、快速瞬态事件。保护电路利用了瞬态电压抑制器（TVS）和静电放电（ESD）二极管。在输入信号到达ADS8688之前，每个模拟输入端都经过RC低通滤波，从而消除任何高频噪声干扰并最大限度地减少混叠。

版权所有 © 2014–2015，德州仪器公司

9.2.2.3 应用曲线

该设计的性能总结见表 18。

表 18. PLC 模拟输入模块设计的测量结果汇总

序列号	参数	输入范围	ADS8688 规格	测量结果
1	信噪比 (dB)	±10 V	90 dB（最小）	90.85 dB
		0 V 10 V	88.5 dB（最小）	89.52 dB
		0 V 至 5 V	87.5 dB（最小）	88.48 dB
2	有效位数 (ENOB)	±10 V	14.66	14.80
		0 V 10 V	14.41	14.58
		0 V 至 5 V	14.24	14.41
3	最大INL（LSB）	±10 V	2	1.77
		0 V 10 V	2	1.64
		0 V 至 5 V	2	1.35
4	最小 INL（LSB）	±10 V	–2	–1.47
		0 V 10 V	–2	–1.36
		0 V 至 5 V	–2	–1.37

图 98 显示了该设计在 ±10.24 V 输入范围内的精度性能。





图 98. 在 ±2.5 × V_{REF} 输入范围内的系统精度性能

有关分步设计流程、电路原理图、物料清单、PCB 文件、仿真结果和测试结果，请参阅《*用于可编程逻辑控制器 (PLC) 的 16 位、8 通道集成模拟输入模块*》(TIDU365)。

10 电源建议


该器件使用两个独立的电源：AVDD 和 DVDD。器件的内部电路由 AVDD 供电，而 DVDD 用于数字接口。AVDD 和 DVDD 可在允许范围内独立设置为任意值。

AVDD供电引脚必须通过在每个供电引脚上分别连接至少10 µF和1 µF的电容与AGND进行去耦。请将1 µF的电容尽可能靠近供电引脚放置。在DVDD供电引脚附近放置至少10 µF的去耦电容，以提供高频数字开关电流。 使用去耦电容的效果体现在器件电源抑制比（PSRR）性能的差异上。图 99 显示了未使用去耦电容时器件的 PSRR。如图 100 所示，使用去耦电容后，PSRR 得到了改善。



接近 32,769 的代码输出

图 99. 未使用去耦电容时的 PSRR



接近 32,768 的代码输出

图 100. 带去耦电容时的 PSRR

11 布局

11.1 布局指南

图 101 展示了 ADS8684 和 ADS8688 的 PCB 布局示例。

- 将 PCB 划分为模拟部分和数字部分。必须注意确保模拟信号远离数字线路。这种布局有助于将模拟输入和参考输入信号与数字噪声隔离。在此布局示例中，模拟输入和参考信号布线在电路板的下方，而数字连接则布线在电路板的上方。
- 强烈建议使用单一专用接地平面。
- 供应给 ADS8684 和 ADS8688 的电源必须干净且具有良好的旁路。德州仪器 (TI) 建议在模拟 (AVDD) 供电引脚附近使用一个 1 µF、X7R 级、0603 尺寸且额定电压不低于 10 V 的陶瓷电容器。 为了对数字（DVDD）供电引脚进行去耦，建议使用一个 10 µF、X7R 级、0805 尺寸且额定电压不低于 10 V 的陶瓷电容器。必须避免在 AVDD、DVDD 引脚与旁路电容器之间设置过孔。所有接地引脚必须通过短而低阻抗的路径连接到接地平面。
- REFCAP 引脚上使用了两个去耦电容。第一个是容量为 1 µF、X7R 级、0603 尺寸的小型陶瓷电容，放置在器件引脚附近，用于对高频信号进行去耦；第二个是容量为 22 µF、X7R 级、1210 尺寸的陶瓷电容，用于为器件的基准电路提供所需的电荷。 这两个电容必须直接连接到器件引脚，引脚与电容之间不得有任何过孔。
- 如果使用器件的内部基准，REFIO引脚也必须通过一个10-µF的陶瓷电容器进行去耦。该电容器必须放置在器件引脚附近。
- 对于辅助通道，飞轮 RC 滤波器元件必须放置在器件附近。在陶瓷表面贴装电容器中，COG（NPO）陶瓷电容器的电容精度最高。COG（NPO）陶瓷电容器所使用的介电材料在电压、频率和温度变化时能提供最稳定的电气性能。

版权所有 © 2014–2015，德州仪器公司

11.2 布局示例




图 101. ADS8684 和 ADS8688 的电路板布局

12 器件与文档支持

12.1 文档支持

12.1.1 相关文档

有关相关文档，请参阅以下内容：

- TIPD167 验证设计参考指南：*用于电力自动化的相位补偿型 8 通道多路复用数据采集系统*，TIDU427
- TIDA-00164 验证设计参考指南：*适用于可编程逻辑控制器（PLC）的 16 位、8 通道集成模拟输入模块*，TIDU365
- OPA320 数据手册，SBOS513
- REF5040 数据手册，SBOS410F
- AN-2029 - 处理与工艺建议，SNOA550B
- LM5017 数据手册，SNVS783

12.2 相关链接

下表列出了快速访问链接。类别包括技术文档、支持与社区资源、工具和软件，以及快速访问样品或购买页面。

表 19. 相关链接

零件	产品文件夹	样品与购买	技术文档	工具与软件	支持与社区
ADS8684	点击此处	点击此处	点击此处	点击此处	点击此处
ADS8688	点击此处	点击此处	点击此处	点击此处	点击此处

12.3 商标

SPI 是摩托罗拉的商标。
所有其他商标均为其各自所有者的财产。

12.4 静电放电注意事项



该集成电路可能会因静电放电 (ESD) 而受损。德州仪器建议在处理所有集成电路时采取适当的预防措施。如果不遵守正确的处理和安装程序，可能会导致损坏。

静电放电造成的损坏程度可能从性能的轻微下降到器件完全失效不等。精密集成电路可能更容易受到损坏，因为非常微小的参数变化就可能导致器件无法达到其公布的规格要求。

12.5 术语表

SLYZ022 — *TI 术语表*。

本术语表列出了相关术语、缩写词及其定义。

13 机械、封装及订购信息

以下页面包含机械、封装及订购信息。这些信息是指定器件的最新可用数据。此数据如有变更，恕不另行通知，且本文件可能进行修订。如需查看本数据表的浏览器版本，请参阅左侧导航栏。

版权所有 © 2014–2015，德州仪器公司

封装信息

可订购部件号	状态 (1)	材料类型 (2)	封装 | 引脚	封装数量 | 载体	RoHS (3)	引脚镀层/球体材料 (4)	MSL等级/回流峰值温度 (5)	工作温度 (°C)	部件标记 (6)
ADS8684IDBT	有源	量产	TSSOP (DBT) | 38	50 | TUBE	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8684
ADS8684IDBT.B	有效	量产	TSSOP (DBT) | 38	50 | TUBE	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8684
ADS8684IDBTR	有效	量产	TSSOP (DBT) | 38	2000 | 大型 T&R	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8684
ADS8684IDBTR.B	有效	量产	TSSOP (DBT) | 38	2000 | 大型 T&R	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8684
ADS8688IDBT	有效	量产	TSSOP (DBT) | 38	50 | TUBE	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8688
ADS8688IDBT.B	有效	量产	TSSOP (DBT) | 38	50 | TUBE	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8688
ADS8688IDBTG4	有源	量产	TSSOP (DBT) | 38	50 | TUBE	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8688
ADS8688IDBTG4.B	有效	量产	TSSOP (DBT) | 38	50 | TUBE	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8688
ADS8688IDBTR	有效	量产	TSSOP (DBT) | 38	2000 | 大型 T&R	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8688
ADS8688IDBTR.B	有效	量产	TSSOP (DBT) | 38	2000 | 大型 T&R	是	NIPDAU	Level-2-260C-1 年	-40 至 125	ADS8688

(1) **状态：**有关状态的更多详细信息，请参阅我们的产品生命周期。

(2) **材料类型：**如已指定，预生产部件为原型/实验设备，尚未获得批准或发布用于全面生产。 测试和最终工艺（包括但不限于质量保证、可靠性性能测试和/或工艺认证）可能尚未完成，该产品可能会进一步变更或可能停产。如果可以订购，购买时需在结账时签署一份额外的免责声明，且仅供早期内部评估之用。这些产品不提供任何形式的保修。

(3) **RoHS 值：**是、否、RoHS 豁免。有关更多信息和数值定义，请参阅 TI RoHS 声明。

(4) **引脚表面处理/焊球材料：**部件可能有多种表面处理选项。不同处理选项之间以垂直横线分隔。若表面处理值超过列宽上限，引脚表面处理/焊球材料值可能会分两行显示。

(5) 湿度敏感等级/**峰值回流**温度：湿度敏感等级和峰值回流温度。若某部件具有多个湿度敏感等级，则仅显示符合 JEDEC 标准的最低等级。有关将部件安装到印刷电路板时实际使用的回流温度，请参阅运输标签。

(6) **部件标记：**可能存在附加标记，涉及徽标、批次追踪代码信息或部件的环境类别。

多个器件标记将置于圆括号内。器件上仅会显示圆括号内且以“~”分隔的一个标记。如果某行缩进，则表示该行是上一行的延续，两者结合即构成该器件的完整标记。


重要信息与免责声明：本页面提供的信息代表德州仪器（TI）截至提供之日所掌握的知识和信念。TI 的知识和信念基于第三方提供的信息，对于此类信息的准确性不作任何陈述或保证。目前正在努力更好地整合来自第三方的信息。TI 已采取并将继续采取合理措施，以提供具有代表性的

且准确的信息，但可能未对进货材料和化学品进行破坏性测试或化学分析。TI 及其供应商将某些信息视为专有信息，因此可能无法公开 CAS 编号及其他部分信息。


在任何情况下，TI 因上述信息而产生的责任均不得超过 TI 每年向客户销售的本文件所涉 TI 部件的总购买价格。

卷带和卷轴信息

线轴尺寸




磁带尺寸



A0	为适应元件宽度而设计的尺寸
B0	为适应元件长度而设计的尺寸
K0	为适应元件厚度而设计的尺寸
W	载体带的总宽度
P1	相邻腔体中心之间的间距


胶带中第1引脚方向的象限分配



*所有尺寸均为公称尺寸

设备	封装类型	封装图纸	引脚	SPQ	卷轴直径 (mm)	卷轴宽度 W1 (mm)	A0 (毫米)	B0 (毫米)	K0 (毫米)	P1 (mm)	W (mm)	第1引脚象限
ADS8684IDBTR	TSSOP	DBT	38	2000	330.0	16.4	6.75	10.1	1.8	12.0	16.0	Q1
ADS8688IDBTR	TSSOP	DBT	38	2000	330.0	16.4	6.75	10.1	1.8	12.0	16.0	Q1


带盘盒尺寸



*所有尺寸均为公称尺寸

器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度（毫米）	高度 (mm)
ADS8684IDBTR	TSSOP	DBT	38	2000	353.0	353.0	32.0
ADS8688IDBTR	TSSOP	DBT	38	2000	353.0	353.0	32.0

TUBE




*所有尺寸均为公称尺寸

设备	包装名称	封装类型	引脚	SPQ	L（毫米）	W (毫米)	T（微米）	B (mm)
ADS8684IDBT	DBT	TSSOP	38	50	530	10.2	3600	3.5
ADS8684IDBT.B	DBT	TSSOP	38	50	530	10.2	3600	3.5
ADS8688IDBT	DBT	TSSOP	38	50	530	10.2	3600	3.5
ADS8688IDBT.B	DBT	TSSOP	38	50	530	10.2	3600	3.5
ADS8688IDBTG4	DBT	TSSOP	38	50	530	10.2	3600	3.5
ADS8688IDBTG4.B	DBT	TSSOP	38	50	530	10.2	3600	3.5

DBT0038A


TSSOP - 最大高度 1.2 毫米

小型外形封装




注:

1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按ASME Y14.5M标准执行。
2. 本图纸如有变更，恕不另行通知。
3. 该尺寸不包括模具飞边、凸起或浇口毛刺。模具飞边、凸起或浇口毛刺每侧不得超过 0.15 毫米。
4. 该尺寸不包括引脚间飞边。引脚间飞边每侧不得超过0.25毫米。
5. 参考 JEDEC 注册号 MO-153。




焊盘布局示例

所示裸露金属 比例尺：10倍



非阻焊层定义（推荐）




已定义的焊料掩膜

SOLDER 阻焊层详细信息

4220221/A 2020年5月

注：（续）

6. 出版物 IPC-7351 可能包含其他设计方案。
7. 信号焊盘之间及周围的阻焊层公差可能会因电路板制造厂而异。



焊膏示例

基于厚度为0.125毫米的钢网，放大倍率：10倍

4220221/A 2020年5月

注：（续）

8. 具有梯形壁和圆角的激光切割孔可能有助于改善焊膏释放效果。IPC-7525 可能提供其他设计建议。
9. 电路板组装厂可能对钢网设计有不同的建议。

重要通知和免责声明

德州仪器（TI）按“原样”提供技术与可靠性数据（包括数据手册）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息及其他资源 且包含所有缺陷，并声明不作任何明示或暗示的保证，包括但不限于对适销性、特定用途适用性或不侵犯第三方知识产权的任何暗示保证。

这些资源旨在供使用 TI 产品进行设计的熟练开发人员使用。您应独自负责 (1) 为您的应用选择合适的 TI 产品，(2) 设计、验证和测试您的应用，以及 (3) 确保您的应用符合适用标准以及任何其他安全、安保、法规或其他要求。

这些资源如有变更，恕不另行通知。TI 仅授权您将这些资源用于开发使用资源中所述 TI 产品的应用程序。禁止以其他方式复制或展示这些资源。TI 不授予任何其他 TI 知识产权或许可任何第三方知识产权。对于因您使用这些资源而产生的任何索赔、损害、费用、损失和责任，TI 不承担任何责任，且您应就此向 TI 及其代表提供全面赔偿。

TI 产品的提供受 TI《销售条款》、TI《通用质量指南》或 ti.com 网站上公布或随该等 TI 产品一并提供的其他适用条款的约束。TI 提供这些资源并不扩大或以其他方式更改 TI 针对 TI 产品的适用保修或保修免责声明。除非 TI 明确将某产品指定为定制或客户指定产品，否则 TI 产品均为标准、目录中的通用设备。

TI 反对并拒绝您可能提出的任何附加或不同的条款。

版权所有 © 2025，德州仪器公司 最后更新于 2025 年 10 月