4通道、500 MSPS DDS 配备10位DAC

数据手册 **AD9959**

特点

4 个同步 DDS 通道，采样率为 500 MSPS

各通道之间频率/相位/振幅独立控制

频率/相位/振幅变化的延迟匹配出色的通道间隔离度（>65 dB）

线性频率/相位/振幅扫描能力多达 16 级频率/相位/振幅调制（通过引脚选择）

4 个集成 10 位数模转换器 (DAC)可单独编程的 DAC 满量程电流

0.12 Hz 或更高的频率调谐分辨率14 位相位偏移分辨率

10 位输出振幅缩放分辨率

具有增强数据吞吐量的串行 I/O 端口接口 (SPI)

软件/硬件控制的断电功能

双电源工作（1.8 V DDS 核心/3.3 V 串行 I/O）多器件同步

可选 4× 至 20× REFCLK 倍频器 (PLL)可选 REFCLK 晶体振荡器

56 引脚 LFCSP 封装

应用

敏捷本地振荡器 相控阵雷达/声纳

仪器仪表 同步时钟

AOTF 的射频源

功能框图




图1.

Rev. C

文档反馈

Analog Devices 提供的信息被认为是准确且可靠的。但是，对于该信息的使用，以及因使用该信息而可能导致的对第三方专利或其他权利的任何侵犯，Analog Devices 概不承担任何责任。规格如有变更，恕不另行通知。Analog Devices 不会根据其任何专利或专利权，以暗示或其他方式授予任何许可。商标和注册商标均为其各自所有者的财产。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. 电话：781.329.4700

©2005–2016 Analog Devices, Inc. 保留所有权利。 技术支持 www.analog.com

目录

特性 1
应用 1
功能框图 1
概述 3
技术规格 4
绝对最大额定值 8
静电放电（ESD）注意事项 8
引脚配置和功能说明 9
典型性能特性 11
应用电路 14
等效输入和输出电路 17
工作原理 18
DDS 核心 18
数模转换器 18
工作模式 19
信道约束指南 19
电源 19
单音模式 19
参考时钟模式 20
可扩展DAC基准电流控制模式 21
断电功能 21
调制模式 21
使用 SDIO_x 引脚进行 RU/RD 调制 24
线性扫描模式 25
线性扫描无驻留模式 26
扫描和相位累加器清零功能 27
输出振幅控制模式 28
多颗AD9959器件的同步 29
自动模式同步 29
手动软件模式同步 29
手动硬件模式同步 29
I/O_UPDATE、SYNC_CLK 与系统时钟之间的关系 30
串行I/O端口 31
概述 31
指令字节说明 32
串行I/O端口引脚说明 32
串行I/O端口功能说明 32
MSB/LSB 传输说明 32
串行I/O工作模式 33
寄存器映射与位描述 36
寄存器映射表 36
控制寄存器的说明 39
通道寄存器的说明 41
外形尺寸 44
订购指南 44

修订历史

2016年10月——从Rev. B修订为Rev. C

修改图37的图注 26
更新了轮廓尺寸 44

2008年7月——从A版修订为B版

在表1中添加了“引脚轮廓切换速率”参数 6
对图24的修改 14
对图 31 的修改 17
参考时钟输入电路部分的修改 20
“工作原理”部分的变更 29
图 40 的修改 30
串行数据输入/输出（SDIO_0、SDIO_1、SDIO_3）的变更
章节 32
表 38 的变更 43
在外形尺寸中添加了裸露焊盘符号 44

2008年3月——从Rev. 0修订至Rev. A

特征变更 1
插入图1 1
输入电平规格的变更 4

布局变更 8
表3的变更....9
新增“等效输入和输出电路”章节....17
图35的修改....21
“设置线性扫描斜率”部分的修改....25
频率线性扫描示例的更改：AFP 位 = 10 段 26
图 37 的修改....26
图38和图39的修改。 27
新增表25 31
对图41进行了修改 31
对图42的修改 32
新增示例指令字节部分 32
新增表27 33
修改了图46、图47、图48和图49 35
对“寄存器映射与位描述”一节的修改....36
在表30中添加了尾注1 38
对《订购指南》的修改 44

2005年7月——修订版0：初版

概述

AD9959 由四个直接数字合成器（DDS）内核组成，可对每个通道进行独立的频率、相位和幅度控制。这种灵活性可用于校正因模拟处理（如滤波、放大或与 PCB 布局相关的失配）而导致的信号不平衡。
由于所有通道共享一个系统时钟，因此它们本质上是同步的。该器件支持多器件同步。

AD9959 可对频率、相位或振幅进行最多 16 级的调制（FSK、PSK、ASK）。通过向轮廓引脚输入数据来实现调制。此外，AD9959 还支持频率、相位或振幅的线性扫描，适用于雷达和仪器仪表等应用。

AD9959 串行 I/O 端口提供多种配置选项，从而具备极高的灵活性。 该串行I/O端口提供了一种与SPI兼容的工作模式，该模式与Analog Devices, Inc. 早期DDS产品中的SPI操作几乎完全一致。其灵活性源于四个数据引脚（SDIO_0/SDIO_1/SDIO_2/SDIO_3），这些引脚支持四种可编程的串行I/O工作模式。

AD9959 采用先进的 DDS 技术，在提供高性能的同时实现了低功耗。该器件集成了四个高速 10 位 DAC，具有出色的宽带和窄带 SFDR 性能。每个通道都有一个专用的 32 位频率调谐字、14 位的相位偏移以及一个 10 位的输出量程乘数。

DAC 输出采用电源基准，必须通过电阻或 AVDD 中点抽头变压器终止至 AVDD。每个 DAC 都有自己的可编程基准，以使每个通道具有不同的满量程电流。

DDS 作为高分辨率分频器工作，以 REFCLK 为输入，由 DAC 提供输出。REFCLK 输入源对所有通道共用，可直接驱动，或与集成 REFCLK 倍频器（PLL）结合使用，最高可达 500 MSPS。PLL 倍频因子可在 4 到 20 之间以整数步长进行编程。 REFCLK 输入还配备了一个振荡器电路，以支持将外部晶体用作 REFCLK 源。晶体频率必须在 20 MHz 至 30 MHz 之间。该晶体可与 REFCLK 倍频器结合使用。

AD9959采用节省空间的56引脚LFCSP封装。DDS核心（AVDD和DVDD引脚）由1.8 V电源供电。数字I/O接口（SPI）工作电压为3.3 V，需要将DVDD_I/O（第49引脚）连接至3.3 V。

AD9959的工作温度范围覆盖工业级温度范围
−40°C 至 +85°C。




图2. 详细框图

规格

AVDD 和 DVDD = 1.8 V ± 5%；DVDD_I/O = 3.3 V ± 5%；T = 25°C；R_{SET} = 1.91 kΩ；外部参考时钟频率 = 500 MSPS（REFCLK 乘法器旁路），除非另有说明。

表 1。

参数	最小值	典型值	最大	单位	测试条件/备注
参考时钟输入特性					参见图 34 和图 35
频率范围					
REFCLK 倍频器旁路	1		500	MHz	
REFCLK 倍频器启用	10		125	MHz	
内部VCO输出频率范围					
VCO增益控制位设为高[1]	255		500	MHz	
VCO增益控制位设置为低[1]	100		160	MHz	
晶体REFCLK源范围	20		30	MHz	
输入电平	200		1000	mV	在每个引脚处测量（单端）
输入电压偏置电平		1.15		V	
输入电容		2		pF	
输入阻抗		1500		Ω	
绕过REFCLK倍频器时的占空比	45		55	%	
启用REFCLK倍频器时的占空比	35		65	%	
CLK 模式选择（第 24 引脚）逻辑 1 电压	1.25		1.8	V	1.8 V 数字输入逻辑
CLK 模式选择（第 24 引脚）逻辑 0 电压			0.5	V	1.8 V 数字输入逻辑
DAC 输出特性					必须以 AVDD 为基准
分辨率			10	位	
满量程输出电流	1.25		10	mA	
增益误差	−10		+10	%FS	
通道间输出幅度匹配误差	−2.5		+2.5	%	
输出电流偏移		1	25	μA	
差分非线性		±0.5		LSB	
积分非线性		±1.0		LSB	
输出电容		3		pF	
电压顺应性范围	AVDD − 0.50		AVDD + 0.50	V	
通道间隔离	65			dB	DAC 电源并联（参见图 19）
宽带无杂散动态范围（SFDR）					宽带SFDR的频率范围定义为直流至奈奎斯特频率
1 MHz 至 20 MHz 模拟输出		−65		dBc	
20 MHz 至 60 MHz 模拟输出		−62		dBc	
60 MHz 至 100 MHz 模拟输出		−59		dBc	
100 MHz 至 150 MHz 模拟输出		−56		dBc	
150 MHz 至 200 MHz 模拟输出		−53		dBc	
窄带无杂散动态范围 (SFDR)					
1.1 MHz 模拟输出（±10 kHz）		−90		dBc	
1.1 MHz 模拟输出（±50 kHz）		−88		dBc	
1.1 MHz 模拟输出（±250 kHz）		−86		dBc	
1.1 MHz 模拟输出（±1 MHz）		−85		dBc	
15.1 MHz 模拟输出（±10 kHz）		−90		dBc	
15.1 MHz 模拟输出（±50 kHz）		−87		dBc	
15.1 MHz 模拟输出（±250 kHz）		−85		dBc	
15.1 MHz 模拟输出（±1 MHz）		−83		dBc	

40.1 MHz 模拟输出（±10 kHz）	–90	dBc	
40.1 MHz 模拟输出（±50 kHz）	–87	dBc	
40.1 MHz 模拟输出（±250 kHz）	–84	dBc	
40.1 MHz 模拟输出（±1 MHz）	–82	dBc	
75.1 MHz 模拟输出（±10 kHz）	–87	dBc	

参数	最小值	典型值	最大	单位	测试条件/备注
75.1 MHz 模拟输出（±50 kHz）		–85		dBc	
75.1 MHz 模拟输出（±250 kHz）		–83		dBc	
75.1 MHz 模拟输出（±1 MHz）		–82		dBc	
100.3 MHz 模拟输出（±10 kHz）		–87		dBc	
100.3 MHz 模拟输出（±50 kHz）		–85		dBc	
100.3 MHz 模拟输出（±250 kHz）		–83		dBc	
100.3 MHz 模拟输出（±1 MHz）		–81		dBc	
200.3 MHz 模拟输出（±10 kHz）		–87		dBc	
200.3 MHz 模拟输出（±50 kHz）		–85		dBc	
200.3 MHz 模拟输出（±250 kHz）		–83		dBc	
200.3 MHz 模拟输出（±1 MHz）		–81		dBc	
相位噪声特性					
15.1 MHz（f_{OUT}）时的残余相位噪声					
@ 1 kHz 偏移		–150		dBc/Hz	
@ 10 kHz 偏移		–159		dBc/Hz	
@ 100 kHz 偏移		–165		dBc/Hz	
@ 1 MHz 偏移		–165		dBc/Hz	
40.1 MHz（f_{OUT}）时的残余相位噪声					
@ 1 kHz 偏移		–142		dBc/Hz	
@ 10 kHz 偏移		–151		dBc/Hz	
@ 100 kHz 偏移		–160		dBc/Hz	
@ 1 MHz 偏移		–162		dBc/Hz	
75.1 MHz（f_{OUT}）时的残余相位噪声					
@ 1 kHz 偏移		–135		dBc/Hz	
@ 10 kHz 偏移		–146		dBc/Hz	
@ 100 kHz 偏移		–154		dBc/Hz	
@ 1 MHz 偏移		–157		dBc/Hz	
100.3 MHz（f_{OUT}）时的残余相位噪声					
@ 1 kHz 偏移		–134		dBc/Hz	
@ 10 kHz 偏移		–144		dBc/Hz	
@ 100 kHz 偏移		–152		dBc/Hz	
@ 1 MHz 偏移		–154		dBc/Hz	
启用 REFCLK 倍频器 5× 时，@ 15.1 MHz (f_{OUT}) 的残余相位噪声					
@ 1 kHz 偏移		–139		dBc/Hz	
@ 10 kHz 偏移		–149		dBc/Hz	
@ 100 kHz 偏移		–153		dBc/Hz	
@ 1 MHz 偏移		–148		dBc/Hz	
启用 5× REFCLK 倍频器时，在 40.1 MHz（f_{OUT}）下的残余相位噪声					
@ 1 kHz 偏移		–130		dBc/Hz	
@ 10 kHz 偏移		–140		dBc/Hz	
@ 100 kHz 偏移		–145		dBc/Hz	
@ 1 MHz 偏移		–139		dBc/Hz	
启用 5× REFCLK 倍频器时，在 75.1 MHz（f_{OUT}）下的残余相位噪声					
@ 1 kHz 偏移		–123		dBc/Hz	
@ 10 kHz 偏移		–134		dBc/Hz	
@ 100 kHz 偏移		–138		dBc/Hz	
@ 1 MHz 偏移		–132		dBc/Hz	

参数	最小	典型值	最大	单位	测试条件/备注
启用 REFCLK 倍频器 5× 时，100.3 MHz（f_{OUT}）下的残余相位噪声					
@ 1 kHz 偏移		–120		dBc/Hz	
@ 10 kHz 偏移		–130		dBc/Hz	
@ 100 kHz 偏移		–135		dBc/Hz	
@ 1 MHz 偏移		–129		dBc/Hz	
启用 20× REFCLK 倍频器时，@ 15.1 MHz（f_{OUT}）的残余相位噪声					
@ 1 kHz 偏移		–127		dBc/Hz	
@ 10 kHz 偏移		–136		dBc/Hz	
@ 100 kHz 偏移		–139		dBc/Hz	
@ 1 MHz 偏移		–138		dBc/Hz	
启用 20× REFCLK 倍频器时，在 40.1 MHz（f_{OUT}）下的残余相位噪声					
@ 1 kHz 偏移		–117		dBc/Hz	
@ 10 kHz 偏移		–128		dBc/Hz	
@ 100 kHz 偏移		–132		dBc/Hz	
@ 1 MHz 偏移		–130		dBc/Hz	
启用 20× REFCLK 倍频器时，在 75.1 MHz（f_{OUT}）下的残余相位噪声					
@ 1 kHz 偏移		–110		dBc/Hz	
@ 10 kHz 偏移		–121		dBc/Hz	
@ 100 kHz 偏移		–125		dBc/Hz	
@ 1 MHz 偏移		–123		dBc/Hz	
启用 20× REFCLK 倍频器时，在 100.3 MHz（f_{OUT}）处的残余相位噪声					
@ 1 kHz 偏移		–107		dBc/Hz	
@ 10 kHz 偏移		–119		dBc/Hz	
@ 100 kHz 偏移		–121		dBc/Hz	
@ 1 MHz 偏移		–119		dBc/Hz	
串行端口时序特性					
串行时钟 (SCLK) 最大频率			200	MHz	
SCLK 低电平脉冲宽度下限 (t_{PWL})	1.6			ns	
SCLK 脉冲宽度高电平最小值 (t_{PWH})	2.2			ns	
最小数据建立时间 (t_{DS})	2.2			ns	
最小数据保持时间	0			ns	
最小 CS 建立时间 (t_{PRE})	1.0			ns	
读取操作的最小数据有效时间	12			ns	
其他时序特性					
MASTER_RESET 最小脉冲宽度	1				最小脉冲宽度 = 1 个同步时钟周期
I/O_UPDATE 最小脉冲宽度	1				最小脉冲宽度 = 1 个同步时钟周期
最小建立时间（从 I/O_UPDATE 到 SYNC_CLK）	4.8			ns	上升沿到上升沿
最小保持时间（从 I/O_UPDATE 到 SYNC_CLK）	0			ns	上升沿到上升沿
最小建立时间（从配置文件输入到 SYNC_CLK）	5.4			ns	
最小保持时间（从轮廓输入到 SYNC_CLK）	0			ns	
最小建立时间（SDIO 输入至 SYNC_CLK）	2.5			ns	
最小保持时间（SDIO输入至SYNC_CLK）	0			ns	
REF_CLK 与 SYNC_CLK 之间的传播时间	2.25	3.5	5.5	纳秒	
引脚切换速率分析			2	同步时钟	
CMOS 逻辑输入					
V_{IH}	2.0			V	
V_{IL}			0.8	V	
逻辑 1 电流		3	12	µA	
逻辑0电流		–12		µA	

输入电容	2	pF	

参数	最小值	典型值	最大	单位	测试条件/备注
CMOS 逻辑输出					1 mA 负载
V_{OH}	2.7			V	
V_{OL}			0.4	V	
电源					
总功耗——所有通道开启，单音模式		540	635	mW	主要受电源波动影响
总功耗——所有通道开启，带扫描累加器		580	680	mW	主要受电源波动影响
总功耗——完全关断		13		mW	
I_{AVDD}——所有通道开启，单音模式		155	180	mA	
I_{AVDD}——所有通道开启，扫频累加器、REFCLK倍频器及10位输出缩放因子启用		160	185	mA	
I_{DVDD}——所有通道开启，单音模式		105	125	mA	
IDVDD——所有通道开启，扫频累加器、REFCLK乘法器和10位输出标量启用		125	145	mA	
$I_{DVDD_I/O}$			40	mA	I_{DVDD} = 读取
			30	mA	I_{DVDD} = 写入
I_{AVDD} 断电模式		0.7		mA	
I_{DVDD} 断电模式		1.1		mA	
数据延迟（流水线延迟） 单音模式[2,3]					
启用匹配延迟时发送至 DAC 输出的频率、相位和振幅字	29			SYSCLKs	
在禁用匹配延迟时，频率字传输至DAC输出的时间	29			SYSCLKs	
当禁用匹配延迟时，从字到DAC输出的相位偏移	25			SYSCLKs	
在禁用匹配延迟时，DAC输出的振幅字	17			SYSCLKs	
数据延迟（流水线延迟） 调制模式[3,4]					
频率字到DAC输出	34			SYSCLKs	
相位偏移字到DAC输出	29			SYSCLKs	
发送至DAC输出的振幅字	21			SYSCLKs	
数据延迟（流水线延迟）线性扫描模式[3,4]					
频率上升/下降Δ调谐字到DAC输出	41			SYSCLKs	
相位偏移上升/下降Δ调谐字到DAC输出	37			SYSCLKs	
发送至DAC输出的振幅上升/下降Δ调谐字	29			SYSCLKs	

[1] 对于 160 MHz 至 255 MHz 的 VCO 频率范围，无法保证其能够正常工作。
[2] 数据延迟以 I/O_UPDATE 为基准。
[3] 数据延迟是固定的。
[4] 数据延迟以配置文件更改为基准。

绝对最大额定值

表 2.

参数	额定值
最大结温	150°C
DVDD_I/O（第 49 引脚）	4 V
AVDD、DVDD	2 V
数字输入电压（DVDD_I/O = 3.3 V）	−0.7 V 至 +4 V
数字输出电流	5 mA
存储温度范围	−65°C 至 +150°C
工作温度范围	−40°C 至 +85°C
引脚温度（10秒焊接）	300°C
θ_{JA}	21°C/W
θ_{JC}	2°C/W


若应力值达到或超过“绝对最大额定值”中列出的数值，可能会对产品造成永久性损坏。此处仅为应力额定值；并不意味着产品在这些条件下，或在本规范“工作条件”部分所列条件之外的任何其他条件下，仍能正常工作。长期超出最大工作条件进行操作可能会影响产品的可靠性。

静电放电（ESD）注意事项



ESD (electrostatic discharge) sensitive device. Charged devices and circuit boards can discharge without detection. Although this product features patented or proprietary protection circuitry, damage may occur on devices subjected to high energy ESD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

引脚配置与功能说明



注

1. 封装底面暴露的 EPAD 是一个电气连接点，必须焊接到接地端。
2. 第 49 引脚为 DVDD_I/O，连接至 3.3V。

0 0246-003

图3. 引脚配置

表 3. 引脚功能说明

引脚编号	助记符	I/O[1]	描述
1	SYNC_IN	I	用于同步多个 AD9959 器件。连接至主 AD9959 器件的 SYNC_OUT 引脚。
2	SYNC_OUT	O	用于同步多个 AD9959 器件。连接至从属 AD9959 器件的 SYNC_IN 引脚。
3	MASTER_RESET	I	高电平有效复位引脚。拉低 MASTER_RESET 引脚将强制 AD9959 内部寄存器恢复至默认状态，具体说明请参见"寄存器映射与位描述"一节。
4	PWR_DWN_CTL	I	外部断电控制。
5、7、11、15、19、21、26、31、33、37、39	AVDD	I	模拟电源引脚（1.8 V）。
6、10、12、16、18、20、25、28、32、34、38	AGND	I	模拟接地引脚。
45、55	DVDD	I	数字电源引脚（1.8 V）。
44、56	DGND	I	数字电源接地引脚。
8	CH2_IOUT	O	真正的DAC输出。终端连接至AVDD。
9	$\overline{\text{CH2_IOUT}}$	O	互补型DAC输出。终端连接至AVDD。
13	CH3_IOUT	O	真实DAC输出。终端连接至AVDD。
14	$\overline{\text{CH3_IOUT}}$	O	互补型DAC输出。终端连接至AVDD。
17	DAC_RSET	I	为所有DAC建立参考电流。需在第17引脚与AGND之间连接一个1.91 kΩ（标称值）的电阻。
22	$\overline{\text{REF_CLK}}$	I	互补参考时钟/振荡器输入。当REF_CLK以单端模式工作时，应使用0.1 μF 电容器将其与 AVDD 或 AGND 进行去耦。

23	REF_CLK	I	参考时钟/振荡器输入。当 REF_CLK 处于单端模式时，此引脚即为输入端。有关参考时钟配置，请参阅“工作模式”一节。

引脚编号	助记符	I/O[1]	描述
24	CLK_MODE_SEL	I	振荡器部分的控制引脚。注意：请勿向该引脚施加超过 1.8 V 的电压。当电平为高（1.8 V）时，振荡器部分被启用，可接受晶体作为 REF_CLK 源；当电平为低时，振荡器部分被旁路。
27	LOOP_FILTER	I	连接至 PLL 环路滤波器的外部零点补偿网络。通常，该网络由一个 0 Ω 电阻与一个 680 pF 电容器串联组成，并连接至 AVDD。
29	$\overline{\text{CH0_IOUT}}$	O	互补型DAC输出。终端连接至AVDD。
30	CH0_IOUT	O	真实DAC输出。终端连接至AVDD。
35	$\overline{\text{CH1_IOUT}}$	O	互补型DAC输出。终端连接至AVDD。
36	CH1_IOUT	O	真 DAC 输出。终端连接至 AVDD。
40 至 43	P0 至 P3	I	用于调制（FSK、PSK、ASK）、启动/停止扫描累加器或调节输出幅度上升/下降的数据引脚。数据与 SYNC_CLK（引脚 54）同步。 数据输入必须满足 SYNC_CLK 的建立时间和保持时间要求。这些引脚的功能由配置文件引脚配置 (PPC) 位（FR1[14:12]）控制。
46	I/O_UPDATE	I	上升沿将数据从串行 I/O 端口缓冲区传输到活动寄存器。I/O_UPDATE 与 SYNC_CLK（第 54 引脚）同步。 I/O_UPDATE 必须满足 SYNC_CLK 的建立时间和保持时间要求，以确保数据传输到 DAC 输出的管道延迟固定；否则，将存在 ±1 个 SYNC_CLK 周期的管道不确定性。最小脉冲宽度为一个 SYNC_CLK 周期。
47	$\overline{\text{CS}}$	I	低电平有效片选。允许多个器件共享一条公共 I/O 总线（SPI）。
48	SCLK	I	用于I/O操作的串行数据时钟。数据位在SCLK的上升沿写入，在SCLK的下降沿读取。
49	DVDD_I/O	I	SPI端口和数字I/O的3.3 V数字电源。
50	SDIO_0	I/O	数据引脚 SDIO_0 仅专用于串行端口 I/O。
51、52	SDIO_1、SDIO_2	I/O	数据引脚 SDIO_1 和数据引脚 SDIO_2 可用于串行 I/O 端口，或用于启动 DAC 输出幅值的上升/下降（RU/RD）。
53	SDIO_3	I/O	数据引脚 SDIO_3 可用作串行 I/O 端口，或用于启动 DAC 输出幅值的上升/下降（RU/RD）。 在单比特或 2 比特模式下，SDIO_3 用于 SYNC_I/O。如果不使用 SYNC_I/O 功能，请将其连接到地或逻辑 0。在单比特或 2 比特模式下，请勿让 SDIO_3 处于悬空状态。
54	SYNC_CLK	O	SYNC_CLK 的运行频率为系统时钟频率的四分之一；该时钟可禁用。 I/O_UPDATE 或数据（引脚 40 至引脚 43）与 SYNC_CLK 同步。为了保证数据到 DAC 输出的固定流水线延迟，I/O_UPDATE 或数据（引脚 40 至引脚 43）必须满足 SYNC_CLK 上升沿的建立时间和保持时间要求；否则，会出现 ±1 个 SYNC_CLK 周期的不确定性。

[1] I = 输入，O = 输出。

典型性能特性




图4. 宽带 $_{SFDR}$，f_{OUT} = 1.1 $_{MHz}$，f_{CLK} = 500 MSPS




图7. 宽带 $_{SFDR}$，f_{OUT} = 15.1 $_{MHz}$，f_{CLK} = 500 MSPS




图5. 宽带 $_{SFDR}$，f_{OUT} = 40.1 $_{MHz}$，f_{CLK} = 500 MSPS




图8. 宽带 $_{SFDR}$，f_{OUT} = 75.1 $_{MHz}$，f_{CLK} = 500 MSPS




图6. 宽带 $_{SFDR}$，f_{OUT} = 100.3 $_{MHz}$，f_{CLK} = 500 MSPS




图9. 宽带 $_{SFDR}$，f_{OUT} = 200.3 $_{MHz}$，f_{CLK} = 500 MSPS




图10. NBSFDR，±1 MHz，f_{OUT} = 1.1 MHz，f_{CLK} = 500 MSPS




图11. NBSFDR，±1 MHz，f_{OUT} = 40.1 MHz，f_{CLK} = 500 MSPS




图12. NBSFDR，±1 MHz，f_{OUT} = 100.3 MHz，f_{CLK} = 500 MSPS




图13. NBSFDR，±1 MHz，f_{OUT} = 15.1 MHz，f_{CLK} = 500 MSPS




图14. NBSFDR，±1 MHz，f_{OUT} = 75.1 MHz，f_{CLK} = 500 MSPS




图15. NBSFDR，±1 MHz，f_{OUT} = 200.3 MHz，f_{CLK} = 500 MSPS




图16. 当f_{OUT} = 15.1 MHz、40.1 MHz、75.1 MHz、100.3 MHz；f_{CLK} = 500 MHz，且REFCLK 倍频器被旁路




图17. 当f_{OUT} = 15.1 MHz、40.1 MHz、75.1 MHz、100.3 MHz；f_{CLK} = 500 MHz，REFCLK 倍频系数 = 5×




图18. 当f_{OUT} = 15.1 MHz、40.1 MHz、75.1 MHz、100.3 MHz；f_{CLK} = 500 MHz，REFCLK 倍频系数 = 20×




图19. 500 MSPS工作条件下的信道隔离度；测试条件为目标信道固定在110.3 MHz，其他信道进行频率扫描




图20. 功耗与参考时钟频率及通道数的关系
电源开/关




图21. 平均信道SFDR 与f_{OUT} 的关系

应用电路




图22. 在FMCW 或脉冲雷达应用中，利用DDS 实现精密频率/相位控制的相控阵雷达；DDS 可提供连续波或频率扫描




图23. 单边带抑制载波上变频




图24. 通过精细频率和延迟调整调谐，实现PLL 锁定到参考信号的DDS 频率分布




图25. 利用AD9510 作为参考时钟和SYNC_CLK 的时钟分配器，将多个器件同步以提高通道容量




图26. 用于声光可调滤波器的DDS激励源




图27. 采用DDS 中的相位偏移值改变比较器直流电压以实现占空比控制的敏捷时钟源




图28. 使用AD9512/AD9513/AD9514/AD9515 系列时钟分配芯片的时钟生成电路

等效输入和输出电路




图29. CMOS 数字输入




图30. DAC 输出




图31. REF_CLK/REF_CLK 输入

工作原理

DDS 核心

AD9959 具有四个 DDS 内核，每个内核由一个 32 位相位累加器和一个相位-幅度转换器组成。当相位累加器被时钟驱动且相位增量值（频率调谐字）大于 0 时，这些数字模块共同生成一个数字正弦波。相位-幅度转换器通过 cos(θ) 运算，将相位信息同时转换为幅度信息。

每个 DDS 通道的输出频率 (f_{OUT}) 取决于各相位累加器的翻转速率。确切的关系由以下方程给出：

$$f_{OUT} = \frac{(FTW)(f_S)}{2^{32}}$$

其中：

f_S 为系统时钟频率。

FTW 是频率调谐字，且 $0 \le FTW \le 2^{31}$ 。2^{32} 表示相位累加器的容量

。

由于所有四个通道共享一个系统时钟，因此它们本质上是同步的。

DDS 核心架构还支持对输出信号进行相位偏移，该操作由通道相位偏移字 (CPOW) 实现。CPOW 是一个 14 位寄存器，用于存储相位偏移值。该值将加到相位累加器的输出上，以偏移输出信号的当前相位。每个通道都有自己的相位偏移字寄存器。此功能可用于将所有通道置于彼此之间已知的相位关系中。 相位偏移的确切值由以下公式给出：

$$\Phi = \left(\frac{POW}{2^{14}} \right) \times 360^\circ$$

数模转换器

AD9959 集成了四个 10 位电流输出 DAC。DAC 将数字代码（幅度）转换为离散的模拟量。DAC 的电流输出可建模为具有高输出阻抗（典型值为 100 kΩ）的电流源。与许多 DAC 不同，这些电流输出需要通过电阻或中心抽头变压器连接至 AVDD 端子，以确保预期电流流动。

每个DAC均具有互补输出，可提供总和为满量程输出电流（$I_{OUT} + I_{OUT}$ ）的输出。这些输出始终为吸入

，且其和在任何时刻均等于满量程电流。满量程电流通过外部电阻（R_{SET} ）以及“工作模式”章节中讨论的可调DAC电流控制位进行控制。电阻R_{SET} 连接在DAC_RSET引脚与模拟地（AGND）之间。满量程电流与电阻值成反比，关系如下：

$$I_{OUT}\ (\max) = \frac{18.91}{R_{SET}}$$

组合式DAC的最大满量程输出电流

输出的最大满量程输出电流为15 mA，但将输出限制在10 mA可获得最佳的无杂散动态范围（SFDR）性能。DAC输出电压的容限范围为AVDD + 0.5 V至

AVDD – 0.5 V。超出此范围产生的电压可能会导致过度的谐波失真。应妥善处理负载终端，以确保输出电压保持在其合规范围内。超出此范围可能会损坏DAC输出电路。




图32. 典型的DAC 输出终端配置

工作模式

AD9959可同时执行多种模式组合（例如，单音、调制、线性扫描）。然而，某些模式需要使用多个数据引脚，这可能会带来限制。以下指南可帮助确定AD9959是否能同时执行特定的模式组合。

通道限制指南

- 单音模式、两级调制模式和线性扫频模式可在任意通道上以任意组合同时启用。
- 任意一个或两个通道（以任意组合形式）均可执行四级调制。其余通道可处于单音模式。
- 任意通道均可执行八级调制。其余三个通道可处于单音模式。
- 任意通道均可执行 16 级直接调制。其余三个通道可处于单音模式。
- RU/RD 功能可在所有四个处于单音模式的通道上使用。有关 RU/RD 功能的详细信息，请参阅“输出幅度控制模式”一节。
- 当配置引脚 P2 和配置引脚 P3 用于 RU/RD 时，任意两个通道可使用 RU/RD 进行二阶调制，或任意两个通道可使用 RU/RD 进行线性频率或相位扫描。其余两个通道可处于单音模式。
- 当配置引脚 P3 用于 RU/RD 时，任意一个通道均可通过 RU/RD 进行八级调制。其余三个通道可处于单音模式。
- 当 SDIO_1、SDIO_2 和 SDIO_3 引脚用于 RU/RD 时，任意一个或两个通道、任意三个通道，或全部四个通道均可执行基于 RU/RD 的双级调制。未参与双级调制的通道可处于单音模式。
- 当 SDIO_1、SDIO_2 和 SDIO_3 引脚用于 RU/RD 时，任意一个或两个通道均可通过 RU/RD 进行四级调制。未参与四级调制的通道均可处于单音模式。
- 当 SDIO_1、SDIO_2 和 SDIO_3 引脚用于 RU/RD 时，任意一个或两个通道均可通过 RU/RD 进行 16 级调制。其余三个通道可处于单音模式。
- 幅度调制、线性幅度扫描模式和 RU/RD 功能无法同时运行，但频率调制和相位调制可与 RU/RD 功能同时运行。

电源

AVDD 和 DVDD 供电引脚为 DDS 核心和辅助模拟电路提供电源。这些引脚连接到
1.8 V 标称电源。

DVDD_I/O 引脚连接到标称电压为 3.3 V 的电源。除 CLK_MODE_SEL 输入外，所有数字输入均为 3.3 V 逻辑电平。CLK_MODE_SEL（第 24 引脚）为模拟输入，应采用 1.8 V 逻辑电平工作。

单音模式

单音模式是主复位信号后默认的工作模式。在此模式下，所有四个 DDS 通道共享频率调谐字（寄存器 0x04）和相位偏移字（寄存器 0x05）的共同地址位置。通道使能位与这些共享地址结合使用。 因此，各通道之间的频率调谐字和/或相位偏移字可以独立编程（参见下文步骤 1 至步骤 5）。通道使能位无需通过 I/O 更新即可启用或禁用通道。

有关通道选择寄存器（CSR，寄存器 0x00）中通道使能位的说明，请参阅“寄存器映射和位描述”一节。在写入 CSR 数据字节后，通道使能位会立即启用或禁用。

地址共享功能允许根据需要同时向各通道写入数据。默认状态下，所有通道使能位均处于启用状态。
因此，频率调谐字和/或相位偏移字对所有通道都是通用的，但仅需通过串行 I/O 端口写入一次。

以下步骤介绍了一种基本协议，用于利用通道使能位为每个通道编程不同的频率调谐字和/或相位偏移字。

1. 给被测设备（DUT）通电并发出主复位信号。主复位将器件置于单音模式和单位模式，以进行串行编程操作（请参阅“串行 I/O 工作模式”部分）。此时，频率调谐字和相位偏移字的默认值为 0。
2. 仅启用一个通道使能位（寄存器 0x00），并将其他通道使能位禁用。
3. 使用串行 I/O 端口，为已启用的通道编程所需的频率调谐字（寄存器 0x04）和/或相位偏移字（寄存器 0x05）。
4. 对每个通道重复步骤 2 和步骤 3。
5. 发送一个 I/O 更新信号。I/O 更新后，所有通道均应输出其编程的频率和/或相位偏移值。

单音模式——匹配的流水线延迟

在单音模式下，AD9959 针对所有频率、相位和振幅变化，为 DAC 输入提供匹配的流水线延迟。这避免了在此类应用中需要处理三个输入端口之间不同的流水线延迟。通过使能通道功能寄存器（CFR，寄存器 0x03）中的“匹配流水线延迟”有效位，即可启用此功能。此功能
仅在单音模式下可用。

参考时钟模式

AD9959 支持多种参考时钟配置来生成内部系统时钟。除了直接使用高频时钟源为器件提供时钟外，还可以利用内部基于 PLL 的参考时钟倍频器来生成系统时钟。 此外，还提供了一个片上振荡器电路，通过将晶体连接到时钟输入引脚来提供低频参考信号。启用这些功能后，器件即可使用低频时钟源工作，同时仍能为DDS和DAC提供较高的更新率。但是，使用时钟倍频器会改变输出相位噪声特性。若要获得最佳的相位噪声性能，
需要一个纯净、稳定且具有高上升/下降时间（slew）的时钟（参见图17和图18）。

启用 PLL 可实现参考时钟的倍频
频率可在 4× 至 20× 之间以整数步长进行调节。PLL 倍频
值由一个 5 位乘数值表示。这些位位于功能寄存器 1（FR1，寄存器 0x01）的位[22:18]
（参见“寄存器映射和位描述”一节）。

当 FR1[22:18] 被编程为 4 到 20（十进制）之间的值时，时钟倍频器即被启用。寄存器中的整数值代表倍频因子。
启用时钟倍频器时的系统时钟频率等于参考时钟频率乘以该倍频系数。若 FR1[22:18] 编程值为小于 4 或大于 20，则时钟倍频器被禁用，此时倍频系数实质上为 1。

每当 PLL 时钟倍频器被启用或倍频值发生变化时，应预留足够的时间让 PLL 锁定（通常为 1 毫秒）。

请注意，PLL 的输出频率限制在 100 MHz 至 500 MHz 范围内。不过，有一个 VCO 增益控制位必须正确使用。该 VCO 增益控制位定义了两个频率输出范围（低/高）。VCO 增益控制位的默认值为低（详情参见表 1）
。

PLL 中的电荷泵电流默认值为 75 μA。此设置通常可提供最佳的相位噪声特性。增加电荷泵电流可能会导致相位噪声恶化，但会缩短锁定时间并改变环路带宽。

要启用片上振荡器以进行晶体振荡，需将 CLK_MODE_SEL（第 24 引脚）拉高至逻辑高电平（1.8 V 逻辑电平）。启用片上振荡器后，将外部晶体连接至 REF_CLK 和 REF_CLK 输入端，即可产生低频参考时钟。晶体的频率必须在 20 MHz 至 30 MHz 范围内。

表 4 总结了时钟工作模式。更多详细信息请参见表 1。

参考时钟输入电路

参考时钟输入电路有两种工作模式，由第 24 引脚（CLK_MODE_SEL）的逻辑状态控制。第一种模式（逻辑低电平）配置为输入缓冲器。在此模式下，由于内部直流偏置，参考时钟必须以交流耦合方式连接至输入端。该模式支持差分
或单端配置。若选择单端模式，则应通过一个 0.1 μF 电容将互补参考时钟输入（第 22 引脚）与 AVDD 或 AGND 进行去耦。图 33 至图 35 展示了 AD9959 的典型参考时钟配置示例。




图33. 来自单端源的差分耦合

参考时钟输入还可以支持 LVPECL 或 PECL 驱动器作为参考时钟源
。




图34. 差分时钟源连接

第二种工作模式（引脚 24 = 逻辑高电平 = 1.8 V）提供了一个用于晶体振荡的内部振荡器。在此模式下，两个时钟输入均通过晶体引线进行直流耦合，并被旁路。支持的晶体频率范围为 20 MHz 至 30 MHz。图 35 展示了使用晶体的配置。

表 4. 时钟配置

CLK_MODE_SEL，第 24 引脚	FR1[22:18] PLL 分频比 = M	晶体振荡器启用	系统时钟 (f_{SYSCLK})	最小/最大频率范围（MHz）
高电平 = 1.8 V 逻辑电平	4 ≤ M ≤ 20	是	$f_{SYSCLK} = f_{OSC} \times M$	$100 < f_{SYSCLK} < 500$
高电平 = 1.8 V 逻辑电平	M < 4 或 M > 20	是	$f_{SYSCLK} = f_{OSC}$	$20 < f_{SYSCLK} < 30$
低	4 ≤ M ≤ 20	否	$f_{SYSCLK} = f_{REFCLK} \times M$	$100 < f_{SYSCLK} < 500$
低	M < 4 或 M > 20	否	$f_{SYSCLK} = f_{REFCLK}$	$0 < f_{SYSCLK} < 500$




图35. 晶体输入配置

可扩展 DAC 参考电流控制模式

RSET 引脚为所有四个 DAC 共用。因此，默认情况下各 DAC 的满量程电流相等。可利用可缩放 DAC 基准功能，独立设置每个 DAC 的满量程电流。这通过寄存器位 CFR[9:8] 实现。表 5 展示了如何对每个 DAC 进行单独缩放以实现独立通道控制。这种缩放功能可提供二进制衰减。

表 5. DAC 满量程电流控制

CFR[9:8]	最低有效位（LSB）当前状态
11	满量程
01	半量程
10	四分之一比例
	八分之一比例

断电功能

AD9959 支持外部控制的断电功能，以及 Analog Devices 早期 DDS 产品中常见的软件可编程断电位。

软件控制的关断功能允许通过独特的控制位（CFR[7:6]）分别关闭输入时钟电路、DAC 以及（每个独立通道的）数字逻辑。当外部控制的关断引脚（PWR_DWN_CTL）为高电平时，这些位不生效。 当输入引脚 PWR_DWN_CTL 为高电平时，AD9959 将根据 FR1[6] 位进入关断模式。当 PWR_DWN_CTL 输入引脚为低电平时，外部关断控制处于非活动状态。

当 FR1[6] = 0 且 PWR_DWN_CTL 输入引脚为高电平时，AD9959 将进入快速恢复断电模式。在此模式下，数字逻辑和 DAC 数字逻辑将断电。DAC 偏置电路、PLL、振荡器以及时钟输入电路不会断电。

当 FR1[6] = 1 且 PWR_DWN_CTL 输入引脚为高电平时，AD9959 将进入完全关断模式。在此模式下，所有功能均被关断。这包括 DAC 和 PLL，它们的上电需要相当长的时间。当 PLL 被旁路时，PLL 将被关闭以节省功耗。

当 PWR_DWN_CTL 输入引脚为高电平时，各个关断位（CFR[7:6] 和 FR1[7]）无效（无关）且不被使用。当 PWR_DWN_CTL 输入引脚为低电平时，各个关断位将控制关断工作模式。

请注意，所有关断信号的设计均遵循逻辑 1 表示低功耗模式、逻辑 0 表示通电模式的规则。

调制模式

AD9959 可对频率、相位或振幅进行 2 级、4 级、8 级或 16 级调制。通过向轮廓引脚输入数据即可实现调制。每个通道均可单独编程，但由于轮廓引脚数量有限，同时对多个通道进行调制的能力受到限制。例如，16 级调制会占用全部四个轮廓引脚，从而导致另外三个通道无法进行调制。

此外，AD9959 还能够在调制（仅限 FSK、PSK）序列之前、期间或之后，对输出幅度进行渐升或渐降。此操作通过使用 10 位输出标量来实现。若需使用 RU/RD 功能，可将未使用的配置引脚或未使用的 SDIO_1/SDIO_2/SDIO_3 引脚配置为触发该操作。 有关 RU/RD 功能的更多详细信息，请参阅“输出幅度控制模式”一节。

在调制模式下，每个通道都有自己的一组控制位，用于确定调制类型（频率、相位或幅度）。每个通道都有 16 个配置文件（通道字）寄存器，以确保灵活性。 寄存器 0x0A 至 0x18 是用于频率、相位或幅度调制的配置寄存器。寄存器 0x04、0x05 和 0x06 分别是专用于频率、相位和幅度的寄存器，
。这些寄存器分别包含第一个频率、相位偏移和幅度字。

频率调制具有 32 位分辨率，相位调制为 14 位，幅度调制为 10 位。在进行相位或幅度调制时，字值必须在配置文件（通道字）寄存器中对齐至最高有效位（MSB），未使用的位为无关位。

在调制模式下，需通过设置幅度-频率-相位（AFP）选择位（CFR[23:22]）和调制电平位（FR1[9:8]）来配置调制类型和电平（参见表 6 和表 7）。请注意，在直接调制模式下，线性扫描使能位必须设置为逻辑 0。

表 6. 调制类型配置

AFP 选择 (CFR[23:22])	线性扫描使能（CFR[14]）	描述
00	X	调制禁用
01	0	振幅调制
10	0	频率调制
11	0	相位调制

表 7. 调制电平选择

调制级别 (FR1[9:8])	描述
00	双级调制
01	四级调制
10	八级调制
11	16级调制

进行调制时，RU/RD 功能可能会受到用于控制该功能的可用引脚的限制。SDIO_x 引脚仅用于 RU/RD，不用于调制。

表 8. RU/RD 配置文件引脚分配

上升/下降（RU/RD）（FR1[11:10]）	描述
00	RU/RD 禁用
01	仅配置文件引脚 P2 和 P3 可用作 RU/RD 操作
10	仅配置引脚 P3 可用，用于 RU/RD 操作
11	仅 SDIO_1、SDIO_2 和 SDIO_3 引脚可用于 RU/RD 操作；这将强制串行 I/O 仅以 1 位模式工作

如果将配置引脚用于 RU/RD，逻辑 0 表示上升，逻辑 1 表示下降。

由于可用通道数量有限且数据引脚数量有限，必须将轮廓引脚和/或 SDIO_1、SDIO_2 以及 SDIO_3 引脚分配给专用通道。这由轮廓引脚配置 (PPC) 位 (FR1[14:12]) 控制。以下每种调制描述都包含数据引脚分配。

两电平调制——无RU/RD

调制电平位（FR1[9:8]）设置为00（双电平）。AFP选择位（CFR[23:22]）设置为所需的调制类型。RU/RD位（FR1[11:10]）和线性扫描使能位（CFR[14]）被禁用。 表 9 展示了配置文件引脚和信道的分配情况。

如表 9 所示，只有配置文件引脚 P0 可用于对通道 0 进行调制。如果选择了频率调制，且配置文件引脚 P0 为逻辑 0，则选择通道频率调谐字 0（寄存器 0x04）；如果配置文件引脚 P0 为逻辑 1，则选择通道字 1（寄存器 0x0A）。

四级调制——无RU/RD

调制电平位设置为 01（四电平）。AFP 选择位（CFR[23:22]）设置为所需的调制类型。 RU/RD 位（FR1[11:10]）和线性扫描使能位（CFR[14]）被禁用。请注意，由于缺少配置引脚，未使用的另外两个通道应将其 AFP 选择位设置为 00。表 10 展示了配置引脚与各通道之间的对应关系。

对于表 10 中的条件，所选的配置文件（通道字）寄存器基于提供给配置文件引脚 [P0:P1] 或配置文件引脚 [P2:P3] 的 2 位值确定。

例如，如果 PPC = 010，[P0:P1] = 11，且 [P2:P3] = 01，则通道 0 的通道字 3 寄存器的内容将输出到通道 0，而通道 3 的通道字 1 寄存器的内容将输出到通道 3。

表 9. 配置引脚通道分配

轮廓引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	描述
XXX	CH0	CH1	CH2	CH3	两级调制，所有信道，无RU/RD

表 10. 配置文件引脚和通道分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	描述
000	CH0	CH0	CH1	CH1	CH0和CH1采用四级调制，无RU/RD
001	CH0	CH0	CH2	CH2	CH0和CH2采用四级调制，无RU/RD
010	CH0	CH0	CH3	CH3	CH0和CH3采用四级调制，无RU/RD
011	CH1	CH1	CH2	CH2	CH1和CH2采用四级调制，无RU/RD
100	CH1	CH1	CH3	CH3	CH1和CH3采用四级调制，无RU/RD
101	CH2	CH2	CH3	CH3	CH2和CH3上采用四级调制，无RU/RD

八级调制——无RU/RD

调制电平位（FR1[9:8]）设置为 10（八电平）。AFP 选择位（CFR[23:22]）设置为非零值。

RU/RD 位（FR1[11:10]）和线性扫描使能位（CFR[14]）被禁用。请注意，未使用的三个通道的 AFP 选择位必须设置为 00。表 11 显示了配置文件引脚与通道的映射关系。

对于表 11 中的情况，通道字寄存器的选择基于提供给配置引脚 [P0:P2] 的 3 位值。例如，如果 PPC = X10 且 [P0:P2] = 111，则通道 2 的通道字 7 寄存器的内容将输出到通道 2 的输出端。

16 级调制——无RU/RD

调制电平位（FR1[9:8]）设置为 11（16 级）。 AFP 选择位 (CFR[23:22]) 设置为所需的调制类型。RU/RD 位 (FR1[11:10]) 和线性扫描使能位 (CFR[14]) 被禁用。未使用的三个通道的 AFP 选择位必须设置为 00。表 12 展示了轮廓引脚和通道的分配情况。

对于表 12 中的条件，所选的配置寄存器基于提供给配置引脚 [P0:P3] 的 4 位值。

例如，如果 PPC = X11 且 [P0:P3] = 1110，则通道 3 的通道字 14 寄存器的内容将输出到通道 3 的输出端。

使用配置引脚进行RU/RD 的两级调制

当 RU/RD 位 = 01 时，配置引脚 P2 和配置引脚 P3 可用于 RU/RD。请注意，在此模式下仅提供两个调制电平。可用的引脚分配请参见表 13。

使用配置引脚进行RU/RD 的八级调制

当 RU/RD 位 = 10 时，轮廓引脚 P3 可用作 RU/RD。请注意，此模式下仅提供 8 级调制。可用引脚分配请参见表 14。

表 11. 八级调制（无 RU/RD）的配置引脚和信道分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	描述
X00	CH0	CH0	CH0	X	CH0 采用八级调制，无 RU/RD
X01	CH1	CH1	CH1	X	CH1采用八级调制，无RU/RD
X10	CH2	CH2	CH2	X	CH2上采用八级调制，无RU/RD
X11	CH3	CH3	CH3	X	CH3 通道采用八级调制，无 RU/RD

表 12. 16 级调制（无 RU/RD）的配置文件引脚和通道分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	描述
X00	CH0	CH0	CH0	CH0	CH0 通道采用 16 级调制，无 RU/RD
X01	CH1	CH1	CH1	CH1	CH1上采用16级调制，无RU/RD
X10	CH2	CH2	CH2	CH2	CH2上采用16级调制，无RU/RD
X11	CH3	CH3	CH3	CH3	CH3 通道采用 16 级调制，不启用 RU/RD

表 13. 两级调制（启用 RU/RD）的配置文件引脚和通道分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	描述
000	CH0	CH1	CH0 RU/RD	CH1 RU/RD	CH0和CH1上的两级调制，带RU/RD
001	CH0	CH2	CH0 RU/RD	CH2 RU/RD	CH0和CH2上的两级调制，带RU/RD
010	CH0	CH3	CH0 RU/RD	CH3 RU/RD	CH0和CH3上的两级调制，采用RU/RD
011	CH1	CH2	CH1 RU/RD	CH2 RU/RD	CH1和CH2上采用RU/RD的双级调制
100	CH1	CH3	CH1 RU/RD	CH3 RU/RD	CH1和CH3上的两级调制，采用RU/RD
101	CH2	CH3	CH2 RU/RD	CH3 RU/RD	CH2 和 CH3 上的两级调制（启用 RU/RD）

表 14. 八级调制（启用 RU/RD）的配置文件引脚和通道分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	描述
X00	CH0	CH0	CH0	CH0 RU/RD	CH0上的八级调制，带RU/RD
X01	CH1	CH1	CH1	CH1 RU/RD	CH1上采用RU/RD的八级调制
X10	CH2	CH2	CH2	CH2 RU/RD	CH2上的八级调制，带RU/RD
X11	CH3	CH3	CH3	CH3 RU/RD	CH3上的八级调制，支持RU/RD

使用 SDIO_x 引脚进行 RU/RD 调制

当 RU/RD 位设置为 11 时，SDIO_1、SDIO_2 和 SDIO_3 引脚可用于 RU/RD。在此模式下，可提供 2 级、4 级和 16 级调制。请注意，串行 I/O 端口仅可在 1 位串行模式下使用。

使用SDIO 引脚进行RU/RD 的双电平调制

表 15. 两电平调制（启用 RU/RD）中的配置文件引脚和通道分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3
XXX	CH0	CH1	CH2	CH3

对于表15中的配置，每个配置文件引脚专用于一个特定通道。在这种情况下，SDIO_x引脚可用于RU/RD功能，如表16所述。

使用SDIO 引脚进行RU/RD 的四电平调制

当 RU/RD 位 = 11（SDIO_1 和 SDIO_2 引脚可用于 RU/RD）时，调制电平设置为 4。引脚分配（包括 SDIO_x 引脚分配）请参见表 17。

对于表 17 所示的配置，配置文件（通道字）寄存器的选择基于提供给配置文件引脚 [P1:P2] 或 [P3:P4] 的 2 位值。

例如，如果 PPC = 011、[P0:P1] = 11 且 [P2:P3] = 01，则通道 1 的通道字 3 寄存器的内容将输出到通道 1 的输出端，而通道 2 的通道字 1 寄存器的内容将输出到
通道2的输出端。SDIO_1和SDIO_2提供RU/RD功能。

使用SDIO 引脚进行RU/RD 的16 级调制

RU/RD 位 = 11（SDIO_1 引脚可用于 RU/RD），且电平设置为 16。请参见表 18 所示的引脚分配。

对于表 18 所示的配置，配置文件（通道字）寄存器的选择基于提供给配置文件引脚 [P0:P3] 的 4 位值。 例如，如果 PPC = X10 且 [P0:P3] = 1101，则通道 2 的通道字 13 寄存器的内容将输出到通道 2 的输出端。SDIO_1 引脚提供 RU/RD 功能。

表 16. RU/RD 工作模式下的通道及 SDIO_1/SDIO_2/SDIO_3 引脚分配

SDIO_1	SDIO_2	SDIO_3	描述
0	0	0	触发 CH0 的上升沿功能
0	0	1	触发 CH0 的降压功能
0	1	0	触发 CH1 的上升功能
0	1	1	触发 CH1 的斜坡下降功能
1	0	0	触发 CH2 的上升功能
1	0	1	触发 CH2 的降压功能
1	1	0	触发 CH3 的升压功能
1	1	1	触发 CH3 的斜坡下降功能

表 17. 通道和配置文件引脚分配，包括 RU/RD 操作时的 SDIO_1/SDIO_2/SDIO_3 引脚分配

轮廓引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	SDIO_1	SDIO_2	SDIO_3
000	CH0	CH0	CH1	CH1	CH0 RU/RD	CH1 RU/RD	不适用
001	CH0	CH0	CH2	CH2	CH0 RU/RD	CH2 RU/RD	不适用
010	CH0	CH0	CH3	CH3	CH0 RU/RD	CH3 RU/RD	不适用
011	CH1	CH1	CH2	CH2	CH1 RU/RD	CH2 RU/RD	不适用
100	CH1	CH1	CH3	CH3	CH1 RU/RD	CH3 RU/RD	不适用
101	CH2	CH2	CH3	CH3	CH2 RU/RD	CH3 RU/RD	不适用

表 18. 通道和配置文件引脚分配，包括 RU/RD 操作的 SDIO_1 引脚分配

配置文件引脚配置 (PPC) (FR1[14:12])	P0	P1	P2	P3	SDIO_1	SDIO_2	SDIO_3
X00	CH0	CH0	CH0	CH0	CH0 读/写	不适用	不适用
X01	CH1	CH1	CH1	CH1	CH1 RU/RD	不适用	不适用
X10	CH2	CH2	CH2	CH2	CH2 RU/RD	不适用	不适用
X11	CH3	CH3	CH3	CH3	CH3 RU/RD	不适用	不适用

线性扫描模式

线性扫描模式允许用户将频率、相位或振幅从起点 (S0) 扫描到终点 (E0)。线性扫描模式的目的是，通过将 S0 和 E0 之间的剧烈瞬时变化替换为更平缓的用户定义变化，与直接调制相比提供更好的带宽控制。

在线性扫描模式下，S0 被加载到通道字 0 寄存器中（S0 由三个寄存器之一表示：寄存器 0x04、寄存器 0x05 或寄存器 0x06，具体取决于扫描类型），而 E0 始终被加载到通道字 1（寄存器 0x0A）中。 如果 E0 配置为频率扫频，其分辨率为 32 位；相位扫频为 14 位；振幅扫频为 10 位。进行相位或振幅扫频时，通道字 1 寄存器中的字值必须对齐至最高有效位（MSB）。未使用的位为无关位。轮廓引脚用于触发并控制频率、相位和振幅的线性扫频方向。所有通道均可单独编程以进行线性扫频。 在线性扫描模式下，配置引脚 P0 专用于通道 0。
轮廓引脚 P1 专用于通道 1，以此类推。

AD9959 能够在线性扫描前后（使用 10 位输出标量）对输出幅度进行上升或下降斜坡（RU/RD）处理。若需要使用 RU/RD 功能，可将未使用的轮廓引脚或未使用的 SDIO_1/SDIO_2/SDIO_3 引脚配置为执行 RU/RD 操作。

要为特定通道启用线性扫描模式，需对 AFP 选择位 (CFR[23:22])、调制电平位 (FR1[9:8]) 以及线性扫描使能位 (CFR[14]) 进行编程。

AFP 选择位决定要执行的线性扫描类型。该特定通道的调制电平位必须设置为 00（两电平）（参见表 19 和表 20）

表 19. 线性扫描参数

AFP 选择 (CFR[23:22])	线性扫描使能 (CFR[14])	描述
00	1	不适用
01	1	振幅扫描
10	1	频率扫描
11	1	相位扫描

表 20. 调制电平映射

调制电平 (FR1[9:8])	描述
00（线性扫描中必选）	两级调制
01	四级调制
10	八级调制
11	16级调制

设置线性扫描的斜率

线性扫描的斜率由 S0 和 E0 之间的中间步长（delta 调谐字）以及在每个步长上所花费的时间（扫描斜率字）决定。
delta调谐字的分辨率为：频率32位、相位14位、振幅10位。delta斜率字的分辨率为8位。

在线性扫描中，每个通道被分配一个上升delta字（RDW，寄存器 0x08）和一个上升扫描斜率字（RSRR，寄存器 0x07）。 这些设置适用于向上扫向 E0 的情况。向下扫向 S0 时，则应用下降 delta 字（FDW，寄存器 0x09）和下降扫频斜率字（FSRR，寄存器 0x07）。图 36 展示了一条使用轮廓引脚进行的先上后下线性扫频。请注意，线性扫频无驻留位已被禁用；否则，扫频累加器在到达 E0 时将返回 0。




图36. 线性扫描参数

对于 S0 和 E0 之间的分段或非线性过渡，可以在过渡期间对 delta 调谐字和斜率字进行重新编程，以产生所需的响应。

用于计算delta频率、delta相位或delta振幅的RDW或FDW步长的公式如下：

$$\Delta f = \left(\frac{RDW}{2^{32}}\right) \times SYSCLK\ (\text{Hz})$$

$$\Delta \Phi = \left(\frac{RDW}{2^{14}}\right) \times 360°$$

$$\Delta a = \left(\frac{RDW}{2^{10}}\right) \times 1024\ （\text{DAC满量程电流}）$$

根据 RSRR 或 FSRR 计算 delta time 的公式为

$$t = (RSRR) \times 1/SYNC_CLK$$

在 500 MSPS 工作条件下（SYNC_CLK = 125 MHz），步长之间的最大时间间隔为 1/125 MHz × 256 = 2.048 μs。最小时间间隔为 (1/125 MHz) × 1 = 8.0 ns。

扫频斜率模块（定时器）由一个可加载的 8 位递减计数器组成，该计数器会从加载的值开始持续递减至 1。当扫频斜率定时器计数值为 1 时，系统会加载正确的扫频斜率值，计数器随即再次开始递减至 1。

只要定时器处于启用状态，此加载和倒计时操作就会持续进行。但是，在计数达到1之前，可以通过以下两种方法之一重新加载计数值：

- 方法 1 是改变轮廓引脚的状态。当轮廓引脚从逻辑 0 变为逻辑 1 时，上升扫频斜率 (RSRR) 寄存器的值会被加载到扫频斜率定时器中，随后定时器继续正常倒计时。当轮廓引脚从逻辑 1 变为逻辑 0 时，下降扫频斜率 (FSRR) 寄存器的值会被加载到扫频斜率定时器中，随后定时器继续正常倒计时。
- 方法 2 是设置 CFR[14] 位并发出 I/O 更新指令。
  如果扫描已启用且 CFR[14] 已设置，斜率计时器将加载由轮廓引脚确定的值。如果轮廓引脚为高电平，斜率计时器将加载 RSRR；如果轮廓引脚为低电平，斜率计时器将加载 FSRR。

频率线性扫描示例：AFP 位= 10

在下面的示例中，调制电平位 (FR1[9:8]) = 00，线性扫描使能位 (CFR[14]) = 1，线性扫描无驻留位 (CFR[15]) = 0。

在线性扫描模式下，当轮廓引脚从低电平转为高电平时，RDW 会应用于扫描累加器的输入，并且 RSRR 寄存器会被加载到扫描速率定时器中。

RDW 按照上升扫频斜率 (RSRR) 位所指定的速率累积，直到输出等于 CW1 寄存器的值。此时，扫频完成，输出频率保持恒定。

当轮廓引脚从高电平转为低电平时，FDW 被应用到扫描累加器的输入端，FSRR 位被加载到扫描速率计时器中。

FDW 将以下降扫频斜率 (FSRR) 位所指定的速率累加，直到输出等于 CFTW0 寄存器（寄存器 0x04）的值。此时扫频完成，输出频率保持恒定。

参见图 37 中的线性扫频框图。图 39 描绘了禁用无驻留模式时的频率扫频。在此模式下，输出跟随轮廓引脚的状态。相位或振幅扫频的工作原理与此相同。

线性扫描无驻留模式

如果线性扫描无驻留位被设置（CFR[15]），则上升扫描的启动方式与驻留线性扫描模式完全相同；即，在检测到轮廓输入引脚上的逻辑 1 时，将启动上升扫描操作。 该字将按照上升扫描斜率设定的速率，以上升delta字设定的分辨率持续向上扫描，直至达到终值。达到终值后，输出立即返回起始点并保持该状态，直到在轮廓引脚上检测到逻辑1。

图 38 显示了无驻留模式的一个示例。 标记为 A 的点表示在轮廓引脚上检测到上升沿的位置，标记为 B 的点表示 AD9959 确定输出已达到 E0 并恢复到 S0 的位置。在此模式下，下降扫描斜率速率位 (LSRR[15:8]) 和下降增量字位 (FDW[31:0]) 未被使用。




图37. 线性扫描框图（频率扫描）




图38. 线性扫描模式（启用无驻留）




图39. 线性扫描模式（禁用驻留）

扫描和相位累加器清零功能

AD9959 支持两种不同的清零功能。第一种是对扫描逻辑和相位累加器的连续清零（清零并保持）。第二种是清零并释放或自动清零功能。CFR[4] 是扫描累加器自动清零位

，而 CFR[2] 是相位累加器自动清零位。连续清零位位于 CFR 中，其中 CFR[3] 清零扫频累加器，CFR[1] 清零相位累加器。

连续清零位

连续清零位是静态控制信号，当处于高电平有效状态时，会在该位有效期间将相应的累加器保持在 0 位。当该位转为低电平时，相应的累加器即可开始工作。

清除和释放位

当自动清零扫频累加器位被设置时，在 I/O 更新或轮廓输入引脚发生变化时，该位将清零并释放扫频累加器。当自动清零相位累加器位被设置时，在 I/O 更新或轮廓引脚发生变化时，该位将清零并释放相位累加器。自动清零功能将针对后续的每次 I/O 更新或轮廓引脚变化重复执行，直到通过串行端口重置清零和释放位为止。

输出振幅控制模式

10 位量程因子（乘数）控制 DAC 发出的开/关发射信号的上升和下降（RU/RD）时间。在数字数据的突发传输中，它可减少突发数据对频谱的不利影响。通过清零幅度乘数使能位（ACR[12] = 0）可绕过该乘数。

支持自动和手动 RU/RD 模式。自动模式以由 ACR（寄存器 0x06）确定的速率，生成从零量程到满量程（10 位）的线性斜坡。斜坡的起始点和方向可通过轮廓引脚或 SDIO_1/SDIO_2/SDIO_3 引脚进行控制。

手动模式允许用户通过手动向ACR（寄存器0x06）中写入幅度缩放因子值，直接控制输出幅度。通过将ACR[12]设置为1且ACR[11]设置为0，即可启用手动模式。

自动RU/RD 模式操作

当 ACR[12] 和 ACR[11] 均被设置时，自动 RU/RD 模式生效。启用自动 RU/RD 模式后，缩放因子由内部生成并应用于乘法器输入端口以对输出进行缩放。该缩放因子由一个 10 位计数器输出，该计数器以 8 位输出斜坡速率寄存器设定的速率递增/递减。 当外部引脚为高电平时，缩放因子递增；当引脚为低电平时，缩放因子递减。内部生成的缩放因子步长由 ACR[15:14]控制。表21描述了根据ACR[15:14]设置的内部生成缩放因子的递增/递减步长。

表 21. 增量/减量步长分配

增量/减量步长（ACR [15:14]）	步长
00	1
01	2
10	4
11	8

该模式的一个特殊之处在于，允许的最大输出振幅受振幅量程系数（ACR[9:0]）的限制。这使用户能够将输出值线性调节至小于满量程的数值。

斜率计时器

斜率计时器是一个可加载的递减计数器，它为生成内部量程系数的 10 位计数器提供时钟信号。每当计数器计数达到 1（十进制）时，斜率计时器就会被加载 LSRR（寄存器 0x07）的值。只要计时器处于使能状态，这种加载和倒计时操作就会持续进行，除非在计数达到 1 之前强制对计时器进行加载。

如果“在 I/O_UPDATE 时加载 ARR”位（ACR[10]）被设置，则在 I/O 更新、配置文件输入发生变化或计数值达到 1 时，斜率计时器将被加载。有三种方法可以在计数值达到 1 之前加载斜率计时器。

- 第一种方法是改变轮廓引脚或 SDIO_1/SDIO_2/SDIO_3 引脚的状态。当控制信号状态发生变化时，ACR 值会被加载到斜率计时器中，随后计时器将照常进行倒计时。
- 第二种方法是，设置“在 I/O_UPDATE 时加载 ARR”位（ACR[10]），并发出 I/O 更新。
- 第三种方法是将非活动自动 RU/RD 模式切换为活动自动 RU/RD 模式。

RU/RD 引脚到通道的分配

当所有四个通道均处于单音模式时，配置引脚用于 RU/RD 操作。

当线性扫描和 RU/RD 被激活时，SDIO_1/SDIO_2/SDIO_3 引脚用于 RU/RD 操作。

在调制模式下，请参阅“调制模式”部分了解引脚分配。

表 22. RU/RD 操作的配置文件引脚分配

配置文件引脚	RU/RD 操作
P0	CH0
P1	CH1
P2	CH2
P3	CH3

表 23. SDIO_1/SDIO_2/SDIO_3 引脚在 RU/RD 操作中的通道分配

线性扫描与 RU/RD 模式同时启用	SDIO_1	SDIO_2	SDIO_3	上升/下降控制信号分配
CH0 启用	0	0	0	CH0的上升功能
CH0 启用	0	0	1	CH0的降压功能
CH1 启用	0	1	0	CH1的上升斜坡功能
CH1 启用	0	1	1	通道1的降压功能
CH2启用	1	0	0	CH2的上升功能
CH2启用	1	0	1	CH2的降速功能
CH3启用	1	1	0	CH3的升压功能
CH3启用	1	1	1	CH3的降速功能

多台 AD9959 器件的同步

AD9959 支持轻松同步多颗 AD9959 器件。 上电时，多个器件之间的 SYNC_CLK 相位可能存在偏移。为校正该偏移并使 SYNC_CLK 沿对齐，有三种同步 SYNC_CLK 沿的方法（一种自动模式和两种手动模式）。这些模式会将多个器件的内部状态机强制置于已知状态，从而使 SYNC_CLK 沿对齐。

此外，用户必须向多个器件同时发送 I/O_UPDATE 信号以维持同步。器件间 REF_CLK 相位存在任何不匹配，都会导致 SYNC_CLK 沿出现相应的相位不匹配。

自动模式同步

在自动模式下，通过将主器件的 SYNC_OUT 引脚连接到从器件的 SYNC_IN 引脚，即可实现多器件同步。器件可通过串行端口访问的编程位配置为主器件或从器件。

“应用电路”部分展示了在自动模式下同步多个 AD9959 器件的配置方案。在此配置中，AD9510 向所有器件提供同步的 REF_CLK 和 SYNC_OUT 信号。

工作原理

首先需对主设备和从设备进行编程以设定其各自的角色，然后将自动同步使能位 (FR2[7]) 写入 1。 启用主设备的方法是将功能寄存器 2（FR2[6]）中的多设备同步主设备使能位写入 1。这将导致主设备的 SYNC_OUT 输出一个脉冲，其脉冲宽度等于一个系统时钟周期，频率等于系统时钟频率的四分之一。将设备设为从设备的方法是将 FR2[6] 写入 0。

在自动同步模式下，从设备通过其SYNC_IN引脚采样主设备的 SYNC_OUT脉冲，并由自动同步电路对所有状态机进行比较。如果从设备的状态机与主设备不一致，则从设备的状态机将暂停一个系统时钟周期。此过程可在三个SYNC_CLK周期内完成从设备的同步。

SYNC_OUT 与SYNC_IN 之间的延迟时间

当 SYNC_OUT 与 SYNC_IN 之间的延迟超过一个系统时钟周期时，将使用系统时钟偏移位 (FR2[1:0]) 进行补偿。 这些位的默认状态为 00，这意味着主设备的 SYNC_OUT 和从设备的 SYNC_IN 之间的传播延迟小于一个系统时钟周期。如果传播时间大于一个系统时钟周期，则应测量该时间并编程设置相应的偏移量。表 24 描述了不同系统时钟偏移值所需的延迟。

表 24. 系统时钟偏移（延迟）分配

系统时钟偏移（FR2[1:0]）	SYNC_OUT/SYNC_IN 传播延迟
00	0 ≤ 延迟 ≤ 1
01	1 ≤ 延迟 ≤ 2
10	2 ≤ 延迟 ≤ 3
11	3 ≤ 延迟 ≤ 4

自动同步状态位

如果从设备失去同步，则同步状态位被置高。多设备同步状态位（FR2[5]）可通过串行端口读取。读取后该位会自动清零。

无论 FR2[5] 的状态如何，同步例程都会继续运行。通过向多设备同步掩码位（FR2[4]）写入逻辑 1，可以屏蔽 FR2[5]。如果 FR2[5] 被屏蔽，则其状态将保持为低电平。

手动软件模式同步

通过将设备中的手动软件同步位（FR1[0]）设置为逻辑 1，即可启用手动软件模式。在此模式下，将手动软件同步位写入逻辑 0 的 I/O 更新操作会使时钟发生器的状态机暂停一个系统时钟周期。时钟发生器状态机暂停一个周期，会使各设备之间的 SYNC_CLK 相位关系发生一个系统时钟周期（90°）的变化。

请注意，用户可能需要重复此过程，直到各器件的 SYNC_CLK 信号处于同相状态。由于 SYNC_IN 输入端具有内部上拉电阻，因此可以将其悬空。SYNC_OUT 引脚不使用。

当主设备和从设备的 SYNC_CLK 信号处于同相状态时，同步即告完成。

手动硬件模式同步

通过将设备中的手动硬件同步位 (FR1[1]) 设置为逻辑 1，即可启用手动硬件模式。在手动硬件同步模式下，每当在 SYNC_IN 输入端检测到上升沿时，SYNC_CLK 状态机就会暂停一个系统时钟周期。将 SYNC_CLK 状态机暂停一个周期，会使设备之间的 SYNC_CLK 相位关系发生一个系统时钟周期（90°）的变化。

请注意，用户可能需要重复此过程，直到各器件的 SYNC_CLK 信号处于同相状态。由于 SYNC_IN 输入端具有内部上拉电阻，因此可以将其悬空。SYNC_OUT 输入端不使用。

当主设备和从设备的 SYNC_CLK 信号处于同相状态时，同步即告完成。

I/O_UPDATE、SYNC_CLK 与系统时钟的关系

I/O_UPDATE 和 SYNC_CLK 共同用于将数据从串行 I/O 缓冲区传输到器件中的活动寄存器。缓冲区中的数据处于非活动状态。

SYNC_CLK 是一个上升沿有效的信号。它由系统时钟和一个 1/4 频率分频器生成。该由外部提供的 SYNC_CLK 信号可用于将外部硬件与 AD9959 的内部时钟进行同步。

I/O_UPDATE 信号用于启动缓冲区传输。该信号可相对于 SYNC_CLK 以同步或异步方式发送。

如果这些信号之间的建立时间满足要求，则DAC输出将具有恒定延迟（流水线）。例如，如果希望通过SPI端口对相位偏移进行重复调整，则这些调整对DAC输出的延迟是恒定的；否则，将存在一个SYNC_CLK周期的时序不确定性。

I/O_UPDATE 信号本质上是由 SYNC_CLK 进行过采样的。因此，I/O_UPDATE 的最小脉冲宽度必须大于一个 SYNC_CLK 周期。

图 40 所示的时序图描述了缓冲区中的数据何时被传输到活动寄存器中。




图40. I/O_UPDATE 将数据从 I/O 缓冲区传输到活动寄存器

串行 I/O 端口

概述

AD9959 串行 I/O 端口提供多种配置，具有极高的灵活性。该串行 I/O 端口提供一种与 SPI 兼容的工作模式，该模式与 Analog Devices 早期 DDS 产品中的 SPI 操作几乎完全相同。这种灵活性得益于四个数据引脚（SDIO_0、SDIO_1、SDIO_2、SDIO_3），它们支持四种可编程的串行 I/O 工作模式。

这四个数据引脚中的三个（SDIO_1、SDIO_2、SDIO_3）可用于除串行I/O端口操作以外的其他功能。这些引脚还可用于启动10位幅度输出标量值的上升或下降（RU/RD）过程。 此外，SDIO_3 还可用于提供 SYNC_I/O 功能，当串行 I/O 端口控制器序列异常时，该功能可对其进行重新同步。

串行 I/O 端口的 SCLK 最大速度为 200 MHz，但可通过四个数据引脚（SDIO_0、SDIO_1、SDIO_2、SDIO_3）进一步提高数据吞吐量。使用所有 SDIO 引脚（SDIO_0、SDIO_1、SDIO_2、SDIO_3）时的最大数据吞吐量为 800 Mbps。

请注意，所有通道共享寄存器 0x03 至 0x18，这些寄存器在“寄存器映射与位描述”部分中有详细说明。这种地址共享机制使得可以同时向所有四个 DDS 通道写入数据。 例如，如果希望为所有四个通道设置相同的频率调谐字，则可以通过串行 I/O 端口将该调谐字写入所有四个通道一次。这是默认的工作模式（所有通道均启用）。若要使每个通道独立工作，则必须使用通道选择寄存器（CSR，寄存器 0x00）中的四个通道使能位。

实际上，通道使能位可访问四组或四个副本的地址（寄存器 0x03 至寄存器 0x18），以实现通道独立性。有关编程互为通用或相互独立的通道的更多详细信息，请参阅“控制寄存器描述”部分。为了正确读回寄存器 0x03 至寄存器 0x18，用户每次只能启用一个通道使能位。

AD9959 的串行操作在寄存器级别进行，而非字节级别；也就是说，控制器预期寄存器地址中所包含的所有字节都会被访问。可使用 SYNC_I/O 功能中止 I/O 操作，从而允许访问少于全部字节。此功能可用于仅对被寻址寄存器的一部分进行编程。请注意，仅已完成的字节会受到影响。

一个串行通信周期分为两个阶段。第 1 阶段是指令周期，将指令字节写入 AD9959。指令字节的每个位都在 SCLK 的相应上升沿被捕获。指令字节定义了接下来的数据传输是写入操作还是读取操作。指令字节包含地址寄存器的串行地址。

I/O 周期的第二阶段包括串行端口控制器与串行端口缓冲区之间的实际数据传输（写入/读取）。通信周期此阶段传输的字节数取决于被访问的寄存器。数据传输和指令字节所需的额外 SCLK 上升沿的实际数量，取决于寄存器中的字节数以及串行 I/O 工作模式。

例如，当访问宽度为 3 字节的功能寄存器 1 (FR1) 时，I/O 周期的第二阶段需要传输 3 个字节。在根据指令字节传输完所有数据字节后，该寄存器的通信周期即告完成。

在通信周期结束时，AD9959 串行端口控制器预期下一组 SCLK 上升沿将作为下一个通信周期的指令字节。写入 AD9959 的所有数据均在 SCLK 的上升沿进行寄存。数据在 SCLK 的下降沿进行读取（参见图 43 至图 49）。 图 41 和图 42 的时序规范如表 25 所示。




图41. 串行I/O 端口的建立和保持时序

图42. 串行I/O 端口数据读取的时序图

表 25. 时序规格

参数	最小值	单位	描述
tPRE	1.0	纳秒 分钟	CS建立时间
tSCLK	5.0	ns min	串行数据时钟周期
tDSU	2.2	纳秒 最小	串行数据建立时间
tSCLKPWH	2.2	纳秒 最小	串行数据时钟脉冲宽度（高电平）
tSCLKPWL	1.6	ns min	串行数据时钟低电平脉冲宽度
tDHLD	0	ns min	串行数据保持时间
tDV	12	纳秒 最小	数据有效时间

每组通信周期并不需要发出 I/O 更新。 I/O 更新将数据从 I/O 端口缓冲区传输到活动寄存器。I/O 更新可以在每个通信周期发送，也可以在所有串行操作完成后发送。但是，在发送 I/O 更新之前，数据不会处于活动状态，通道选择寄存器 (CSR) 中的通道使能位除外。这些位无需 I/O 更新即可启用。

指令字节描述

指令字节包含以下信息：

MSB							LSB
D7	D6	D5	D4	D3	D2	D1	D0
读/写	x[1]	x[1]	A4	A3	A2	A1	A0

[1] x = 无关位。

指令字节（读/写）的 D7 位决定在写入指令字节后是进行读取还是写入数据传输。逻辑高表示读取操作，逻辑低表示写入操作。

指令字节的D4位至D0位决定在通信周期的数据传输阶段访问哪个寄存器。内部字节地址由AD9959生成。

串行I/O端口引脚说明

串行数据时钟(SCLK)

串行数据时钟引脚用于与 AD9959 的内部状态机进行数据同步。SCLK 的最大切换频率为 200 MHz。

芯片选择(CS)

芯片选择引脚允许多个 AD9959 器件共用同一组串行通信线路。芯片选择引脚为低电平有效使能引脚。当 CS 为高电平时，SD IO_x 输入将进入高阻抗状态。如果在任何通信周期内 CS 被拉高，该周期将被暂停，直到 CS 重新拉低为止。在能够控制 SCLK 的系统中，CS 引脚可固定为低电平。

串行数据输入/输出(SDIO_0、SDIO_1、SDIO_3)

在四个 SDIO 引脚中，只有 SDIO_0 引脚是专用的 SDIO 引脚。SDIO_1、SDIO_2 和 SDIO_3 也可用于调节输出幅值的上升/下降时间。通道选择寄存器（CSR，寄存器 0x00）中的位 [2:1] 控制这些引脚的配置。有关更多信息，请参阅“串行 I/O 工作模式”。

串行I/O端口功能描述

串行数据输出(SDO)

SDO 功能仅在单比特（3 线）模式下可用。在 SDO 模式下，对于使用独立线路进行数据收发的协议，数据从 SDIO_2 引脚读取（引脚配置选项参见表 26）。通道选择寄存器（CSR，寄存器 0x00）中的位 [2:1] 控制该引脚的配置

该引脚的配置。在2位或4位串行I/O模式下，SDO功能不可用。

SYNC_I/O

SYNC_I/O 功能在 1 位和 2 位模式下可用。当此功能激活时，SDIO_3 用作 SYNC_I/O 引脚。CSR[2:1] 位控制该引脚的配置。

否则，SYNC_I/O 功能用于同步 I/O 端口状态机，而不会影响可寻址寄存器的内容。SYNC_I/O（SDIO_3）引脚上的高电平输入将导致当前通信周期中止。当 SDIO_3 恢复为低电平（逻辑 0）后，即可开始另一个通信周期，从指令字节写入开始。 在 4 位串行 I/O 模式下，SYNC_I/O 功能不可用。

MSB/LSB 传输说明

AD9959 串行端口同时支持最高有效位 (MSB) 优先和最低有效位 (LSB) 优先两种数据格式。此功能由 CSR[0] 控制。MSB 优先为默认模式。当 CSR[0] 置高时，AD9959 串行端口处于 LSB 优先格式。 指令字节必须按照CSR[0]指定的格式写入，即：如果AD9959处于LSB优先模式，则指令字节必须从LSB写入到MSB；如果AD9959处于MSB优先模式（默认），则指令字节必须从MSB写入到LSB。

操作示例

要以 MSB 优先格式写入功能寄存器 1（FR1，寄存器 0x01），请从 MSB 开始写入指令字节 00000001（在下述示例指令字节中，MSB 为 D7）。根据该指令，内部控制器将识别出以 MSB 开始的三个字节的写入传输，即 FR1[23]。

在连续的每个 SCLK 上升沿上都会写入一个字节，直到第 0 位传输完毕。当最后一个数据位写入后，I/O 通信周期即告完成，下一个字节将被视为指令字节。

指令字节示例[1]

MSB							LSB
D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	1

[1] 请注意，这些位值仅用于示例说明。

要以最低有效位优先格式写入功能寄存器 1 (FR1)，请发送指令字节 00000001，从最低有效位开始（在前面的示例指令字节中，最低有效位是 D0）。 根据该指令，内部控制器识别出一个从最低有效位（LSB）FR1[0] 开始的三个字节的写传输。在连续的每个 SCLK 上升沿上都会写入一个字节，直到第 23 位传输完毕。

当最后一个数据位写入后，I/O 通信周期即告完成，下一个字节将被视为指令字节。

串行 I/O 工作模式

以下是串行 I/O 端口操作的四种可编程模式：

- 单比特串行 2 线模式（默认模式）
- 单比特串行三线制模式
- 2 位串行模式
- 4 位串行模式（不支持 SYNC_I/O）

表 26 列出了所有六个串行 I/O 接口引脚的功能，具体取决于所编程的串行 I/O 工作模式。

表 26. 串行 I/O 端口引脚功能与串行 I/O 模式对照表

引脚	单比特串行双线模式	单比特串行三线制模式	2 位串行模式	4 位串行模式
SCLK	串行时钟	串行时钟	串行时钟	串行时钟
$\overline{CS}$	芯片选择	芯片选择	芯片选择	芯片选择
SDIO_0	串行数据输入/输出	串行数据输入	串行数据输入/输出	串行数据输入/输出
SDIO_1	未用于 SDIO[1]	未用于 SDIO[1]	串行数据输入/输出	串行数据输入/输出
SDIO_2	未用于 SDIO[1]	串行数据输出 (SDO)	未用于 SDIO[1]	串行数据输入/输出
SDIO_3	SYNC_I/O	SYNC_I/O	SYNC_I/O	串行数据输入/输出

[1] 在串行模式下，这些引脚（SDIO_0/SDIO_1/SDIO_2/SDIO_3）可用于 RU/RD 操作。

通道选择寄存器中的两个位 CSR[2:1] 用于设置串行 I/O 工作模式，其定义见表 27。

表 27. 串行 I/O 工作模式

串行 I/O 模式选择 (CSR[2:1])	工作模式
00	单比特串行模式（2 线模式）
01	单比特串行模式（3线模式）
10	2位串行模式
11	4 位串行模式

单比特串行（2线和3线）模式

单比特串行模式接口允许对配置 AD9959 的所有寄存器进行读/写操作。支持最高位优先（MSB first）或最低位优先（LSB first）传输格式。 此外，单比特串行模式接口端口可配置为单引脚I/O（支持2线接口），也可配置为两个单向引脚用于输入/输出（支持3线接口）。单比特模式允许使用SYNC_I/O功能。

在单比特串行模式的 2 线接口操作中，SDIO_0 引脚是唯一的串行数据 I/O 引脚。在单比特串行模式的 3 线接口操作中，SDIO_0 引脚是串行数据输入引脚，SDIO_2 引脚是输出数据引脚。

无论接口使用多少根线，SDIO_3 引脚均配置为输入，并在单比特串行模式和 2 比特串行模式下作为 SYNC_I/O 引脚工作。在此模式下，SDIO_1 引脚未被使用（参见表 26）。

2 位串行模式

SPI 端口在 2 位串行模式下的工作原理与单位串行模式完全相同，唯一的区别在于 SCLK 的每个上升沿都会寄存两个数据位。因此，传输 8 位信息仅需 4 个时钟周期。 SDIO_0 引脚包含按 D[7:0] 表示法的偶数位数据，而 SDIO_1 引脚包含奇数位数据。这种偶数位和奇数位引脚/数据对齐方式在 MSB 优先和 LSB 优先两种格式下均有效（参见图 44）。

4 位串行模式

4 位串行模式下的 SPI 端口与单位串行模式下的 SPI 端口完全相同，唯一的区别在于 SCLK 的每个上升沿都会将 4 位数据写入寄存器。因此，传输 8 位信息仅需两个时钟周期。 采用 D[7:0] 表示法时，SDIO_0 和 SDIO_2 引脚包含偶数序号的数据位，其中 SDIO_0 引脚包含该半字节的最低有效位（LSB）。SDIO_1 和 SDIO_3 引脚包含奇数序号的数据位，其中 SDIO_1 引脚包含待访问半字节的最低有效位（LSB）。

请注意，当将器件编程为 4 位串行模式时，必须将 SDIO_3 引脚保持为逻辑 0，直到器件从单位串行模式中编程出来为止。否则可能会导致串行 I/O 端口控制器出现时序错乱。

图 43 至图 45 展示了各可用串行 I/O 模式的写入时序图。图中同时显示了 MSB 优先和 LSB 优先两种模式。LSB 优先模式下的位用括号标出。图中所示的时钟停滞低/高功能并非必需，其作用是说明数据（SDIO）相对于 SCLK 上升沿必须具有适当的建立时间。

图 46 至图 49 展示了各可用串行 I/O 模式的读时序图。图中同时显示了 MSB 优先和 LSB 优先两种模式。LSB 优先模式下的位用括号标出。 所示的时钟停顿低/高特性并非必需。其目的是说明，对于指令字节以及紧随 SCLK 下降沿之后读取的数据，数据（SDIO）必须相对于 SCLK 的上升沿具有适当的建立时间。




图43. 单比特串行模式写入时序——时钟停滞（低）




图44. 2 位串行模式写入时序——时钟停滞低电平




图45. 4 位串行模式写入时序——时钟停滞低电平




图46. 单比特串行模式（2 线）读取时序——时钟停滞高电平




图47. 单比特串行模式（3 线）读取时序——时钟停滞低电平




图48. 2 位串行模式读取时序——时钟停滞高电平




图49. 4 位串行模式模取时序——时钟停滞高电平

寄存器映射表和位描述

寄存器映射

表 28. 控制寄存器映射表

寄存器名称（序列地址）	位范围	第 7 位（最高有效位）	第 6 位	第 5 位	第 4 位	第3位	第2位	第1位	第0位（最低有效位）	默认值
通道选择寄存器 (CSR) (0x00)	[7:0]	通道 3 启用[1]	通道 2 启用[1]	通道 1 启用[1]	通道 0 启用[1]	必须为 0	串行 I/O 模式选择 [2:1]		最低有效位优先	0xF0
功能寄存器 1 (FR1) (0x01)	[23:16]	VCO增益控制	PLL 分频比[22:18]					电荷泵控制[17:16]		0x00
	[15:8]	未配置	配置文件引脚配置 (PPC)[14:12]			上升/下降（RU/RD）[11:10]		调制电平[9:8]		0x00
	[7:0]	参考时钟输入关断	外部断电模式	SYNC_CLK 禁用	DAC 参考时钟断电	打开[3:2]		手动硬件同步	手动软件同步	0x00
功能寄存器 2 (FR2) (0x02)	[15:8]	所有通道自动清除扫描累加器	所有通道清空扫频累加器	所有通道自动清除相位累加器	清除所有通道的相位累加器	Open[11:10]		打开[9:8]		0x00
	[7:0]	自动同步启用	启用多设备同步主设备	多设备同步状态	多设备同步掩码	打开[3:2]		系统时钟偏移量[1:0]		0x00

[1] 通道使能位无需通过 I/O 更新即可激活。包含这些位的字节写入后，这些位立即生效。所有其他位都需要通过 I/O 更新才能生效。表 28 中所示的四个通道使能位用于启用/禁用这四个通道的任意组合。默认情况下，所有四个通道均处于启用状态。

在通道选择寄存器中，如果用户希望为所有四个 DDS 通道设置四种不同的频率，请使用以下操作协议：

1. 启用（逻辑 1）位于通道选择寄存器中的通道 0 使能位，并将其他三个通道禁用（逻辑 0）。
2. 按照步骤 1 的说明，为通道 0 写入所需的频率调谐字，然后禁用通道 0 使能位（逻辑 0）。
3. 仅启用位于通道选择寄存器中的通道 1 使能位，并将其他三个通道禁用。
4. 在步骤 3 中为通道 1 写入所需的频率调谐字，然后禁用通道 1 的使能位。

表 29. 通道寄存器映射

寄存器名称（串行地址）	位范围	第 7 位（最高有效位）	第 6 位	第 5 位	第4位	第3位	第2位	第1位	第0位（最低有效位）	默认值
通道功能寄存器[1] (CFR) (0x03)	[23:16]	振幅、频率、相位 (AFP) 选择[23:22]		打开[21:16]						0x00
	[15:8]	线性扫描无驻留	线性扫描启用	在 I/O_UPDATE 时加载 SRR	打开[12:11]		必须为 0	DAC满量程电流控制[9:8]		0x03
	[7:0]	数字关断	DAC 关断	匹配管道延迟启用	自动清零扫描累加器	清除扫描累加器	自动清除相位累加器	清除相位累加器[2]	正弦波输出使能	0x02
通道频率调谐字 0[1] (CFTW0) (0x04)	[31:24]	频率调谐字 0[31:24]								0x00
	[23:16]	频率调谐字 0[23:16]								不适用
	[15:8]	频率调谐字 0[15:8]								不适用
	[7:0]	频率调谐字 0[7:0]								不适用
通道相位偏移字 0[1] (CPOW0) (0x05)	[15:8]	打开[15:14]		相位偏移字 0[13:8]						0x00
	[7:0]	相位偏移字 0[7:0]								0x00
振幅控制寄存器 (ACR) (0x06)	[23:16]	振幅斜率[23:16]								不适用
	[15:8]	增量/减量步长[15:14]		开启	振幅乘数使能	上升/下降启用	在 I/O_UPDATE 时加载 ARR	振幅缩放因子[9:8]		0x00
	[7:0]	振幅缩放因子[7:0]								0x00
线性扫描斜率[1] (LSRR) (0x07)	[15:8]	下降扫描斜率 (FSRR)[15:8]								不适用
	[7:0]	上升扫频斜率 (RSRR)[7:0]								不适用
LSR上升Delta字[1] (RDW) (0x08)	[31:24]	上升Δ字[31:24]								不适用
	[23:16]	上升delta字[23:16]								不适用
	[15:8]	上升δ字[15:8]								不适用
	[7:0]	上升δ字[7:0]								不适用
LSR 下降Δ字[1] (FDW) (0x09)	[31:24]	下降的德尔塔词[31:24]								不适用
	[23:16]	下降的德尔塔字[23:16]								不适用
	[15:8]	下降delta字[15:8]								不适用
	[7:0]	下降delta字[7:0]								不适用

[1] 共有四组通道寄存器和配置寄存器，每条通道一组。表 29 和表 30 中未显示此信息，因为每条通道的所有通道寄存器和配置寄存器的地址均相同。因此，通道使能位 (CSR[7:4]) 决定了是否向每条通道的通道寄存器和/或配置寄存器写入数据。

[2] 主复位后，清除相累加器位被置为逻辑1。当I/O更新被断言时，该位会自动清除或被置为逻辑0。

表 30. 配置文件寄存器映射[1]

寄存器名称（地址）	位范围	第 7 位（最高有效位）	第 6 位	第 5 位	第 4 位	第3位	第2位	第1位	第0位（最低有效位）	默认值
通道字 1 (CW1) (0x0A)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 2 (CW2) (0x0B)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 3 (CW3) (0x0C)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 3 (CW4) (0x0D)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 5 (CW5) (0x0E)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 6 (CW6) (0x0F)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 7 (CW7) (0x10)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 8 (CW8) (0x11)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 9 (CW9) (0x12)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 10 (CW10) (0x13)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 11 (CW11) (0x14)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 12 (CW12) (0x15)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 13 (CW13) (0x16)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 14 (CW14) (0x17)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用
通道字 15 (CW15) (0x18)	[31:0]	频率调谐字[31:0] 或相位字[31:18] 或振幅字[31:22]								不适用

[1] 每个通道字寄存器的容量为 32 位。如果将相位或振幅存储在通道字寄存器中，则必须根据位范围先进行最高有效位（MSB）对齐。每个通道字寄存器仅显示最高有效位字节。

控制寄存器说明

通道选择寄存器(CSR) — 地址0x00

该寄存器占用一个字节。

CSR 通过四个通道使能位的状态来确定通道是启用还是禁用。默认状态下，所有四个通道均处于启用状态。CSR 还用于确定所选的串行工作模式。此外，CSR 还提供 MSB 优先或 LSB 优先格式供选择。

表 31. CSR 位描述

位	助记符	描述
7:4	通道 [3:0] 使能	位在写入后立即生效。它们无需进行 I/O 更新即可生效。 共有四组通道寄存器和配置文件（通道字）寄存器，每个通道一组。通道寄存器映射表和配置文件寄存器映射表中未显示此信息。每个通道的所有通道寄存器和配置文件寄存器的地址均相同。因此，通道使能位用于区分每个通道的通道寄存器和配置文件寄存器的值。例如， 1001 = 仅通道 3 和通道 0 接收来自通道寄存器和配置文件寄存器的命令。 0010 = 仅通道 1 接收来自通道寄存器和配置文件寄存器的命令。
3	必须为 0	必须设置为 0。
2:1	串行 I/O 模式选择	00 = 单比特串行（2 线模式）。 01 = 单比特串行（3 线模式）。 10 = 2 位串行模式。 11 = 4 位串行模式。 更多详细信息，请参阅“串行 I/O 工作模式”一节。
0	LSB 优先	0 = 串行接口接受 MSB 优先格式的串行数据（默认）。 1 = 串行接口以 LSB 优先格式接收串行数据。

功能寄存器1 (FR1) — 地址0x01

该寄存器分配了三个字节。FR1 用于控制芯片的工作模式。

表 32. FR1 的位描述

位	助记符	描述
23	VCO增益控制	0 = 低范围（系统时钟低于 160 MHz）（默认）。 1 = 高范围（系统时钟高于 255 MHz）。
22:18	PLL 分频比	如果该值为 4 或 20（十进制）或介于 4 到 20 之间，则 PLL 被启用，该值即为乘数。如果该值不在 4 到 20（十进制）之间，则 PLL 被禁用。
17:16	电荷泵控制	00（默认）= 电荷泵电流为 75 µA。 01 = 电荷泵电流为 100 µA。 10 = 电荷泵电流为 125 µA。 11 = 充电泵电流为 150 µA。
15	未设置	
14:12	配置文件引脚配置 (PPC)	轮廓引脚配置位用于控制不同调制模式下数据引脚和 SDIO_x 引脚的配置。详情请参阅本文档中的“调制模式”部分。
11:10	上升/下降斜率 (RU/RD)	RU/RD 位控制通道的幅度上升/下降时间。更多详细信息请参阅“输出幅度控制模式”部分。
9:8	调制电平	调制（FSK、PSK 和 ASK）电平位用于控制通道的调制电平（2/4/8/16）。更多详细信息请参阅“调制模式”部分。
7	参考时钟输入 断电	0 = 时钟输入电路处于启用状态（默认）。 1 = 时钟输入电路被禁用，处于低功耗状态。
6	外部断电模式	0 = 外部断电模式处于快速恢复断电模式（默认）。在此模式下，当 PWR_DWN_CTL 输入引脚为高电平时，数字逻辑和 DAC 数字逻辑将断电。DAC 偏置电路、PLL、振荡器和时钟输入电路不会断电。

		1 = 外部断电模式处于完全断电模式。在此模式下，当 PWR_DWN_CTL 输入引脚为高电平时，所有功能均进入断电状态。这包括 DAC 和 PLL，它们的上电需要相当长的时间。

位	助记符	描述
5	禁用 SYNC_CLK	0 = SYNC_CLK 引脚处于有效状态（默认）。 1 = SYNC_CLK 引脚处于静态逻辑 0 状态（禁用）。在此状态下，引脚驱动逻辑被关闭。但同步电路在内部仍保持活动状态，以维持器件的正常运行。
4	DAC 参考电压断电	0 = DAC 参考电压启用（默认）。 1 = DAC 参考电平断电。
3:2	未连接	有关详细信息，请参阅"同步多个 AD9959 器件"一节。
1	手动硬件同步	0 = 多台设备的手动硬件同步功能处于非活动状态（默认）。 1 = 多台设备的手动硬件同步功能已启用。
0	手动软件同步	0 = 多台设备的手动软件同步功能处于禁用状态（默认）。 1 = 多台设备的手动软件同步功能已启用。详情请参阅"同步多台 AD9959 设备"一节。

功能寄存器 2 (FR2) — 地址 0x02

该寄存器分配了两个字节。FR2 用于控制 AD9959 的各种功能、特性和工作模式。

表 33. FR2 的位描述

位	助记符	描述
15	所有通道自动清零扫描累加器	0 = 像正常操作一样，将一个新的增量字应用到输入端，但不会将其加载到累加器中（默认）。 1 = 当所有四个通道都接收到 I/O_UPDATE 序列指示符时，该位会在一个周期内自动且同步地清零（将 0 加载到）扫描累加器中。
14	所有通道清零扫描累加器	0 = 扫描累加器正常工作（默认）。 1 = 所有四个通道的扫描累加器存储单元均被异步清零。
13	所有通道自动清除相位累加器	0 = 新的频率调谐字被应用到相位累加器的输入端，但不会加载到累加器中（默认）。 1 = 在所有四个通道上收到 I/O 更新序列指示符后，该位会自动且同步地清空（将 0 加载到）相位累加器，持续一个周期。
12	所有通道清除相位累加器	0 = 相位累加器正常工作（默认）。 1 = 所有四个通道的相位累加器存储单元均被异步清零。
11:8	打开	
7	自动同步使能	有关更多详细信息，请参阅"同步多个 AD9959 器件"一节。
6	多设备同步主设备启用	更多详细信息，请参阅"同步多个 AD9959 器件"一节。
5	多器件同步状态	更多详细信息，请参阅"同步多个 AD9959 器件"一节。
4	多器件同步掩码	更多详细信息，请参阅"同步多个 AD9959 器件"一节。
3: 2	打开	
1:0	系统时钟偏移	更多详细信息，请参阅"同步多个 AD9959 器件"一节。

通道寄存器说明

通道功能寄存器(CFR) — 地址0x03

该寄存器分配了三个字节。

表 34. CFR 的位描述

位	助记符	描述
23:22	振幅、频率、相位（AFP）选择	控制该通道应采用何种调制类型。详情请参阅"调制模式"部分。
21:16	打开	
15	线性扫描无驻留	0 = 线性扫描无驻留功能未启用（默认）。 1 = 线性扫描无驻留功能处于激活状态。若 CFR[15] 处于激活状态，则线性扫描无驻留功能被激活。详情请参阅"线性扫描模式"章节。若 CFR[14] 未设置，则此位无关紧要。
14	线性扫描使能	0 = 线性扫描功能处于禁用状态（默认）。 1 = 线性扫描功能已启用。启用后，差分频率调谐字将按编程的斜率速率应用到频率累加器。
13	在 I/O_UPDATE 时加载 SRR	0 = 线性扫描斜率计时器仅在超时（计时器 = 1）时加载，不会因 I/O_UPDATE 输入信号而加载（默认）。 1 = 线性扫描斜率计时器在超时（计时器 = 1）或接收到 I/O_UPDATE 输入信号时被加载。
12:11	未设置	
10	必须为 0	必须设置为 0。
9:8	DAC 满量程电流控制	11 = DAC 处于最大 LSB 值（默认）。 其他设置请参见表 5。
7	数字关断	0 = 数字内核处于启用状态（默认）。 1 = 数字内核被禁用，处于最低功耗状态。
6	DAC 关断	0 = DAC 处于启用状态（默认）。 1 = DAC 已禁用，处于最低功耗状态。
5	匹配管道延迟启用	0 = 匹配管道延迟模式未激活（默认）。 1 = 匹配管道延迟模式处于活动状态。详情请参阅"单音模式——匹配管道延迟"一节。
4	自动清除扫频累加器	0 = 扫频累加器的当前状态不受 I/O_UPDATE 信号接收的影响（默认）。 1 = 收到 I/O_UPDATE 信号后，扫频累加器将在一个周期内自动且同步地清零。
3	清除扫描累加器	0 = 扫描累加器正常工作（默认）。 1 = 扫描累加器的存储单元将异步清零。
2	自动清除相位累加器	0 = 相位累加器的当前状态不受 I/O_UPDATE 信号接收的影响（默认）。 1 = 收到 I/O_UPDATE 信号后，相位累加器将在一个周期内自动且同步地清零。
1	清除相位累加器	0 = 相位累加器正常工作（默认）。 1 = 相位累加器的存储单元将异步清零。
0	正弦波输出 enable	0 = 角度到振幅转换逻辑采用余弦函数（默认）。 1 = 角度-振幅转换逻辑采用正弦函数。

通道频率调谐字0 (CFTW0) — 地址0x04

该寄存器分配了 4 个字节。

表 35. CFTW0 的说明

位	助记符	描述
31:0	频率调谐字 0	每个通道的频率调谐字 0。

通道相位偏移字0 (CPOW0) —— 地址0x05

该寄存器分配了两个字节。

表 36. CPOW0 的描述

位	助记符	描述
15:14	打开	
13:0	相位偏移字 0	每个通道的相位偏移字 0

振幅控制寄存器(ACR) — 地址0x06

该寄存器分配了三个字节。

表 37. ACR 说明

位	助记符	描述
23:16	振幅斜率	振幅斜率值。
15:14	增减步长	振幅增量/减量步长。
13	打开	
12	振幅乘法器启用	0 = 振幅乘法器禁用。为节省功耗，该缩放功能（自动 RU/RD）的时钟将被停止，来自 DDS 内核的数据将绕过乘法器（默认）。 1 = 幅度乘法器已启用。
11	上升/下降斜率启用	仅当 ACR[12] 为高电平时，此位才有效。 0 = 当 ACR[12] 有效时，ACR[11] 上的逻辑 0 启用手动 RU/RD 操作。详情请参阅"输出幅度控制模式"部分（默认）。 1 = 如果 ACR[12] 有效，则 ACR[11] 上的逻辑 1 将启用自动 RU/RD 操作。详情请参阅"输出幅度控制模式"部分。
10	在 I/O_UPDATE 时加载 ARR	0 = 幅度斜率计时器仅在超时（计时器 = 1）时加载，不会因 I/O_UPDATE 输入信号而加载（默认）。 1 = 幅度斜率计时器在超时（计时器 = 1）或接收到 I/O_UPDATE 输入信号时被加载。
9:0	振幅缩放因子	每个通道的振幅缩放因子。

线性扫描斜率(LSRR) — 地址0x07

该寄存器分配了两个字节。

表 38. LSRR 说明

位	助记符	描述
15:8	下降扫频斜率 (FSRR)	线性下降扫描斜率。
7:0	上升扫描斜率 (RSRR)	线性上升扫描斜率。

LSR 上升三角词(RDW) — 地址0x08

该寄存器分配了 4 个字节。

表 39. RDW 的描述

位	助记符	描述
31:0	上升Δ字	32 位上升Δ调谐字。

LSR 下降差值字(FDW) — 地址0x09

该寄存器分配了 4 个字节。

表 40. FDW 说明

位	助记符	描述
31:0	下降差值字	32位递减delta调谐字。

外形尺寸




图50. 56 引脚引线框架芯片级封装[LFCSP_VQ] 8 毫米×8 毫米 基体，超薄四边形
(CP-56-1)
尺寸单位为毫米

订购指南

型号[1]	温度范围	包装说明	封装选项
AD9959BCPZ	–40°C 至 +85°C	56 引脚引线框架芯片级封装 [LFCSP_VQ]	CP-56-1
AD9959BCPZ-REEL7	–40°C 至 +85°C	56 引脚引线框架芯片级封装 [LFCSP_VQ]	CP-56-1
AD9959/PCBZ		评估板	

[1] Z = 符合 RoHS 标准的部件。

©2005–2016 Analog Devices, Inc. 保留所有权利。商标和注册商标均为其各自所有者的财产。

www.analog.com