

SUBU ASIC

Teknik Gelişim Programı

Çip tasarımı, Verilog ve yarışma hazırlığı

Program; çip tasarım alanını tanımaktan başlayarak sayısal tasarım, Verilog ve bireysel RTL projesine uzanan bir gelişim yolu sunar. Son bölümde RISC-V ve TEKNOFEST yarışma sistemi tanıtılarak teknik çalışmalara geçiş için ortak bir çerçeve oluşturulur.

Program modülleri

00 Çip Tasarımına İlk Bakış

01 Sayısal Tasarım Temelleri

Bu doküman

02 Verilog ile RTL Tasarım

03 Algoritmik RTL Projesi

04 RISC-V ve Yarışma Sistemini Tanıma

PROGRAMIN AMACI

Bu program yalnızca bir yarışmaya hazırlık değildir. Üniversitemizde çip tasarımı alanındaki bilgi birikimini büyüten, deneyimi yeni öğrencilere aktaran ve proje üreten sürdürülebilir bir teknik kültür oluşturmayı amaçlar.

MODÜL 1


Bu doküman, programın ilk teknik değerlendirme adımı olan Sayısal Tasarım Temelleri modülünü içerir.

MODÜL 1

Sayısal Tasarım Temelleri

Hızlı hatırlatma, iki kısa uygulama ve Verilog'a geçiş.

Bu modül, daha önce sayısal tasarım veya sayısal elektronik derslerinde karşılaştığınız kavramları kısa ve uygulama odaklı biçimde yeniden bir araya getirir. Amaç konuları baştan sona tekrar etmek değil; Verilog ile RTL tasarıma geçmeden önce gerekli ortak zemini oluşturmaktır.



Hızlı hatırlatma

Sayılar ve mantık

- Binary ve hexadecimal
- Bit genişliği ve iki'nin tümleyeni
- Doğruluk tablosu ve Boolean ifade

Kombinasyonel yapılar

- MUX, decoder ve comparator
- Half adder ve full adder
- Çıkış yalnızca mevcut girişlere bağlıdır

Ardışıl yapılar

- Clock, reset ve enable
- D flip-flop ve register
- Çıkış girişlere ve saklanan duruma bağlıdır

MODÜLÜN HEDEFİ

Kombinasyonel ve ardışıl devre mantığını hatırlayın, iki küçük devreyi bağımsız olarak tasarlayın ve aynı devreleri Verilog ile kuracağınız bir sonraki modüle hazır hâle gelin.

Bu modül programın ilk teknik değerlendirme aşamasıdır. Modül 2'ye geçiş için bireysel çalışmanın tamamlanması ve tasarım kararlarının açıklanabilmesi beklenir.

İZLEME LİSTESİ

Kısa teknik tekrar

Bu liste konuları yeniden öğretmek için değil, iki uygulamada kullanacağınız kavramları aynı çerçevede hatırlatmak için hazırlanmıştır.

01 Taban Aritmetiği

Oğuz Ergin

Binary, hexadecimal, bit genişliği ve sayı gösterimini hızlıca hatırlamak için.

02 Boolean Logic & Logic Gates

Crash Course Computer Science

Mantık kapılarının sayısal sistemlerin temelini nasıl oluşturduğunu yeniden görmek için.

03 Birleşik Devre Elemanları

Oğuz Ergin

Comparator, decoder, encoder, multiplexer ve demultiplexer bloklarını hatırlamak için.

04 Half Adder Tasarımı

SUBU ASIC - Doç. Dr. Serkan Dereli

Toplam ve elde çıkışlarının kapılardan nasıl oluşturulduğunu görmek için.

05 Full Adder Tasarımı

SUBU ASIC - Doç. Dr. Serkan Dereli

Carry-in girişini ve çok bitli toplamının temel hücrelerini hatırlamak için.

06 Tasarım Seviyeleri ve Bileşik, Ardışıl Devreler

SUBU ASIC - Doç. Dr. Serkan Dereli

Kombinasyonel ve ardışıl devreleri tasarım seviyeleriyle birlikte yeniden konumlandırmak için.

07 Ardışıl Devreler, D Mandal ve D Flip-Flop

SUBU ASIC - Doç. Dr. Serkan Dereli

Clock ile durum saklama, D flip-flop ve register ilişkisini hatırlamak için.

İZLERKEN

Tanımları ezberlemek yerine her yapının girişlerini, çıkışlarını ve sistem içindeki görevini düşünün. Bir sonraki sayfadaki uygulamalar bu blokların doğrudan kullanımına dayanır.

İŞARETLİ SAYILAR - ÖN BİLGİ

4 bit iki'nin tümleyeni aralığı $-8...+7$; $-x = \sim x + 1$; MSB işaret bitidir. İşareti aynı iki sayının toplamının işareti değişirse **overflow = 1**.

$0011+0101 = 1000$	carry 0	overflow 1	(3+5=8, aralık dışı)
$1111+0001 = 0000$	carry 1	overflow 0	(-1+1=0)
$1000+1000 = 0000$	carry 1	overflow 1	(-8-8=-16)
$0101+0010 = 0111$	carry 0	overflow 0	(5+2=7)


BİREYSEL TEKNİK ÇALIŞMA

İki devre, iki temel düşünce

İlk çalışma kombinasyonel, ikinci çalışma ardışıl tasarım mantığını ölçer. Her iki tasarım da simülasyon aracı kullanılmadan, mantık ifadeleri ve blok diyagramlar üzerinden hazırlanacaktır.

01 4-bit ripple-carry adder

Önce full adder doğruluk tablosunu ve Sum/Carry ifadelerini oluşturun. Ardından dört full adder hücrelerini carry zinciriyle bağlayarak iki adet 4-bit sayıyı toplayan devreyi tasarlayın.



FA0 en düşük anlamlı biti, FA3 en yüksek anlamlı biti toplar.

- A[3:0], B[3:0] ve Cin girişlerini; S[3:0] ve Cout çıkışlarını gösterin.
- Her Carry-out sinyalini bir sonraki basamağın Carry-in girişine bağlayın.


- 0011 + 0101, 1111 + 0001 ve **1000 + 1000** işlemlerinde carry zincirini adım adım gösterin.
- Carry-out ile signed overflow kavramlarının neden aynı olmadığını açıklayın.

02 Enable ve reset girişli 4-bit sayaç

Clock kenarında güncellenen, reset ile sıfırlanan ve enable girişine göre sayan 4-bit ardışıl devrenin blok diyagramını ve davranış tablosunu oluşturun.

SAYAÇ SÖZLEŞMESİ

Reset senkron ve aktif yüksek; reset, enable'a baskındır. enable=0 iken Q korunur; $1111 + 1 \rightarrow 0000 \pmod{16}$.



- Reset, enable ve mevcut Q değerine göre bir sonraki Q değerini tanımlayın.
- Enable aktif değilken register'ın neden değerini koruduğunu açıklayın.

- Q = 1110 durumundan başlayarak üç aktif clock kenarındaki değerleri gösterin.
- Sayaç 1111'den 0000'a döndüğünde bit genişliğinin etkisini açıklayın.

TEKNİK DEĞERLENDİRME

Çalışmanızı görünür hâle getirin

Bu aşamada beklenen, hazır bir çizimi tekrar etmek değil; devrenin nasıl çalıştığını kendi çözümünüz üzerinden gösterebilmektir.

Teslim içeriği 1

- 01 Full adder doğruluk tablosu ile Sum ve Carry Boolean ifadeleri
- 02 4-bit ripple-carry adder blok diyagramı ve üç örnekte carry ilerleyişi
- 03 Enable ve reset girişli 4-bit sayaç blok diyagramı ile davranış tablosu
- 04 Kombinasyonel ve ardışıl devre farkını kendi tasarımlarınız üzerinden açıklayan kısa teknik değerlendirme

Teslim içeriği 2

- SoC, FPGA nedir? ve Yazılan kod donanıma nasıl dönüşür?
- I2C, UART haberleşmesi nedir? FPGA'de ne anlam ifade eder?
- Yapay zekâ hızlandırıcıları nedir?
- RISC-V nedir?

NOT

Bu sorulardan en az biri olmak üzere seçtiğiniz soruları cevaplandıran bir PDF oluşturunuz. Oluşturduğunuz PDF'i en fazla 5 dakika olacak bir sesli ekran kaydı ile açıklayınız. Video ve PDF'i paylaşılan bağlantıya gönderiniz.

TESLİM BİÇİMİ

Dijital veya el çizimi kullanılabilir; ancak bütün bağlantılar, sinyal adları ve açıklamalar anlaşılır olmalıdır. Yararlanılan kaynaklar belgenin sonunda belirtilmelidir.

Değerlendirmede dikkat edilecekler

Teknik doğruluk • Doğruluk tablosu, bağlantılar ve durum geçişleri tutarlı mı?	Tasarım mantığı • Sonuca nasıl ulaşıldığı anlaşılabilir mi?
Anlatım • Şemalar, sinyal adları ve açıklamalar açık mı?	Sorumluluk • Çalışma bireysel olarak tamamlanmış ve açıklanabilir mi?

MODÜL 2'YE GEÇİŞ

Modül 2'ye geçiş için çalışmanın teslim edilmesi ve gerektiğinde tasarım kararlarının kısa biçimde açıklanabilmesi beklenir.

ARAŞTIRMA VE GEÇİŞ

Verilog öncesi son hazırlık

Bu başlıklar, kurduğunuz iki devreyi RTL olarak ifade etmeye başlamadan önce tasarım kararlarını doğru yorumlamanıza yardımcı olacaktır.

- Kombinasyonel ve ardışıl devre arasındaki temel fark nedir?
- Clock kenarı bir register'ın davranışını nasıl belirler?
- Ripple-carry adder içinde carry sinyali nasıl ilerler?
- Reset ve enable sinyalleri donanımda hangi görevleri üstlenir?
- Bit genişliği arttığında toplama gecikmesi neden büyür?
- Donanım tanımlama dili ile programlama dili arasındaki fark nedir?

BİR SONRAKİ MODÜL

Verilog ile RTL Tasarım

Bir sonraki modülde 4-bit toplayıcı ve sayaç devrelerini Verilog ile yeniden kuracaksınız. Böylece görsel olarak bildiğiniz devrelerin RTL karşılığını doğrudan göreceksiniz.

- Modül, port ve sinyal tanımları
- Kombinasyonel tasarım için assign ve `always @(*)`
- Clock ve reset kullanan ardışıl RTL
- Testbench ile giriş üretme ve çıkışları doğrulama
- Dalga biçimleri üzerinden davranış inceleme

MODÜL 2'NİN İLK PROJESİ

4-bit toplayıcı ve 4-bit sayaç, Verilog modülleri olarak yazılacak; ardından bu iki yapı mini ALU ve register uygulamalarına genişletilecektir.